KR102142478B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102142478B1
KR102142478B1 KR1020130167637A KR20130167637A KR102142478B1 KR 102142478 B1 KR102142478 B1 KR 102142478B1 KR 1020130167637 A KR1020130167637 A KR 1020130167637A KR 20130167637 A KR20130167637 A KR 20130167637A KR 102142478 B1 KR102142478 B1 KR 102142478B1
Authority
KR
South Korea
Prior art keywords
link
wiring
display area
link wiring
gate
Prior art date
Application number
KR1020130167637A
Other languages
English (en)
Other versions
KR20150078350A (ko
Inventor
김상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130167637A priority Critical patent/KR102142478B1/ko
Publication of KR20150078350A publication Critical patent/KR20150078350A/ko
Application granted granted Critical
Publication of KR102142478B1 publication Critical patent/KR102142478B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은, 영상이 표시되는 표시영역과 표시영역을 둘러싸는 비표시영역을 포함하는 기판과; 상기 비표시영역 상부에 형성되는 다수의 제1 링크배선과; 상기 제1 링크배선 상부에 형성되는 제1 절연막과; 상기 제1 절연막 상부에 형성되는 다수의 제2 링크배선과; 상기 제2 링크배선 상부에 형성되는 제2 절연막과; 상기 제2 절연막 상부로 형성되며 상기 제1 및 제2 절연막을 관통하는 제1 콘택홀을 통해 상기 제1 및 제2 링크배선을 전기적으로 연결하는 다수의 제3 링크배선과; 상기 제2 절연막 상부로 상기 제3 링크배선을 덮는 링크배선 보호막을 포함하는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{display device}
본 발명은 디스플레이 장치에 관한 것으로, 특히 링크배선이 다수의 층에 형성되는 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이러한 표시장치의 표시패널은 영상이 표시되는 표시영역과, 표시영역을 둘러싸는 비표시영역을 포함한다.
표시영역은 다수의 게이트 배선 및 데이터 배선이 매트릭스 형태로 교차하며 다수의 화소영역을 정의하며, 각 화소영역은 스위칭 및 구동 박막트랜지스터, 스토리지 캐패시터 그리고 유기발광 다이오드 또는 액정층을 구비한다.
그리고, 비표시영역에는 다수의 게이트 및 데이터 드라이버가 구성되는데, 데이터 드라이버에 인쇄회로기판(PCB)이 부착된다.
이때, 인쇄회로기판에서 제어신호 및 데이터 신호를 데이터 드라이버로 인가하고, 데이터 드라이버에서 비표시영역에 형성된 로그배선을 통해 게이트 드라이버로 제어신호를 인가한다.
이후, 게이트 및 데이터 드라이버는 비표시영역에 형성된 링크배선을 통해 표시영역의 게이트 배선 및 데이터 배선과 각각 연결되어 게이트 및 데이터 드라이버에서 인가되는 제어신호 및 데이터 신호를 표시영역에 고르게 분배한다.
이와 같은 디스플레이 장치의 게이트 및 데이터 드라이버는 각각 비표시영역 상부의 링크배선을 통해 표시영역 상부의 게이트 배선 및 데이터 배선과 전기적으로 접촉하게 된다.
이때, 링크배선은 각각의 게이트 및 데이터 드라이버를 다수의 게이트 및 데이터 배선과 연결하기 위해 게이트 및 데이터 배선 각각의 간격 보다 각 링크배선간의 간격이 좁다.
따라서, 인접한 링크배선간의 접촉이 발생할 확률이 커져 제품의 수율이 감소하는 문제가 발생한다.
이때, 링크배선 중 인접한 링크배선이 서로 접촉하면, 게이트 및 데이터 배선에 인가되는 신호가 간섭을 받아 패널에 표시되는 영상이 바르게 표시되지 않는 불량을 일으킨다.
그리고, 링크배선중 인접한 링크배선 간에 접촉이 발생하여 링크배선이 단락 되면, 데이터 배선에 인가되는 신호가 간섭을 받아 패널에 표시되는 영상이 바르게 표시되지 않는 불량이 발생하는 문제와 제품의 수율이 감소하는 문제가 발생한다.
본 발명에서는 위와 같이 링크배선의 간격이 좁아 인접한 링크배선이 단락 되어 패널에서 표시되는 영상이 바르게 표시되지 않는 불량이 발생하는 문제와, 습식식각의 에천트로 인해 링크배선에 손상이 발생하는 문제를 해결하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 영상이 표시되는 표시영역과 표시영역을 둘러싸는 비표시영역을 포함하는 기판과; 상기 비표시영역 상부에 형성되는 다수의 제1 링크배선과; 상기 제1 링크배선 상부에 형성되는 제1 절연막과; 상기 제1 절연막 상부에 형성되는 다수의 제2 링크배선과; 상기 제2 링크배선 상부에 형성되는 제2 절연막과; 상기 제2 절연막 상부로 형성되며 상기 제1 및 제2 절연막을 관통하는 제1 콘택홀을 통해 상기 제1 및 제2 링크배선을 전기적으로 연결하는 다수의 제3 링크배선과; 상기 제2 절연막 상부로 상기 제3 링크배선을 덮는 링크배선 보호막을 포함하는 디스플레이 장치를 제공한다.
이때, 상기 제1 링크배선의 일부는 상기 표시영역에 연결되고, 상기 제1 링크배선의 나머지 일부는 상기 제3 링크배선을 통해 상기 제2 링크배선과 전기적으로 연결되는 것을 포함한다.
그리고, 상기 링크배선 보호막은 포토아크릴(photoacryl), 폴리이미드(polyimide), BCB(Benzo cyclo butene)을 포함하는 유기물질 중 하나로 형성되는 것을 특징으로 한다.
그리고, 상기 제1 링크배선과, 상기 제2 및 제3 링크배선은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 네오디뮴(Nd), 티타늄(Ti), 백금(Pt), 은(Ag), 니오븀(Nb), 크롬(Cr), 텅스텐(W) 중 하나 또는 이들의 합금 중 하나로 형성된다.
그리고, 상기 게이트 및 데이터 배선과 전기적으로 연결되는 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 전기적으로 연결되는 스토리지 캐패시터와; 상기 스위칭 박막트랜지스터 및 상기 스토리지 캐패시터와 연결되는 액정층을 더 포함한다.
그리고, 상기 게이트 및 데이터 배선과 전기적으로 연결되는 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 연결되는 스토리지 캐패시터 및 구동 박막트랜지스터와; 상기 스토리지 캐패시터 및 상기 구동 박막트랜지스터와 연결되는 전원배선 및 유기발광 다이오드를 더 포함한다.
본 발명은 디스플레이 장치 제작 시, 링크배선을 상, 하층으로 나눠 형성하여 패터닝 불량을 방지하는 효과가 있다.
그리고, 링크배선 상부에 유기막을 형성하여 습식식각 시 에천트로 인한 링크배선의 손상을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 디스플레이 장치의 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 디스플레이 장치에 있어서 하나의 화소를 등가적으로 나타내는 등가회로도이다.
도 3은 도 1의 Ⅱ-Ⅱ을 따라 도시한 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 디스플레이 장치의 비표시영역을 개략적으로 도시한 평면도이다.
도 5는 도 4의 A를 확대도시한 평면도이다.
도 6는 본 발명의 제2 실시예에 따른 디스플레이 장치의 일부를 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 디스플레이 장치에 대해 자세히 설명한다.
이하, 설명하는 본 발명의 제1 실시예에 따른 디스플레이 장치는 박막트랜지스터 상부로 금속 배선을 다중층으로 형성하여 스토리지 캐패시터로 사용하는 탑 캡패시터(top capacitor) 구조 디스플레이 장치이다.
도 1은 본 발명의 제1 실시예에 따른 디스플레이 장치의 평면도이고, 도 2는 본 발명의 제1 실시예에 따른 디스플레이 장치에 있어서 하나의 화소를 등가적으로 나타내는 등가회로도이다.
도시한 바와 같이, 본 발명의 제1 실시예에 따른 디스플레이 장치의 표시패널(110)은 영상이 표시되는 표시영역(AA)과, 표시영역(AA)를 둘러싸는 비표시영역(NAA)을 포함한다.
도시하지 않았지만, 본 발명의 제1 실시예에 따른 디스플레이 장치는 표시영역(AA) 상부에 서로 교차하여 화소영역을 정의하는 다수의 게이트 배선(GL) 및 데이터 배선(DL)과, 게이트 배선(GL)과 평행한 센싱배선(SEN)과, 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(Vdd), 기준전압배선(Vref)이 형성된다.
이때, 화소영역에는 다수의 트랜지스터, 예를 들면 제1 내지 제3트랜지스터(T1, T2, T3)와, 커패시터(C)와 유기발광다이오드(E)가 구성될 수 있다. 여기서, 제1 내지 제3트랜지스터(T1, T2, T3)를 P타입의 트랜지스터가 사용되는 것을 예로 설명한다. 한편, N타입의 트랜지스터가 제1 내지 제3트랜지스터(T1, T2, T3)로서 사용될 수 있음은 당업자에게 있어 자명하고, 더욱이 제1 내지 제3트랜지스터(T1, T2, T3) 중 일부에 대해서는 P타입의 트랜지스터를 사용하고 나머지에 대해서는 N타입의 트랜지스터를 사용할 수 있음은 당업자에게 자명하다.
제1트랜지스터(T1)는 스위칭 트랜지스터의 기능을 할 수 있다. 제1트랜지스터(T1)의 게이트전극은 스캔배선(SCAN)에 연결될 수 있고, 제1트랜지스터(T1)의 소스전극은 데이터배선(DL)에 연결될 수 있다. 그리고 제1트랜지스터(T1)의 드레인전극은 커패시터(C)의 제1전극과 연결될 수 있다. 여기서, 제1트랜지스터(T1)와 커패시터(C)의 접점을 제1노드(N1)라고 칭한다.
제2트랜지스터(T2)는 구동 트랜지스터로서 기능할 수 있다. 제2트랜지스터(T2)의 게이트전극은 제1노드(N1)을 통해 커패시터(C)의 제1전극과 제1트랜지스터(T1)의 드레인전극과 연결될 수 있고, 소스전극은 전원배선(Vdd)과 연결될 수 있다. 그리고, 제2트랜지스터(T2)의 드레인전극은 유기발광다이오드(E)의 애노드전극에 연결될 수 있다.
제3트랜지스터(T3)는 샘플링 트랜지스터의 기능을 할 수 있다. 제3트랜지스터(T3)의 게이트전극은 센싱배선(SEN)에 연결될 수 있고, 소스전극은 기준전압배선(Vref)에 연결될 수 있다. 그리고 제3트랜지스터(T3)의 드레인전극은 제1커패시터(C2)의 제2전극과 연결될 수 있다. 여기서, 제3트랜지스터(T3)와 커패시터(C)의 접점을 제2노드(N2)라고 칭한다.
커패시터(C)는 스토리지 커패시터의 기능을 할 수 있다. 커패시터(C)의 제1전극은 제1노드(N1)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다.
제3트랜지스터(T3)의 드레인전극과 커패시터(C)의 제2전극은 제2노드(N2)를 통해 제2트랜지스터(T2)의 드레인전극과 연결되고 유기발광다이오드(E)의 애노드전극과 연결될 수 있다.
전술한 바와 같은 관계로, 제1 내지 제3트랜지스터(T1, T2, T3)와 커패시터(C)와, 유기발광다이오드(E)가 서로 연결되어, 화소영역(P)에 입력되는 다수의 신호들을 통해 동작하고 빛을 발광하게 된다.
한편, 비표시영역(NAA)에는 다수의 게이트 및 데이터 드라이버(12, 13)가 구성되는데, 데이터 드라이버(13)에 인쇄회로기판(11)이 부착되어 인쇄회로기판(11)에서 제어신호 및 데이터 신호가 데이터 드라이버(13)로 인가된다.
그리고, 데이터 드라이버(13)에서 비표시영역(NAA)에 형성된 로그배선(114)을 통해 게이트 드라이버(12)에 제어신호가 인가된다.
이때, 게이트 및 데이터 드라이버(12, 13)는 각각 비표시영역(NAA)에 형성된 패드부(미도시)를 통해 링크배선(LL)과 연결되다.
그리고, 링크배선(LL)은 표시영역(AA)의 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결되어 게이트 및 데이터 드라이버(12, 13)에서 인가되는 제어신호 및 데이터 신호를 표시영역(AA)에 고르게 분배한다.
이때, 링크배선(LL)은 게이트 및 데이터 드라이버(12, 13) 중 하나에서 인가되는 제어신호 또는 데이터 신호를 다수의 게이트 배선(GL) 또는 데이터 배선(DL)에 전달하기 위해 매우 많은 수의 링크배선(LL)이 집적되어 형성되며, 게이트 및 데이터 드라이버(12, 13)의 링크배선(LL) 간의 간격은 표시영역 (AA) 상부의 게이트 배선 및 데이터 배선(GL, DL) 간의 간격보다 좁다.
이와 같은, 인접한 링크배선(LL)을 서로 다른 층에 형성하여 인접한 링크배선(LL) 간의 접촉을 방지할 수 있다.
이하 서로 다른 층에 형성된 링크배선(LL)을 도면을 참조하여 설명한다.
도 3은 도 1의 Ⅲ-Ⅲ를 따라 도시한 단면도이다.
이때, 도 3은 본 발명의 제1 실시예에 따른 디스플레이 장치의 특징적인 부분으로 패드부와 링크배선(도 1의 LL)이 연결되는 비표시영역(도 1의 NAA)과, 제1, 제2 , 제3 박막트랜지스터(T1, T2, T3)를 포함하는 표시영역(AA)과, 링크배선(도 1의 LL)을 포함하는 비표시영역(NAA)을 도시한다.
도시한 바와 같이, 본 발명의 제1 실시예에 따른 디스플레이 장치는 투명한 유기 또는 플라스틱 등의 절연물질로 이루어진 기판(100) 상에 전면으로 무기절연물질로 버퍼층(102)이 형성된다. 예를들어, 버퍼층(102)은 산화실리콘(SiO2) 또는 질화실리콘(SiNX)으로 형성될 수 있다.
그리고, 버퍼층(102) 상부에 제1 액티브층(미도시), 제2 액티브층(113a), 제3 액티브층(115a)이 형성된다.
이때, 제1 내지 제3 액티브층(미도시, 113a, 115a)은 비정질 실리콘, 다결정질 실리콘, 산화물 반도체 등으로 형성할 수 있다.
그리고, 제1 내지 제3 액티브층(미도시, 113a, 115a)은 양측면으로 고농도의 불순물 이온이 도핑된 제1 드레인영역(112a), 제2 드레인영역(114a), 제3 드레인영역(114a)으로 구성된다.
이때, 제1 내지 제3 액티브층(미도시, 113a, 115a)은 각각 제1 내지 제3 소스영역(미도시)을 포함한다.
한편, 제2 드레인영역(114a)과 제3 드레인영역(114a)은 명칭을 달리 하였지만 실제 동일영역으로 구성될 수 있다.
이러한, 제1 내지 제3 액티브층(미도시, 113a, 115a) 상부에는 게이트절연막(110)이 형성되고, 게이트절연막(110) 상부에는 제1 내지 제3 액티브층(미도시, 113a, 115a)에 대응하여 제1 게이트전극(미도시), 제2 게이트전극(123a), 제3 게이트전극(125a)이 형성된다.
도시하지 않았지만 게이트절연막(110) 상부에 일방향으로 연장하는 게이트 배선(도 1의 GL), 센싱배선(도 2의 SEN)이 형성된다.
이때, 제3 게이트전극(125a)은 센싱배선(도 2의 SEN)의 일부분으로 형성될 수 있다.
그리고, 제1 내지 제3 게이트전극(미도시, 123a, 125a) 상부로 제1 층간절연막(120)이 형성된다.
이때, 제1 층간절연막(120)은 제1드레인영역(112a), 제2 게이트전극(123a), 제2 및 제3 드레인영역(114a)을 노출시키는 제2, 제3, 제5 콘택홀(CH2, CH3, CH5)을 구비한다.
그리고, 제1 층간절연막(120) 상부로 제2 콘택홀(CH2)을 통해 제2 및 제3 드레인영역(114a)에 접촉하는 제2 드레인전극(133b) 및 제3 드레인전극(135b)과, 제3 콘택홀(CH3)을 통해 제2 게이트전극(123a)과 제1 드레인영역(112a)에 접촉하는 제1 연결패턴(133d)이 형성된다.
이때, 제1 연결패턴(133d)은 제1 드레인전극(미도시)과 연결된다.
한편, 도시하지 않았지만, 제1 드레인 영역(112a)에 접촉하는 제1 드레인 전극(미도시)과, 제1 내지 제3 소스영역(미도시)에 각각 접촉하는 제1 내지 제3 소스 전극(미도시)이 형성된다.
이때, 제1 내지 제3 소스 전극(미도시)과, 제1 내지 제3 드레인전극(미도시, 133b, 135b) 및 제1 연결패턴(133d)은 도전성을 갖는 금속으로 형성된다.
예를 들어, 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 네오디뮴(Nd), 티타늄(Ti), 백금(Pt), 은(Ag), 니오븀(Nb), 크롬(Cr), 텅스텐(W) 중 하나 또는 이들의 합금으로 적어도 하나의 단일층 또는 둘 이상의 이중층 구조로 형성될 수 있다.
이때 도시하지 않았지만, 제1 액티브영역(미도시), 제1 게이트전극(미도시), 제1 소스전극(미도시), 제1 드레인전극(미도시)는 제1 박막트랜지스터(T1)를 이루며, 제1 박막트랜지스터(T1)는 스위칭 박막트랜지스터의 기능을 할 수 있다.
그리고, 제2 액티브영역(113a), 제2 게이트전극(123a), 제2소스전극(미도시), 제 2드레인전극(133b)는 제2 박막트랜지스터(Td)를 이루며, 제2 박막트랜지스터(T2)는 구동 박막트랜지스터의 기능을 할 수 있다.
그리고, 제3 액티브영역(115a), 제3 게이트전극(125a), 제3 소스전극(미도시), 제3 드레인전극(135b)은 제3 박막트랜지스터(T3)를 이루며, 제3 박막트랜지스터(T3)는 센싱 박막트랜지스터의 기능을 할 수 있다.
도시하지 않았지만, 제1 층간절연막(120) 상부에 게이트 배선(도 1의 GL)과 교차하여 화소영역을 정의하는 데이터배선(도 1의 DL)과 전원배선(도 2의 Vdd)이 형성된다.
그리고, 제2 드레인전극(133b), 제3 드레인전극(135b), 제1 연결패턴(133d)을 덮으며 표시영역(AA) 전면에 제2 층간절연막(130)이 형성된다.
제2 층간절연막(130) 상부에는 제2 게이트전극(123a)과 중첩되고 제2 드레인영역(114a) 일부와 중첩되는 제1 커패시터전극(149a)이 형성된다.
그리고, 제1 커패시터전극(149a)을 덮고 표시영역(AA) 전면으로 제3 층간절연막(140)이 형성된다.
이때, 제2 층간절연막(130)과 제3 층간절연막(140)은 제1 커패시터전극(149a)의 일부와 제2 드레인전극(133b) 또는 제3 드레인전극(135b)의 일부를 노출시키는 제8 콘택홀(CH8)과, 제1 연결배선(133d)의 일부분을 노출시키는 제9 콘택홀(CH9)을 구비한다.
그리고, 제3 층간절연막(140) 상부로 제8 콘택홀(CH8)을 통해 제1 커패시터전극(149a)과 제2 드레인전극(133b) 또는 제3 드레인전극(135b)과 접촉하는 제2 연결패턴(151)이 형성되어 있으며, 제2 연결배선(151)과 소정간격 이격하여 제9 콘택홀(CH9)을 통해 제1 연결배선(133d)과 접촉하는 제2 커패시터전극(149b)이 형성된다.
여기서, 제1 커패시터전극(149a)과 제2 커패시터전극(149b)은 스토리지 커패시터(Cst)를 이루게 된다.
이와 같이, 본 발명은 제2 게이트전극(123a)과 중첩되며, 제1 드레인전극(미도시)부터 제3 드레인전극(135b)의 사이에 해당하는 화소영역(P)에 걸쳐 스토리지 커패시터(Cst)가 형성되어 있다. 이때, 스토리지 커패시터(Cst)는 게이트 배선(도 1의 GL) 및 데이터배선(도 1의 DL)과 일부 중첩되며 형성 될 수 있다.
한편, 제2 커패시터전극(149b)과 제2 연결패턴(151)을 덮으며 표시영역(AA) 전면으로 평탄화막(150)이 형성된다.
이때, 평탄화막(150)은 제2 연결패턴(151)을 노출시키는 제10 콘택홀(CH10)을 구비한다.
제10 콘택홀(CH10)을 통해 제2 연결패턴(151)과 연결되는 제1 전극(161)이 평탄화막(160) 상부에 형성된다.
이때, 제1 전극(161)은 일함수 값이 비교적 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)을 증착하고 습식식각 하여 형성될 수 있다.
그리고, 제1 전극(161)의 가장자리에 뱅크(160)가 형성되어 제1 전극(161)의 중앙부를 노출한다.
한편, 패드부(미도시)와 링크배선(도 1의 LL)이 연결되는 영역에는 기판(100) 상부로 순차적으로 버퍼층(102), 게이트 절연막(110), 제1 층간절연막(120)이 형성된다.
그리고, 제1 층간절연막(120) 상부에 패드부(미도시)와 전기적으로 접촉하는 제1 링크배선(233)이 형성된다.
제1 링크배선(233)은 패드부(미도시)와 연결되며, 이후 패드부(미도시)에 부착되는 데이터 드라이버(도 1의 13)로부터 인가되는 데이터 신호를 표시영역(AA)으로 전달한다.
이와 같은 제1 링크배선(233)은 제1 내지 제3 소스전극(미도시)과, 제1 내지 제3 드레인전극(미도시, 133b, 135b)과 동일층에 형성되며, 동일 물질로 형성된다.
제1 링크배선(233)은 예를 들어, 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 네오디뮴(Nd), 티타늄(Ti), 백금(Pt), 은(Ag), 니오븀(Nb), 크롬(Cr), 텅스텐(W) 중 하나 또는 이들의 합금으로 적어도 하나의 단일층 또는 둘 이상의 이중층 구조로 형성될 수 있다.
그리고, 표시영역(AA) 전면으로, 제1 링크배선(233)을 덮으며 형성되는 제2 층간절연막(130)이 형성된다.
그리고, 제2 층간절연막(130) 상부에는 표시영역(AA)의 제1 커패시터전극(149a)과 동일층에 동일 물질로 형성되는 제2 링크배선(249a)이 형성된다.
그리고, 제2 링크배선(249a)을 덮고 표시영역(AA) 전면으로 제3 층간절연막(140)이 형성된다.
이때, 제2 층간절연막(130)과 제3 층간절연막(140)은 표시영역(AA)의 제8 콘택홀(CH8)과, 제9 콘택홀(CH9)에 대응되는 제11 콘택홀(CH11)을 구비한다.
그리고, 제3 층간절연막(140) 상부로 제11 콘택홀(CH11)을 통해 제1 링크배선(233) 및 제2 링크배선(249a)과 접촉하는 제3 링크배선(249b)이 형성된다.
이때, 제1 링크배선(233)은 패드부(미도시)에 부착되는 게이트 또는 데이터 드라이버(도 1의 12, 13)에서 인가되는 제어 신호 또는 데이터 신호를 표시영역(AA)에 인가한다.
이때, 인접한 링크배선의 영향을 방지하기 위해 제1 링크배선(233)은 제3 링크배선(249b)을 통해 제2 링크배선(249a)과 전기적으로 접촉하며, 게이트 또는 데이터 드라이버(도 1의 12, 13)에서 인가되는 제어 신호 또는 데이터 신호를 제2 링크배선(249a)에 인가한다.
이와 같은 구조의 제1 내지 제3 링크배선(233, 249a, 249b)은 링크배선(도 1의 LL)을 형성할 때, 인접한 링크배선(도 1의 LL) 간의 간격이 좁아 발생하는 노광 불량 또는 식각 불량과 같은 패터닝 불량을 방지하는 효과가 있다.
즉, 제1 링크배선(233)은 제2 링크배선(249a) 보다 하층에 위치하기 때문에 노광 또는 식각 공정 시 제1 링크배선(233)과 제2 링크배선(249a)의 간격을 고려하지 않아도 된다.
그런데, 비표시영역(NAA)의 패드부(미도시) 상부에는 게이트 또는 데이터 드라이버(도 1의 12, 13)의 부착을 위해 평탄화막(150)이 제거된다.
따라서, 제1 전극(161)과 같이 습식식각으로 형성되는 물질을 식각 할 때, 제3 링크배선(249b)이 에천트(etchant)에 노출되어 제3 링크배선(249b)이 손상을 입는다.
이때, 제3 링크배선(249b)의 손상 부위를 따라 제2 링크배선(249a) 및제1 링크배선(233)도 손상될 수 있다.
이와 같이, 제2 및 제3 링크배선(249a, 249b)이 에천트에 노출되는 문제를 방지하기 위해 본 발명은 제2 실시예를 제안한다.
이하 도면을 참조하여 본 발명의 제2 실시예를 설명한다.
이때, 동일한 구조에 대하여 설명을 생략할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 디스플레이 장치의 비표시영역을 개략적으로 도시한 평면도이고, 도 5는 도 4의 A를 확대 도시한 평면도이고, 도 6는 본 발명의 제2 실시예에 따른 디스플레이 장치의 일부를 도시한 단면도이다.
도시한 바와 같이, 본 발명의 제2 실시예에 따른 디스플레이 장치의 링크배선(LL)은 다수의 게이트 드라이버(미도시) 및 데이터 드라이버(13)와, 게이트 배선(미도시) 또는 데이터 배선(DL)을 전기적으로 연결한다.
이때, 데이터 드라이버(13)는 인쇄회로기판(11)에 부착되어 인쇄회로기판(11)에서 제어신호 및 데이터 신호를 데이터 드라이버(13)로 인가한다.
그리고, 링크배선(LL)은 하나의 게이트 드라이버(미도시)와 데이터 드라이버(13)에서 인가되는 제어신호 및 데이터 신호를 다수의 게이트 배선(미도시) 및 데이터 배선(DL)에 전달하기 위해 매우 많은 개수의 링크배선(LL)이 집적되어 형성되며, 인접한 링크배선(LL) 간의 영향을 방지하기 위해 인접한 링크배선(LL)이 서로 다른 층에 형성된다.
이때, 링크배선(LL) 상부에는 아일랜드 형상으로 링크배선 보호막(250)이 형성된다.
이때, 도 5를 참조하면, 제1 링크배선(233)의 일부는 표시영역(도 1의 AA)로 연장되고, 제1 링크배선(233)의 나머지 일부는 제2 링크배선(249a)과 전기적으로 연결된다.
이때, 링크배선 보호막(250)은 제1 링크배선(233)의 일부가 제3 링크배선(249b)를 통해 제2 링크배선(249a)과 연결되는 상부를 덮는다.
즉, 제3 링크배선(249b)가 외부로 노출되는 것을 방지하여 제1 내지 제3 링크배선(233, 249a, 249b)을 보호한다.
따라서, 에천트를 사용해 식각공정을 하더라도 제1 내지 제3 링크배선(233, 249a, 249b)의 손상을 방지하는 효과가 있다.
즉, 도 6를 참조하면, 제1 링크배선(도 4의 233)은 제2 링크배선(도 4의 249a)보다 하층에 위치하며, 제1 링크배선(도 4의 233)의 일부는 제어신호 또는 데이터 신호를 표시영역(AA)으로 인가하고, 제1 링크배선(도 2의 233)의 나머지 일부는 제3 링크배선(도 2의 249b)을 통해 제2 링크배선(도 2의 249a)과 전기적으로 접촉하여 제2 링크배선이 표시영역(도 1의 AA)으로 제어신호 또는 데이터 신호를 인가할 수 있다.
이와 같이, 제3 링크배선이 외부로 노출되는 것을 링크배선 보호막(250)으로 덮는 구조를 통해, 링크배선(LL) 형성 시 발생하는 패터닝 불량을 방지할 수 있다.
좀 더 상세하게 설명하면, 링크배선 보호막(250)이 제3 층간절연막(140) 상부로 제3 링크배선(249b)을 덮는다.
이때, 링크배선 보호막(250)은 예를들어 포토아크릴(photoacryl), 폴리이미드(polyimide), BCB(Benzo cyclo butene)을 포함하는 유기물질 중 하나로 형성될 수 있다.
따라서, 링크배선 보호막(250)은 평탄화막(150)과 동일층, 동일 물질로 형성될 수 있다.
이와 같은 링크배선 보호막(250)은 습식식각공정의 에천트(etchant)로 인한 제2 및 제 3 링크배선(249a, 249b) 손상을 방지할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 기판 102 : 버퍼층
110 : 게이트절연막 112a : 제1 드레인영역
113a : 제3엑티브층 114a : 제2 및 제3 드레인영역
115a : 제5엑티브층 120 : 제1층간절연막
123a : 제3게이트전극 125 : 제5게이트전극
130 : 제2층간절연막 133b : 제3드레인전극
135b : 제5드레인전극 133d : 제1연결패턴
140 : 제3층간절연막 149b : 제2커패시터전극
149a : 제1커패시터전극 150 : 평탄화막
233 : 제1 링크배선 249a : 제2 링크배선
249b : 제3 링크배선 250 : 링크배선 보호막

Claims (8)

  1. 영상이 표시되는 표시영역과 표시영역을 둘러싸는 비표시영역을 포함하는 기판과;
    상기 비표시영역 상부에 형성되며, 일부는 상기 표시영역으로 연장된 다수의 제1 링크배선과;
    상기 제1 링크배선 상부에 형성되는 제1 절연막과;
    상기 제1 절연막 상부에 형성되며, 상기 다수의 제1 링크배선의 다른 일부 각각과 전기적으로 연결되고, 상기 표시영역으로 연장된 다수의 제2 링크배선과;
    상기 제2 링크배선 상부에 형성되는 제2 절연막과;
    상기 제2 절연막 상부로 형성되며 상기 제1 및 제2 절연막을 관통하는 제1 콘택홀을 통해 서로 대응되는 상기 다수의 제1 링크배선의 다른 일부 및 상기 다수의 제2 링크배선을 전기적으로 연결하는 다수의 제3 링크배선과;
    상기 제2 절연막 상부로 상기 제3 링크배선을 덮는 링크배선 보호막을 포함하는 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 링크배선 보호막은 포토아크릴(photoacryl), 폴리이미드(polyimide), BCB(Benzo cyclo butene)을 포함하는 유기물질 중 하나로 형성되는 것을 특징으로 하는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제1 링크배선과, 상기 제2 및 제3 링크배선은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 네오디뮴(Nd), 티타늄(Ti), 백금(Pt), 은(Ag), 니오븀(Nb), 크롬(Cr), 텅스텐(W) 중 하나 또는 이들의 합금 중 하나로 형성되는 디스플레이 장치.
  5. 제 1 항에 있어서,
    게이트 및 데이터 배선과;
    상기 게이트 및 데이터 배선과 전기적으로 연결되는 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터와 전기적으로 연결되는 스토리지 캐패시터와;
    상기 스위칭 박막트랜지스터 및 상기 스토리지 캐패시터와 연결되는 액정층을 더 포함하는 디스플레이 장치.
  6. 제 1 항에 있어서,
    게이트 및 데이터 배선과;
    상기 게이트 및 데이터 배선과 전기적으로 연결되는 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터와 연결되는 스토리지 캐패시터 및 구동 박막트랜지스터와;
    상기 스토리지 캐패시터 및 상기 구동 박막트랜지스터와 연결되는 전원배선 및 유기발광 다이오드를 더 포함하는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 표시영역으로 연장된 제1 링크배선과 상기 표시영역으로 연장된 제2 링크배선은 교대로 배치되는
    디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 제3 링크배선은, 이에 의해 서로 전기적으로 연결되는 상기 제1 링크배선의 일단부 및 상기 제2 링크배선의 일단부에 중첩되는
    디스플레이 장치.
KR1020130167637A 2013-12-30 2013-12-30 디스플레이 장치 KR102142478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130167637A KR102142478B1 (ko) 2013-12-30 2013-12-30 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167637A KR102142478B1 (ko) 2013-12-30 2013-12-30 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20150078350A KR20150078350A (ko) 2015-07-08
KR102142478B1 true KR102142478B1 (ko) 2020-08-07

Family

ID=53790897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167637A KR102142478B1 (ko) 2013-12-30 2013-12-30 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102142478B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628062B (zh) * 2022-03-28 2023-06-02 Tcl华星光电技术有限公司 一种导电薄膜及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035219A (ko) * 2001-10-30 2003-05-09 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR101232138B1 (ko) * 2005-12-12 2013-02-12 엘지디스플레이 주식회사 액정표시소자 및 이의 제조방법
KR20100060380A (ko) * 2008-11-27 2010-06-07 엘지디스플레이 주식회사 액정표시장치
KR20110036456A (ko) * 2009-10-01 2011-04-07 엘지디스플레이 주식회사 액정표시소자

Also Published As

Publication number Publication date
KR20150078350A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
CN108255354B (zh) 内嵌式触控显示面板
US10572044B2 (en) Touch-type display panel and short-repair method thereof
CN107039490B (zh) 显示装置及其制造方法
US10461141B2 (en) Display device and method of manufacturing the same
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
KR101346921B1 (ko) 평판 표시 장치 및 그 제조방법
KR102098220B1 (ko) 표시장치용 표시패널
KR102067966B1 (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR20230049075A (ko) 유기 발광 표시 장치
KR102331171B1 (ko) 표시장치 및 그 제조방법
KR20110115694A (ko) 유기전계발광표시장치
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20100049385A (ko) 유기전계 발광소자용 어레이 기판
KR20170000063A (ko) 표시 장치
KR102315889B1 (ko) 표시 패널
KR101948171B1 (ko) 유기발광소자표시장치 및 그 제조방법
TW202319899A (zh) 觸控顯示裝置
KR102142478B1 (ko) 디스플레이 장치
KR102124827B1 (ko) 프로세스 키를 포함하는 표시패널
KR20150001068A (ko) 유기전계발광 표시장치
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
KR20100070729A (ko) 유기전계 발광소자용 어레이 기판
US20210202658A1 (en) Display device
KR20160082738A (ko) 유기발광 표시장치
KR102196179B1 (ko) 디스플레이 장치 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant