CN114464654A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN114464654A
CN114464654A CN202111318741.0A CN202111318741A CN114464654A CN 114464654 A CN114464654 A CN 114464654A CN 202111318741 A CN202111318741 A CN 202111318741A CN 114464654 A CN114464654 A CN 114464654A
Authority
CN
China
Prior art keywords
layer
electrode
disposed
display device
pixel defining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111318741.0A
Other languages
English (en)
Inventor
成宇镛
文燦昊
徐政汉
宋昇勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114464654A publication Critical patent/CN114464654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示装置和制造该显示装置的方法。该显示装置包括：设置在基板上的第一电极，暴露第一电极的至少一部分并且被设置在基板上的像素限定层，设置在第一电极上的发光层，设置在发光层上的第二电极，以及设置在第二电极上的封装层，其中像素限定层包括与第一电极重叠的重叠区域以及与第一电极不重叠的非重叠区域，重叠区域包括与第一电极间隔开并且面对第一电极的第一重叠区域，并且封装层至少部分地被设置在第一重叠区域中的第一电极与像素限定层之间的空间中。

Description

显示装置和制造该显示装置的方法
相关申请的交叉引用
本申请要求2020年11月9日提交至韩国知识产权局的第10-2020-0148323号韩国专利申请的优先权和权益，该申请的全部内容通过引用合并于此。
技术领域
本公开涉及显示装置和制造该显示装置的方法。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求已经以各种形式增长。例如，显示装置应用于诸如智能电话、数码相机、笔记本计算机、导航仪和智能电视的各种电子电器。
显示装置的示例包括诸如液晶显示装置和场发射显示装置的光接收显示装置以及诸如包括有机发光元件的有机发光显示装置、包括诸如无机半导体的无机发光元件的无机发光显示装置和包括微发光元件的微发光显示装置的发光显示装置。
应理解，该背景技术部分部分地旨在提供用于理解技术的有用背景。然而，该背景技术部分也可能包括不是在本文中公开的主题的对应有效申请日之前相关领域中的技术人员已经知晓或领会的部分的思想、构思或认识。
发明内容
本公开的方面提供了包括具有提高的粘合力的封装层的显示装置。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域中的普通技术人员将变得更显而易见。
显示装置的实施例可以包括：设置在基板上的第一电极；暴露第一电极的至少一部分并且被设置在基板上的像素限定层；设置在第一电极上的发光层；设置在发光层上的第二电极；以及设置在第二电极上的封装层，其中像素限定层可以包括与第一电极重叠的重叠区域以及与第一电极不重叠的非重叠区域，重叠区域可以包括与第一电极间隔开并且面对第一电极的第一重叠区域，并且封装层可以至少部分地被设置在第一重叠区域中的第一电极与像素限定层之间的空间中。
重叠区域可以进一步包括接触第一电极的第二重叠区域。
在平面图中，第一重叠区域和第二重叠区域可以被交替设置在第一电极的边缘附近。
第一重叠区域和第二重叠区域可以互为一体，并且重叠区域和非重叠区域可以互为一体。
在穿过第一重叠区域的至少一个截面中，第二电极可以包括：设置在像素限定层上的第一部分；以及设置在第一电极上的第二部分，并且第一部分可以与第二部分不连续地间隔开。
封装层可以包括第一封装膜和设置在第一封装膜上的第二封装膜，并且在穿过第一重叠区域的至少一个截面中，第一封装膜可以沿暴露于第一重叠区域中的第一电极与像素限定层之间的空间的像素限定层和第一电极的表面连续地被设置。
在穿过第一重叠区域的截面中，设置在像素限定层的表面上的第一封装膜和设置在第一电极的表面上的第一封装膜可以彼此间隔开并且彼此面对，并且第二封装膜可以填充设置在像素限定层的表面上的第一封装膜与设置在第一电极的表面上的第一封装膜之间的空间。
第一封装膜可以是无机膜，并且第二封装膜可以是有机膜。
显示装置可以进一步包括设置在基板上并且在其上设置有像素限定层和第一电极的平坦化层，其中像素限定层和平坦化层可以在位于非重叠区域中的在第一重叠区域的一侧的空间中彼此间隔开。
封装层可以至少部分地被设置在位于非重叠区域中的在第一重叠区域的一侧的空间中。
封装层可以直接接触平坦化层。
封装层可以具有在大约20gf/英寸至大约40gf/英寸的范围内的剥离力。
第一电极的上表面可以具有在大于大约1.98nm且小于或等于大约5nm的范围内的表面粗糙度。
第一电极的上表面的表面粗糙度可以通过原子力显微镜来测量。
第一电极可以包括可以顺序地堆叠的第一堆叠导电层、第二堆叠导电层和第三堆叠导电层，第一堆叠导电层和第三堆叠导电层可以包括非晶氧化铟锡(ITO)，第二堆叠导电层可以包括银(Ag)，并且第三堆叠导电层可以进一步包括多晶氧化铟锡(ITO)。
显示装置的实施例可以包括：设置在基板上的第一电极；暴露第一电极的像素限定层，并且像素限定层包括：设置在基板上并且围绕第一电极的基底部分以及从基底部分朝向第一电极突出并且与第一电极间隔开并且面对第一电极的间隔部分；设置在第一电极上的发光层；设置在发光层上的第二电极；以及设置在第二电极上的封装层，其中封装层可以至少部分地被设置在第一电极与像素限定层的间隔部分之间。
像素限定层的间隔部分可以包括第一间隔部分和第二间隔部分，第一间隔部分可以在厚度方向上与第一电极间隔开，并且第二间隔部分可以直接接触第一电极。
封装层可以在厚度方向上被设置在第一间隔部分与第一电极之间，并且可以不被设置在第二间隔部分与第一电极之间。
第一间隔部分的厚度和第二间隔部分的厚度可以小于基底部分的厚度。
第一间隔部分的上表面和基底部分的上表面可以是共面的。
制造显示装置的方法的实施例被提供，该方法可以包括：在基板上形成第一电极；在第一电极上形成牺牲图案；在牺牲图案上形成像素限定层；移除牺牲图案；并且在像素限定层上形成封装层，其中像素限定层可以包括与第一电极重叠的重叠区域以及与第一电极不重叠的非重叠区域，重叠区域可以包括与第一电极间隔开并且面对第一电极的第一重叠区域，并且封装层可以至少部分地被设置在第一重叠区域中的第一电极与像素限定层之间的空间中。
牺牲图案的移除可以通过湿法刻蚀来执行。
重叠区域可以进一步包括接触第一电极的第二重叠区域。
第一电极的上表面的表面粗糙度可以通过原子力显微镜来测量。
根据实施例，可以提高封装层的粘合力，并且因此可以提高显示装置的可靠性。
本公开的效果不受上述限制，并且其他各种效果包括在本文中。
附图说明
通过参考附图详细地描述本公开的实施例，本公开的以上和其他方面和特征将变得更显而易见，在附图中：
图1是根据实施例的显示装置的示意性平面布局图；
图2是根据实施例的显示装置的示意性局部截面图；
图3是图示根据实施例的显示面板的堆叠结构的示意性截面图；
图4是根据实施例的显示面板的示意性截面图；
图5是根据实施例的一个像素的平面图；
图6是沿图5的线VI-VI'截取的示意性截面图；
图7是沿图5的线VII-VII'截取的示意性截面图；
图8是沿图5的线VIII-VIII'截取的示意性截面图；
图9是图示根据实施例的封装层的根据是否设置第一间隔部分的粘合力的曲线图；
图10是图示根据实施例的制造显示装置的方法的平面图；
图11是沿图10的线XI-XI'截取的示意性截面图；
图12是图示根据实施例的制造显示装置的方法的平面图；
图13是沿图12的线XIII-XIII'截取的示意性截面图；
图14至图16是图示根据实施例的制造显示装置的方法的示意性截面图；
图17是根据另一实施例的显示装置的示意性截面图；并且
图18是根据实施例的显示装置的示意性截面图。
具体实施方式
现在将在下文中参考在其中示出了本公开的实施例的附图更充分地描述本公开。然而，本公开可以以不同的形式体现，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
还将理解，当层被称为在另一层或基板“上”时，该层可以直接在另一层或基板上，或者可以存在居间层。在整个说明书中，相同的附图标记指示相同的部件。在附图中，为清楚起见，层和区的厚度被夸大。
如本文中使用的，单数形式的“一”和“该”旨在也包括复数形式，除非上下文另有明确指示。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可以被理解为意味着“A、B、或者A和B”。术语“和”以及“或”可以用于结合或分离的意义，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个”出于其含义和解释的目的旨在包括“从……的组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为意味着“A、B、或者A和B”。
虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语可以用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被称为第二元件，而不背离一个或多个实施例的教导。将元件描述为“第一”元件可以不要求或暗示存在第二元件或其他元件。在本文中也可以使用术语“第一”、“第二”等来区分元件的不同类别或集合。为了简要，术语“第一”、“第二”等可以分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。
为了易于描述，在本文中可以使用空间相对术语“下方”、“下面”、“下”、“上方”或“上”等来描述如附图中图示的在一个元件或部件与另一元件或部件之间的关系。将理解，除了附图中描绘的方位之外，空间相对术语旨在涵盖装置在使用或操作中的不同方位。例如，在附图中图示的装置被翻转的情况下，放置在另一装置“下方”或“下面”的装置可以被置于另一装置“上方”。因此，例示性的术语“下方”可以包括下位置和上位置二者。装置也可以以其他方向定向，并且因此空间相对术语可以取决于方位而不同地被解释。
术语“重叠”或“重叠的”意味着第一对象可以在第二对象的上方或下方或一侧，并且反之亦然。另外，术语“重叠”可以包括分层、堆叠、面对、在……之上延伸、覆盖或部分地覆盖或如本领域普通技术人员将领会和理解的任何其他合适的术语。
当元件被描述为与另一元件“不重叠”时，这可以包括元件彼此间隔开，彼此偏移或彼此分开或如本领域普通技术人员将领会和理解的任何其他合适的术语。
术语“面对”意味着第一元件可以直接或间接地与第二元件相对。在第三元件介于第一元件与第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，然而仍然彼此面对。
当在本说明书中使用时，术语“包括”、“包含”、“具有”及其变体指定所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组合的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组合的存在或附加。
短语“在平面图中”意味着从顶部观看对象，并且短语“在示意性截面图中”意味着从侧面观看对象被垂直切开的截面。
如在本文中使用的，考虑讨论中的测量和与具体量的测量相关联的误差(即测量系统的限制)时，“大约”或“近似”包括所陈述的值并且意味着在由本领域普通技术人员确定的具体值的偏差的可接受的范围内。例如，“大约”可以意味着在一个或多个标准偏差内，或者在所陈述值的±30％、±20％、±10％、±5％内。
将理解，在说明书中，当元件(或区、层、部分等)被称为在另一元件“上”、“连接到”或“耦接到”另一元件时，该元件可以被直接设置在以上提到的另一元件上，直接连接到或耦接到以上提到的另一元件，或者居间元件可以被设置在该元件与以上提到的另一元件之间。
将理解，术语“连接到”或“耦接到”可以包括物理或电的连接或耦接。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用字典中定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化的或过于正式的意义来解释，除非本文中明确地如此限定。
在下文中，将参考附图描述本公开的实施例。
图1是根据实施例的显示装置的示意性平面布局图，并且图2是根据实施例的显示装置的示意性局部截面图。
在实施例中，第一方向DR1和第二方向DR2可以在不同方向上彼此交叉。在图1的平面图中，为了便于描述，限定了作为水平方向的第一方向DR1和作为垂直方向的第二方向DR2。在下面的实施例中，第一方向DR1的一侧指平面图中的右方向，第一方向DR1的另一侧指平面图中的左方向，第二方向DR2的一侧指平面图中的向上方向，并且第二方向DR2的另一侧指平面图中的向下方向。
第三方向DR3可以与在其上限定有第一方向DR1和第二方向DR2的平面相交，并且可以与第一方向DR1和第二方向DR2两者垂直相交。然而，实施例中提到的方向应被理解为指相对方向，并且实施例不限于上述方向。
除非另有限定，否则在本说明书中，基于第三方向DR3表述的“上”、“上表面”或“上侧”指显示面板10的显示表面的一侧，并且基于第三方向DR3表述的“下”、“下表面”或“下侧”指显示面板10的显示表面的对侧。
参考图1和图2，显示装置1可以指提供显示屏的所有电子装置。例如，显示装置1可以用于电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置以及诸如移动电话、智能电话、平板个人计算机、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统、游戏机和数码相机的便携式电子电器中。
显示装置1可以包括有效区域AAR和非有效区域NAR。在显示装置1中，在显示图像的部分被定义为显示区域、不显示图像的部分被定义为非显示区域并且检测触摸输入的区域被定义为触摸区域的情况下，显示区域和触摸区域可以包括在有效区域AAR中。显示区域和触摸区域可以彼此重叠。例如，有效区域AAR可以是在其中显示图像和检测触摸输入的区域。
有效区域AAR的形状可以是矩形或具有倒圆的拐角的矩形。有效区域AAR的图示形状是具有倒圆的拐角的矩形，并且其中该矩形在第二方向DR2上的边大于该矩形在第一方向DR1上的边。然而，该矩形的形状不限于此，并且有效区域AAR可以具有诸如基本矩形(其中该基本矩形在第一方向DR1上的边长于或大于该基本矩形在第二方向DR2上的边)、基本正方形、基本多边形、基本圆形和基本椭圆形的各种形状。
非有效区域NAR可以被设置在有效区域AAR周围。非有效区域NAR可以是边框区域。非有效区域NAR可以围绕或可以邻近有效区域AAR的所有边(图1中的四个边)。然而，本公开不限于此，并且例如，非有效区域NAR可以不被设置在有效区域AAR的上边附近或者有效区域AAR的左边和右边附近。
用于将信号施加到有效区域AAR(显示区域或触摸区域)的信号线或驱动电路可以被布置或设置在非有效区域NAR中。非有效区域NAR可以不包括显示区域。此外，非有效区域NAR可以不包括触摸区域。在实施例中，非有效区域NAR可以包括触摸区域的一部分，并且诸如压力感测器的感测器构件可以被设置在该部分中。在实施例中，有效区域AAR可以是与在其中显示图像的显示区域相同的区域，并且非有效区域NAR可以是与在其中不显示图像的非显示区域相同的区域。
显示装置1可以包括提供显示屏的显示面板10。显示面板10的示例可以包括有机发光显示面板、微发光二极管(LED)显示面板、纳米LED显示面板、量子点发光显示面板、液晶显示面板、等离子体显示面板、电场发射显示面板、电泳显示面板和电润湿显示面板。在下文中，有机发光显示面板可以用作显示面板10的示例，但是本公开不限于此，并且如果相同的技术思想可以适用于其他显示面板，则可以使用其他显示面板。
显示面板10可以包括像素。像素可以在矩阵方向上被布置或设置。在平面图中，每个像素的形状可以是基本矩形形状或基本正方形形状，但是不限于此，并且可以是在其中每个边相对于第二方向DR2或第一方向DR1倾斜的基本菱形形状，其中。每个像素可以包括发光区域。每个发光区域和像素可以具有相同的形状或相似的形状，但是也可以具有不同的形状。例如，在像素的形状是基本矩形形状的情况下，像素的发光区域的形状可以具有诸如基本矩形、基本菱形、基本六边形、基本八边形和基本圆形的各种形状。下面将描述每个像素和每个发光区域的细节。
显示装置1可以进一步包括用于检测触摸输入的触摸构件。触摸构件可以被提供为不同于显示面板10的附加面板或膜并且附接到显示面板10上，但是可以以触摸层的形式被提供在显示面板10内部。在下面的实施例中，作为示例，触摸构件可以被提供或设置在触摸面板内部并且包括在显示面板10中，但是本公开不限于此。
显示面板10可以包括包含诸如聚酰亚胺的柔性聚合物材料的柔性基板。因此，显示面板10可以被翘曲、弯曲、折叠或卷曲。
显示面板10可以包括在其中显示面板10被弯曲的弯曲区域BR。显示面板10可以被划分为位于或设置在弯曲区域BR的一侧的主区域MR以及相对于弯曲区域BR位于或设置在弯曲区域BR的另一侧的子区域SR。
显示面板10的显示区域可以被设置在主区域MR中。在实施例中，在主区域MR中，显示区域的外围边缘部分、整个弯曲区域BR和整个子区域SR可以是非显示区域。然而，本公开不限于此，并且弯曲区域BR和/或子区域SR也可以包括显示区域。
在平面图中，主区域MR通常可以具有与显示装置1的外部类似的形状。主区域MR可以是位于或设置在平面中的平坦区域。然而，本公开不限于此，并且，除了主区域MR的连接到弯曲区域BR的边缘(边)之外，主区域MR的剩余边缘中的至少一个可以基本被弯成曲线以形成基本曲线的表面，或者可以基本在垂直方向上被弯曲。
在除了主区域MR的连接到弯曲区域BR的边缘(边)之外的主区域MR的剩余边缘中的至少一个可以基本被弯成曲线或基本被弯曲的情况下，显示区域也可以被设置在边缘处。然而，本公开不限于此，并且基本被弯成曲线或基本被弯曲的边缘可以被提供有不显示图像的非显示区域，或者被提供有显示区域和非显示区域两者。
弯曲区域BR在第二方向DR2上可以连接到或可以延伸到主区域MR的另一侧。例如，弯曲区域BR可以通过主区域MR的下短侧连接或延伸。弯曲区域BR的宽度可以小于主区域MR的宽度(短边的宽度)。主区域MR和弯曲区域BR的连接部分可以具有基本L形的切割形状。
在弯曲区域BR中，显示面板10可以在作为向下方向的厚度方向上(例如，在与显示表面相反的方向上)以一曲率弯曲。弯曲区域BR可以具有曲率半径，但是不限于此，并且可以针对每个部分具有不同的曲率半径。当显示面板10在弯曲区域BR中弯曲时，显示面板10的表面可以被反转。例如，显示面板10的面朝上的表面可以通过弯曲区域BR被改变为面朝外并且面朝下。
子区域SR可以从弯曲区域BR延伸。在弯曲完成之后，子区域SR可以在与主区域MR平行的方向上延伸。子区域SR可以在显示面板10的厚度方向上与主区域MR重叠。子区域SR的宽度(在第一方向DR1上的宽度)可以等于弯曲区域BR的宽度，但是本公开不限于此。
驱动芯片IC 20可以被设置在子区域SR中。驱动芯片IC 20可以包括用于驱动显示面板10的集成电路。集成电路可以包括用于显示器的集成电路和/或用于触摸部分的集成电路。用于显示器的集成电路和用于触摸部分的集成电路可以被提供为单独的芯片，或者可以集成到芯片中。
焊盘部分30可以被设置在显示面板10的子区域SR的端部。焊盘部分30可以包括显示信号线焊盘和触摸信号线焊盘。驱动基板(未示出)可以电连接到被提供或设置在显示面板10的子区域SR的端部处的焊盘部分30。驱动基板(未示出)可以是柔性印刷电路板或膜。
图3是图示根据实施例的显示面板的堆叠结构的示意性截面图。
参考图3，显示面板10可以包括可以彼此顺序地堆叠的基板SUB、电路驱动层DRL、发光层EML、封装层ENL、触摸层TSL、抗反射层RPL和保护层WDL。
基板SUB可以支撑布置或设置在基板SUB上的部件。
电路驱动层DRL被设置在基板SUB上。电路驱动层DRL可以包括用于驱动像素的发光层EML的电路。电路驱动层DRL可以包括薄膜晶体管。
发光层EML可以被设置在电路驱动层DRL上。发光层EML可以包括有机发光层。发光层EML可以响应于从电路驱动层DRL传输的驱动信号而发射具有各种亮度的光。
封装层ENL可以被设置在发光层EML上。封装层ENL可以包括无机膜或者无机膜和有机膜的堆叠膜。作为另一示例，玻璃膜或封装膜可以用作封装层ENL。
触摸层TSL可以被设置在封装层ENL上。触摸层TSL可以是识别触摸输入的层，并且可以用作触摸构件。触摸层TSL可以包括感测区域和感测电极。
抗反射层RPL可以被设置在触摸层TSL上。抗反射层RPL可以用于减少外部光的反射。抗反射层RPL可以以偏振膜的形式附接到触摸层TSL。抗反射层RPL可以使通过的光偏振，并且抗反射层RPL可以通过粘合层附接到触摸层TSL的上部分。偏振膜形式的抗反射层RPL可以被省略。抗反射层RPL可以用于减少外部光的反射。然而，本公开不限于此，并且抗反射层RPL可以以滤色器层的形式堆叠在显示面板10内部。抗反射层RPL可以包括选择性地透射特定或给定波长的光的滤色器等。
保护层WDL可以被设置在抗反射层RPL上。保护层WDL可以包括例如窗口构件。在本公开的精神和范围内，保护层WDL可以通过光学透明粘合剂等附接到抗反射层RPL上。
尽管在附图中未示出，但是显示面板10可以进一步包括遮光图案层。遮光图案层可以被设置在封装层ENL与触摸层TSL之间，但是本公开不限于此。遮光图案层可以用于减少外部光的反射并且改善反射光的颜色。
在下文中，将参考图4描述根据实施例的显示面板10的详细堆叠结构。
图4是根据实施例的显示面板的示意性截面图。
参考图4，根据实施例的显示面板10可以包括像素，并且每个像素可以包括至少一个薄膜晶体管TR。显示面板10可以包括基板SUB、阻挡层110、缓冲层120、半导体层130、第一绝缘层IL1、第一栅导电层140、第二绝缘层IL2、第二栅导电层150、第三绝缘层IL3、数据导电层160、第四绝缘层IL4(或平坦化层)、阳极电极ANO、包括暴露阳极电极ANO的开口的像素限定层PDL、设置在像素限定层PDL的开口中的发光层EML、设置在发光层EML和像素限定层PDL上的阴极电极CAT以及设置在阴极电极CAT上的封装层ENL。以上描述的层中的每个层可以形成为单层，但是可以形成为包括多层的堆叠层。例如，缓冲层120可以包括至少两层121和122。另一层可以被进一步设置在相应的层之间。
基板SUB可以支撑设置在基板SUB上的层中的每一层。基板SUB可以由诸如聚合物树脂的绝缘材料制成，或者由诸如玻璃或石英的无机材料制成。然而，本公开不限于此，并且基板SUB可以是透明板或膜。
基板SUB可以是可以被弯曲、折叠或卷曲等的柔性基板，但是本公开不限于此，并且基板SUB可以是刚性基板。
阻挡层110可以被设置在基板SUB上。阻挡层110可以防止杂质离子的扩散，可以防止水分或外部空气的渗透，并且可以执行表面平坦化功能。阻挡层110可以包括氧化硅(SiOx)、氮化硅(SiNx)和氧氮化硅(SiOxNy)中的至少一种。然而，本公开不限于此，并且取决于基板SUB的类型或工艺条件，阻挡层110可以被省略。
缓冲层120可以被设置在阻挡层110上。缓冲层120可以包括氮化硅(SiNx)、氧化硅(SiOx)或氧氮化硅(SiOxNy)。
半导体层130可以被设置在缓冲层120上。半导体层130可以形成像素PX(参见图5)的薄膜晶体管TR的沟道。半导体层130可以包括多晶硅。然而，本公开不限于此，并且半导体层130可以包括单晶硅、低温多晶硅、非晶硅和氧化物半导体中的至少一种。
第一绝缘层IL1可以被设置在半导体层130上。第一绝缘层IL1可以是具有栅绝缘功能的第一栅绝缘层。第一绝缘层IL1可以包括硅化合物和金属氧化物中的至少一种。
第一栅导电层140可以被设置在第一绝缘层IL1上。第一栅导电层140可以包括像素的薄膜晶体管TR的栅电极GAT、电连接到栅电极GAT的扫描线以及第一存储电容器电极CE1。
第一栅导电层140可以包括从钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中选择的至少一种金属。
第二绝缘层IL2可以被设置在第一栅导电层140上。第二绝缘层IL2可以是层间绝缘层或第二栅绝缘层。第二绝缘层IL2可以包括诸如氧化硅、氮化硅、氧氮化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
第二栅导电层150可以被设置在第二绝缘层IL2上。第二栅导电层150可以包括第二存储电容器电极CE2。第二栅导电层150可以包括从钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中选择的至少一种金属。第二栅导电层150和第一栅导电层140可以由相同的材料或类似的材料制成，但是本公开不限于此。
第三绝缘层IL3可以被设置在第二栅导电层150上。第三绝缘层IL3可以是层间绝缘层。第三绝缘层IL3可以包括诸如氧化硅、氮化硅、氧氮化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
数据导电层160可以被设置在第三绝缘层IL3上。数据导电层160可以包括像素的薄膜晶体管TR的第一电极SD1、第二电极SD2和第一电力线ELVDDE。薄膜晶体管TR的第一电极SD1和第二电极SD2可以通过贯穿第三绝缘层IL3、第二绝缘层IL2和第一绝缘层IL1的接触孔电连接到半导体层130的源区和漏区。第一电力线ELVDDE可以通过贯穿第三绝缘层IL3的接触孔电连接到第二存储电容器电极CE2。
数据导电层160可以包括从铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中选择的至少一种金属。数据导电层160可以是单层或多层。例如，数据导电层160可以以Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构被形成。
第四绝缘层IL4可以被设置在数据导电层160上。第四绝缘层IL4可以覆盖数据导电层160或与数据导电层160重叠。第四绝缘层IL4可以是通孔层。第四绝缘层IL4可以包括有机绝缘材料。在第四绝缘层IL4可以包括有机材料的情况下，尽管第四绝缘层IL4的下部分中的台阶，但是第四绝缘层IL4的上表面可以是基本平坦的。
阳极电极ANO可以被设置在第四绝缘层IL4上。阳极电极ANO可以是针对每个像素提供的像素电极。阳极电极ANO可以通过贯穿第四绝缘层IL4的接触孔CNT电连接到薄膜晶体管TR的第二电极SD2。
阳极电极ANO可以具有但不限于堆叠膜结构，在该堆叠膜结构中，包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)的高功函数层以及包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的混合物的反射层彼此堆叠。高功函数层可以被设置在反射层上方，并且被设置成更靠近发光层EML。阳极电极ANO可以具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构，但是本公开不限于此。
像素限定层PDL可以被设置在阳极电极ANO上。像素限定层PDL可以被提供或设置在阳极电极ANO上并且可以包括暴露阳极电极ANO的开口。发光区域EMA和非发光区域NEM可以由像素限定层PDL以及像素限定层PDL的开口来限定。像素限定层PDL可以包括有机绝缘材料。然而，本公开不限于此，并且像素限定层PDL可以包括无机材料。
在像素限定层PDL与阳极电极ANO重叠的区域中，像素限定层PDL可以与阳极电极ANO物理地间隔开。封装层ENL可以被设置于在其中像素限定层PDL和阳极电极ANO彼此间隔开的空间中，并且封装层ENL可以被设置在像素限定层PDL与阳极电极ANO之间。因此，可以提高封装层ENL的粘合力，并且可以提高显示装置1(参见图1)的可靠性。下面将描述其详细说明。
间隔物SC可以被设置在像素限定层PDL上。间隔物SC可以用于保持与设置在间隔物SC上的结构的间隙。与像素限定层PDL类似，间隔物SC可以包括有机绝缘材料。
发光层EML可以被设置在由像素限定层PDL暴露的阳极电极ANO上。发光层EML可以包括有机层。发光层EML的有机层可以包括有机发光层，并且可以进一步包括空穴注入或传输层和/或电子注入或传输层。
阴极电极CAT可以被设置在发光层EML上。阴极电极CAT可以是被整体设置而不区分像素的公共电极。阳极电极ANO、发光层EML和阴极电极CAT可以构成有机发光元件。
阴极电极CAT可以包括包含Li、Ca、LiF、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或它们的化合物或混合物(例如，Ag和Mg的混合物)，或例如LiF/Ca或LiF/Al多层结构的材料的低功函数层。阴极电极CAT可以进一步包括设置在低功函数层上的透明金属氧化物层。
包括第一封装膜EN1、第二封装膜EN2和第三封装膜EN3的封装层ENL可以被设置在阴极电极CAT上。在封装层ENL的端部处，第一封装膜EN1和第三封装膜EN3可以彼此接触。第二封装膜EN2可以由第一封装膜EN1和第三封装膜EN3密封。
第一封装膜EN1和第三封装膜EN3中的每个可以包括无机材料。尽管不限于此，但是无机材料可以包括例如氮化硅、氧化硅或氧氮化硅。第二封装膜EN2可以包括有机材料。尽管不限于此，但是有机材料可以包括例如有机绝缘材料。
在下文中，将参考图5至图8描述像素限定层PDL的结构。
图5是根据实施例的一个像素的示意性平面图。图6是沿图5的线VI-VI'截取的示意性截面图。图7是沿图5的线VII-VII'截取的示意性截面图。图8是沿图5的线VIII-VIII'截取的示意性截面图。图6和图8图示了根据实施例的穿过像素限定层PDL的第一重叠区域OA1的截面。
参考图5至图8，像素限定层PDL可以包括与阳极电极ANO间隔开并且面对阳极电极ANO的至少一个区域。封装层ENL的区域或部分可以插入于在其中像素限定层PDL和阳极电极ANO彼此间隔开并且彼此面对的区域(间隔区域GAP)中。
例如，像素限定层PDL可以包括在厚度方向(第三方向DR3)上与阳极电极ANO重叠的重叠区域OA以及与阳极电极ANO不重叠的非重叠区域NOA。重叠区域OA可以包括第一重叠区域OA1和第二重叠区域OA2。第一重叠区域OA1和第二重叠区域OA2可以在厚度方向(第三方向DR3)上彼此不重叠。像素限定层PDL的第一重叠区域OA1和第二重叠区域OA2可以互为一体，并且像素限定层PDL的重叠区域OA和非重叠区域NOA可以互为一体，但是本公开不限于此。
在第一重叠区域OA1中，像素限定层PDL可以在厚度方向(第三方向DR3)上与阳极电极ANO间隔开。例如，在第一重叠区域OA1中，像素限定层PDL可以在厚度方向(第三方向DR3)上与阳极电极ANO物理地间隔开。在第二重叠区域OA2中，像素限定层PDL可以接触或直接接触阳极电极ANO。例如，在第二重叠区域OA2中，像素限定层PDL可以不与阳极电极ANO物理地间隔开。
像素限定层PDL可以进一步包括在平面图中暴露阳极电极ANO的开口OP。开口OP可以在厚度方向上贯穿像素限定层PDL，并且可以由像素限定层PDL限定。
尽管不限于此，但是第一重叠区域OA1和第二重叠区域OA2可以被提供，并且在平面图中，第一重叠区域OA1和第二重叠区域OA2可以在暴露阳极电极ANO的开口OP外部沿开口OP的边缘重复。例如，在平面图中，第一重叠区域OA1可以位于或被设置在开口OP的在第一方向DR1上的一侧和另一侧以及开口OP的在第二方向DR2上的一侧和另一侧，并且第二重叠区域OA2可以位于或被设置在彼此邻近的第一重叠区域OA1之间。在平面图中，第一重叠区域OA1和第二重叠区域OA2可以沿开口OP的边缘交替地布置或设置。然而，本公开不限于此，并且第一重叠区域OA1和第二重叠区域OA2中的至少一个可以被提供为单个重叠区域。
在第一重叠区域OA1中，封装层ENL可以插入在像素限定层PDL与阳极电极ANO之间。换句话说，在第一重叠区域OA1中，封装层ENL的第一封装膜EN1和第二封装膜EN2可以插入在像素限定层PDL与阳极电极ANO之间。
像素限定层PDL可以包括基底部分BS和间隔部分GP。基底部分BS可以被设置在非重叠区域NOA中，并且间隔部分GP的至少一个区域可以被设置在重叠区域OA中。像素限定层PDL的基底部分BS可以接触或直接接触设置有像素限定层PDL的层。在平面图中，基底部分BS可以围绕阳极电极ANO。像素限定层PDL的间隔部分GP可以在厚度方向(第三方向DR3)上与设置有像素限定层PDL的层间隔开。
例如，在像素限定层PDL被设置在第四绝缘层IL4上的情况下，基底部分BS可以被设置在第四绝缘层IL4上，并且可以接触或直接接触第四绝缘层IL4。在像素限定层PDL被设置在第四绝缘层IL4上的情况下，间隔部分GP可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开。此外，间隔部分GP的至少一个区域可以与阳极电极ANO间隔开。
基底部分BS可以包括第一基底部分BS1和第二基底部分BS2。第一基底部分BS1和第二基底部分BS2可以与阳极电极ANO间隔开。第一基底部分BS1和第二基底部分BS2可以与阳极电极ANO不重叠。第二基底部分BS2可以被设置成比第一基底部分BS1更靠近阳极电极ANO。在平面图中，第二基底部分BS2与第一基底部分BS1相比可以朝向阳极电极ANO更突出。
在平面图中，第一基底部分BS1和阳极电极ANO可以彼此间隔开，并且在平面图中，第二基底部分BS2和阳极电极ANO可以彼此不间隔开。然而，本公开不限于此，并且第二基底部分BS2和阳极电极ANO可以在平面图中彼此间隔开。在平面图中，第二基底部分BS2和阳极电极ANO之间的宽度可以小于第一基底部分BS1与阳极电极ANO之间的宽度。
第一基底部分BS1、第二基底部分BS2和阳极电极ANO可以位于或被设置在同一层上，并且第一基底部分BS1和第二基底部分BS2可以在与厚度方向(第三方向DR3)垂直的方向上与阳极电极ANO间隔开。例如，第一基底部分BS1和第二基底部分BS2可以被设置在阳极电极ANO和第四绝缘层IL4上，并且可以在第一方向DR1和第二方向DR2中的任一方向上彼此间隔开。第一基底部分BS1和第二基底部分BS2可以在一方向(例如，第一方向DR1)或第二方向DR2上彼此间隔开并且彼此面对。
第一基底部分BS1可以包括表面BS1a以及作为与表面BS1a相对的表面的另一表面BS1c。第二基底部分BS2可以包括表面BS2a以及作为与表面BS2a相对的表面的另一表面BS2c。表面BS1a和BS2a中的每个可以指位于或设置在截面图的上侧的上表面，并且另一表面BS1c和BS2c中的每个可以指位于或设置在截面图的下侧的下表面，但是本公开不限于此。此外，相同的内容可以应用于下面要描述的表面和另一表面。
像素限定层PDL的间隔部分GP可以从像素限定层PDL的基底部分BS突出，并且可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开。换句话说，间隔部分GP可以从基底部分BS朝向阳极电极ANO突出，并且可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开。间隔部分GP的厚度可以小于基底部分BS的厚度，但是本公开不限于此。这里，间隔部分GP的厚度和基底部分BS的厚度中的每个可以指平均厚度。
间隔部分GP可以包括第一间隔部分GP1和第二间隔部分GP2。第一间隔部分GP1可以从第一基底部分BS1突出，并且第二间隔部分GP2可以从第二基底部分BS2突出。尽管不限于此，但是第一间隔部分GP1和第二间隔部分GP2可以被提供，并且第一间隔部分GP1和第二间隔部分GP2可以在暴露阳极电极ANO的开口OP外部沿开口OP的边缘重复。例如，第一间隔部分GP1可以位于或被设置在开口OP的在第一方向DR1上的一侧和另一侧以及开口OP的在第二方向DR2上的一侧和另一侧，并且第二间隔部分GP2可以位于或被设置在彼此邻近的第一间隔部分GP1之间。第一间隔部分GP1和第二间隔部分GP2可以沿开口OP的边缘交替地布置或设置。然而，本公开不限于此，并且第一间隔部分GP1和第二间隔部分GP2中的至少一个可以被提供为单个间隔部分。
第一间隔部分GP1不仅可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开，而且可以在厚度方向(第三方向DR3)上与阳极电极ANO间隔开。第一间隔部分GP1的至少一部分可以在厚度方向(第三方向DR3)上与阳极电极ANO重叠，并且可以在厚度方向(第三方向DR3)上与阳极电极ANO间隔开。第一间隔部分GP1和第二间隔部分GP2可以互为一体，但是本公开不限于此。
例如，第一间隔部分GP1可以包括从第一基底部分BS1突出的第一区GP11和从第一区GP11突出的第二区GP12。第一间隔部分GP1的第一区GP11可以被设置在非重叠区域NOA中，并且第一间隔部分GP1的第二区GP12的至少一部分可以被设置在重叠区域OA中。
第一间隔部分GP1的第一区GP11可以从第一基底部分BS1的上侧朝向阳极电极ANO突出。第一间隔部分GP1的第一区GP11可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开。第一间隔部分GP1的第一区GP11的厚度可以小于第一基底部分BS1的厚度。
第一间隔部分GP1的第一区GP11可以包括表面GP11a、与表面GP11a相对的另一表面GP11c以及从另一表面GP11c弯曲并延伸的第一侧表面GP11b和第二侧表面GP11d。第一侧表面GP11b和第二侧表面GP11d可以在不同的方向上延伸。第一侧表面GP11b和第二侧表面GP11d可以分别位于或被设置在另一表面GP11c的在厚度方向(第三方向DR3)上的一侧和另一侧。第一间隔部分GP1的第一区GP11的表面GP11a可以从第一基底部分BS1的表面BS1a延伸。第一间隔部分GP1的第二侧表面GP11d可以从第一基底部分BS1的另一表面BS1c延伸，并且可以将第一基底部分BS1的另一表面BS1c连接到第一间隔部分GP1的第一区GP11的另一表面GP11c。
第一间隔部分GP1的第二区GP12可以从第一间隔部分GP1的第一区GP11的上侧朝向阳极电极ANO突出。第一间隔部分GP1的第二区GP12的至少一部分可以在厚度方向(第三方向DR3)上与阳极电极ANO重叠，并且可以在厚度方向(第三方向DR3)上与阳极电极ANO间隔开。第一间隔部分GP1的第二区GP12的至少一部分可以被设置在第一重叠区域OA1中。
第一间隔部分GP1的第二区GP12可以包括表面GP12a、与表面GP12a相对的另一表面GP12c以及从表面GP12a和另一表面GP12c弯曲并延伸的侧表面GP12b。第一间隔部分GP1的第二区GP12的表面GP12a可以从第一区GP11的表面GP11a延伸，并且第一间隔部分GP1的第二区GP12的另一表面GP12c可以从第一区GP11的第一侧表面GP11b延伸。第二区GP12的侧表面GP12b可以连接第二区GP12的表面GP12a和另一表面GP12c。第一基底部分BS1的表面BS1a、第一间隔部分GP1的第一区GP11的表面GP11a以及第一间隔部分GP1的第二区GP12的表面GP12a可以位于或被设置在同一平面上，但是本公开不限于此。
显示装置1(参见图1)可以进一步包括分隔空间。在间隔区域GAP中，像素限定层PDL和阳极电极ANO可以彼此间隔开并且彼此面对。例如，间隔部分GP可以指在其中第一间隔部分GP1和阳极电极ANO彼此间隔开并且彼此面对的空间以及在其中第一基底部分BS1和阳极电极ANO彼此间隔开并且彼此面对的空间中的至少一个。
例如，在间隔区域GAP中，第一间隔部分GP1的第一区GP11的第二侧表面GP11d和阳极电极ANO的侧表面ANOb可以彼此面对，并且第一间隔部分GP1的第一区GP11的第一侧表面GP11b和阳极电极ANO的侧表面ANOb可以彼此面对。第一间隔部分GP1的第二区GP12的另一表面GP12c可以面对阳极电极ANO的表面ANOa。然而，本公开不限于此，并且在第一重叠区域OA1中，第一间隔部分GP1的第二区GP12的另一表面GP12c可以面对阳极电极ANO的表面ANOa，并且在非重叠区域NOA中，第一间隔部分GP1的第二区GP12的另一表面GP12c可以面对第四绝缘层IL4的表面IL4a。在非重叠区域NOA中，第一间隔部分GP1的第一区GP11的另一表面GP11c可以面对第四绝缘层IL4的表面IL4a。
从第一基底部分BS1突出的第一间隔部分GP1的突出长度PRT可以在大约100nm至大约1000nm的范围内，或者可以在大约10nm至大约5000nm的范围内，但是不限于此。在第一间隔部分GP1的突出长度PRT大于大约5000nm的情况下，第一间隔部分GP1可能不容易形成，或者即使形成了第一间隔部分GP1，第一间隔部分GP1的形状也可能不被保持。此外，在第一间隔部分GP1的突出长度PRT小于大约10nm的情况下，下面要描述的封装层ENL的粘合性的改善程度可能不显著。
由于第一间隔部分GP1在厚度方向(第三方向DR3)上与第四绝缘层IL4和阳极电极ANO间隔开，因此设置在阳极电极ANO上的发光层EML和设置在像素限定层PDL上的发光层EML可以在至少一些区域或多个区域中彼此间隔开。在图6的截面图中，发光层EML的设置在阳极电极ANO上的第一部分和发光层EML的设置在像素限定层PDL的第一间隔部分GP1上的第二部分可以彼此不连续地间隔开。然而，设置在阳极电极ANO上的发光层EML可以连接或延伸到设置在第二间隔部分GP2上的发光层EML。设置在第二间隔部分GP2上的发光层EML可以连接或延伸到设置在第一间隔部分GP1上的发光层EML。例如，设置在第一间隔部分GP1上的发光层EML和设置在阳极电极ANO上的发光层EML可以彼此间隔开，但是可以通过设置在第二间隔部分GP2上的发光层EML彼此连接或延伸。
由于第一间隔部分GP1在厚度方向(第三方向DR3)上与第四绝缘层IL4和阳极电极ANO间隔开，因此设置在阳极电极ANO上的阴极电极CAT和设置在像素限定层PDL上的阴极电极CAT可以在至少一些区域或多个区域中彼此间隔开。在图6的截面图中，阴极电极CAT的设置在阳极电极ANO上的第一部分和阴极电极CAT的设置在像素限定层PDL的第一间隔部分GP1上的第二部分可以彼此不连续地间隔开。然而，设置在阳极电极ANO上的阴极电极CAT可以连接或延伸到设置在第二间隔部分GP2上的阴极电极CAT。设置在第二间隔部分GP2上的阴极电极CAT可以连接或延伸到设置在第一间隔部分GP1上的阴极电极CAT。例如，设置在第一间隔部分GP1上的阴极电极CAT和设置在阳极电极ANO上的阴极电极CAT可以彼此间隔开，但是可以通过设置在第二间隔部分GP2上的阴极电极CAT彼此连接或延伸。
例如，即使在像素限定层PDL可以包括第一间隔部分GP1的情况下，设置在第一间隔部分GP1上的发光层EML也可以通过设置在第二间隔部分GP2上的发光层EML连接或延伸到设置在阳极电极ANO上的发光层EML。此外，即使在像素限定层PDL可以包括第一间隔部分GP1的情况下，设置在第一间隔部分GP1上的阴极电极CAT也可以通过设置在第二间隔部分GP2上的阴极电极CAT连接或延伸到设置在阳极电极ANO上的阴极电极CAT。因此，即使在像素限定层PDL可以包括第一间隔部分GP1的情况下，发光层EML也可以容易地发光。
由于第一间隔部分GP1在厚度方向(第三方向DR3)上与第四绝缘层IL4和阳极电极ANO间隔开，因此封装层ENL可以插入在第一间隔部分GP1与第四绝缘层IL4之间以及第一间隔部分GP1与阳极电极ANO之间。例如，封装层ENL的第一封装膜EN1和第二封装膜EN2可以插入在第一间隔部分GP1与第四绝缘层IL4之间和/或第一间隔部分GP1与阳极电极ANO之间。
插入在第一间隔部分GP1与第四绝缘层IL4之间和/或第一间隔部分GP1与阳极电极ANO之间的封装层ENL可以接触或直接接触阳极电极ANO的表面ANOa和侧表面ANOb，并且可以覆盖阳极电极ANO的表面ANOa和侧表面ANOb或者与阳极电极ANO的表面ANOa和侧表面ANOb重叠。此外，封装层ENL可以接触或直接接触第四绝缘层IL4，并且可以覆盖第四绝缘层IL4或与第四绝缘层IL4重叠。
例如，在间隔区域GAP中，第一封装膜EN1可以被设置在第一间隔部分GP1的第二区GP12的侧表面GP12b和另一表面GP12c、第一间隔部分GP1的第一区GP11的第一侧表面GP11b和另一表面GP11c、第一间隔部分GP1的第一区GP11的第二侧表面GP11d、第四绝缘层IL4的表面IL4a以及阳极电极ANO的侧表面ANOb和表面ANOa上，并且第一封装膜EN1可以被连续设置在其上。此外，第一封装膜EN1甚至可以与设置在间隔区域GAP中的第一封装膜EN1接连地或连续地被设置在间隔区域GAP外部。例如，第一封装膜EN1可以与设置在间隔区域GAP中的第一封装膜EN1接连地或连续地被设置在阴极电极CAT上，并且可以被设置在被设置在像素限定层PDL上的发光层EML上。
在间隔区域GAP中，设置在像素限定层PDL的表面(例如，第一间隔部分GP1的第二区GP12的侧表面GP12b和另一表面GP12c以及第一间隔部分GP1的第一区GP11的第一侧表面GP11b、第二侧表面GP11d和另一表面GP11c)上的第一封装膜EN1可以与设置在阳极电极ANO的表面(例如，阳极电极ANO的侧表面ANOb和表面ANOa)上的第一封装膜EN1间隔开并且面对设置在阳极电极ANO的表面上的第一封装膜EN1。第二封装膜EN2可以填充设置在像素限定层PDL的表面上的第一封装膜EN1与设置在阳极电极ANO的表面上的第一封装膜EN1之间的空间。
在封装层ENL插入在间隔区域GAP中的情况下，在穿过第一重叠区域OA1的截面图(例如图6和图8)中，第一封装膜EN1、第二封装膜EN2和第一封装膜EN1可以在厚度方向(第三方向DR3)上顺序地堆叠在间隔区域GAP的至少一部分中。
换句话说，在以上截面图中，在其中第一间隔部分GP1和第四绝缘层IL4在厚度方向(第三方向DR3)上彼此间隔开的区域中，第一封装膜EN1、第二封装膜EN2和第一封装膜EN1可以彼此顺序地堆叠在第四绝缘层IL4上，并且第一间隔部分GP1可以被设置在被放置在第二封装膜EN2上的第一封装膜EN1上。此外，第二封装膜EN2可以被设置在第一封装膜EN1之间，并且设置在第二封装膜EN2上以及第二封装膜EN2之下或下方的第一封装膜EN1可以互为一体。
此外，在以上截面图中，在第一重叠区域OA1中，第一封装膜EN1、第二封装膜EN2和第一封装膜EN1可以彼此顺序地堆叠在阳极电极ANO上，并且第一间隔部分GP1可以被设置在被放置在第二封装膜EN2上的第一封装膜EN1上。
尽管不限于此，但是第一封装层EN1的设置在间隔区域GAP中的部分的厚度可以小于第一封装层EN1的设置在间隔区域GAP外部并被暴露的部分的厚度。这里，厚度可以指每个部分的平均厚度。
当封装层ENL被设置在第一间隔部分GP1与第四绝缘层IL4之间和/或第一间隔部分GP1与阳极电极ANO之间时，可以提高封装层ENL的粘合力(或剥离力或脱离力)。例如，封装层ENL的粘合力可以在大约15gf/英寸至大约200gf/英寸的范围内，或在大约20gf/英寸至大约40gf/英寸的范围内，但是不限于此。
图9是图示根据实施例的封装层的根据是否设置第一间隔部分的粘合力的曲线图。如图9中图示的，X轴表示剥离或脱离长度(mm)，并且Y轴表示粘合力(gf/英寸)。这里，封装层ENL的粘合力可以指封装层ENL与在封装层ENL之下的部件之间的粘合力。换句话说，封装层ENL的粘合力可以指封装层ENL与设置在封装层ENL之下或下方的部件(诸如像素限定层PDL和阴极电极CAT)之间的粘合力。
进一步参考图9，曲线A图示了在不设置第一间隔部分GP1的情况下封装层ENL的粘合力，曲线B图示了设置第一间隔部分GP1并且第一间隔部分GP1的突出长度PRT为大约591.9nm的情况，并且曲线C图示了设置第一间隔部分GP1并且第一间隔部分GP1的突出长度PRT为大约924.0nm的情况。在曲线B和曲线C中，封装层ENL可以被设置在第一间隔部分GP1与阳极电极ANO之间和/或第一间隔部分GP1与第四绝缘层IL4之间。
可以看出，在曲线A中封装层ENL的平均粘合力为大约10gf/英寸，在曲线B中封装层ENL的平均粘合力为大约32gf/英寸，并且在曲线C中封装层ENL的平均粘合力为大约30gf/英寸。因此，可以看出，在设置第一间隔部分GP1的情况下(曲线B和曲线C)，封装层ENL的粘合力大于在不设置第一间隔部分GP1的情况下(曲线A)的封装层ENL的粘合力。
因此，由于像素限定层PDL可以包括第一间隔部分GP1并且封装层ENL被设置在第一间隔部分GP1与第四绝缘层IL4之间和/或第一间隔部分GP1与阳极电极ANO之间，因此可以提高封装层ENL的粘合力(或剥离力或脱离力)。
由于提高了封装层ENL的粘合力，因此可以提高显示装置1的可靠性。例如，当显示装置1的保护层WDL附接到显示面板10上并且覆盖保护层WDL或与保护层WDL重叠的离型纸从保护层WDL剥离或脱离时，能够抑制或防止诸如封装层ENL的剥离或脱离的缺陷。此外，在显示装置1是可以被弯曲、折叠或卷曲的柔性显示装置的情况下，即使显示装置1被重复弯曲、折叠或卷曲，也可以抑制或防止在封装层ENL中可能发生的诸如褶皱和裂缝的缺陷。此外，由于第一间隔部分GP1被设置在阳极电极ANO周围，可以在保持高分辨率结构的同时提高封装层ENL的粘合力。
再次参考图5至图8，第二间隔部分GP2可以在厚度方向(第三方向DR3)上与第四绝缘层IL4间隔开，并且可以在厚度方向(第三方向DR3)上与阳极电极ANO重叠。第二间隔部分GP2可以接触或直接接触阳极电极ANO。第二间隔部分GP2可以接触或直接接触阳极电极ANO的上表面。第二间隔部分GP2的至少一部分可以被设置在第二重叠区域OA2中。
第二间隔部分GP2可以包括表面GP2a、与表面GP2a相对的另一表面GP2c以及从另一表面GP2c弯曲并延伸的第一侧表面GP2b和第二侧表面GP2d。第一侧表面GP2b和第二侧表面GP2d可以从另一表面GP2c在不同方向上延伸。第一侧表面GP2b和第二侧表面GP2d可以分别位于或被设置在另一表面GP2c的在厚度方向(第三方向DR3)上的一侧和另一侧。第二间隔部分GP2的第一侧表面GP2b可以将第二间隔部分GP2的表面GP2a连接到第二间隔部分GP2的另一表面GP2c。第二间隔部分GP2的表面GP2a可以从第二基底部分BS2的表面BS2a延伸。第二间隔部分GP2的第二侧表面GP2d可以从第二基底部分BS2的另一表面BS2c延伸。第二间隔部分GP2的第二侧表面GP2d可以将第二基底部分BS2的另一表面BS2c连接到第二间隔部分GP2的另一表面GP2c。第二基底部分BS2的表面BS2a和第二间隔部分GP2的表面GP2a可以位于或被设置在同一平面上，但是本公开不限于此。
第二间隔部分GP2可以接触或直接接触阳极电极ANO。例如，第二间隔部分GP2的另一表面GP2c可以接触或直接接触阳极电极ANO的表面ANOa，并且第二间隔部分GP2的第二侧表面GP2d可以接触或直接接触阳极电极ANO的侧表面ANOb。封装层ENL可以不被设置在第二间隔部分GP2与阳极电极ANO之间。
阳极电极ANO可以包括表面ANOa、与表面ANOa相对的另一表面ANOc以及将表面ANOa连接到另一表面ANOc的侧表面ANOb。阳极电极ANO可以包括可以彼此顺序地堆叠的第一堆叠导电层ST1、第二堆叠导电层ST2和第三堆叠导电层ST3。第三堆叠导电层ST3和阳极电极ANO的表面ANOa可以具有基本相同的表面粗糙度。
尽管不限于此，但是阳极电极ANO的表面ANOa的表面粗糙度(或第三堆叠导电层ST3的表面粗糙度)可以在大于大约1.98nm且小于或等于大约5nm的范围内，或者在大于或等于大约1.5nm且小于或等于大约10nm的范围内。表面粗糙度可以通过原子力显微镜(AFM)分析来测量，但是本公开不限于此。此外，测量的表面粗糙度值可以是均方根(RMS)值。RMS值是表面粗糙度曲线的中心线的两侧上的绝对值的平均值，RMS值被表示为表面粗糙度曲线的值的均方的平方根。
阳极电极ANO的表面ANOa的表面粗糙度可以在形成和移除以下要描述的牺牲图案SFP(参见图10至图13)的工艺期间被改变。例如，阳极电极ANO的表面ANOa的表面粗糙度可以在形成和移除牺牲图案SFP(参见图10至图13)的工艺期间增大。下面将描述其细节。
尽管不限于此，但是随着阳极电极ANO的表面ANOa的表面粗糙度增大，阳极电极ANO的表面ANOa的表面粗糙度可以大于阳极电极ANO的另一表面ANOc的表面粗糙度(第一堆叠导电层ST1的表面粗糙度)。
第一堆叠导电层ST1、第二堆叠导电层ST2和第三堆叠导电层ST3可以包括彼此不同的材料。第一堆叠导电层ST1和第三堆叠导电层ST3可以包括非晶氧化铟锡(ITO)，并且第二堆叠导电层ST2可以包括银(Ag)。此外，第三堆叠导电层ST3可以进一步包括多晶ITO。在第三堆叠导电层ST3可以包括非晶ITO的情况下，第三堆叠导电层ST3的一部分可以通过以下要描述的牺牲图案SFP(参见图10至图13)被结晶。下面将描述其细节。
在下文中，将参考图10至图16描述根据实施例的制造显示装置的方法。
图10是图示根据实施例的制造显示装置的方法的示意性平面图。图11是沿图10的线XI-XI'截取的示意性截面图。图10是根据实施例的显示装置1(参见图1)的阳极电极ANO的外围的示意性放大图。
首先，参考图10和图11，牺牲图案SFP可以形成在阳极电极ANO上。例如，阳极电极ANO可以被设置在第四绝缘层IL4上，并且牺牲图案SFP可以被设置在阳极电极ANO上。牺牲图案SFP可以被设置在阳极电极ANO的上表面和侧表面上，并且可以覆盖阳极电极ANO的上表面和侧表面或者与阳极电极ANO的上表面和侧表面重叠。牺牲图案SFP可以被设置在阳极电极ANO的上表面的一部分和阳极电极ANO的侧表面的一部分上，并且可以覆盖阳极电极ANO的上表面的一部分和阳极电极ANO的侧表面的一部分或者与阳极电极ANO的上表面的一部分和阳极电极ANO的侧表面的一部分重叠。此外，牺牲图案SFP可以接触或直接接触在其上设置有阳极电极ANO的第四绝缘层IL4。
尽管不限于此，但是牺牲图案SFP可以不被设置于在其中形成有第二基底部分BS2(参见图5)和第二间隔部分GP2(参见图5)的区域中。因此，第二基底部分BS2(参见图5)和第二间隔部分GP2(参见图5)可以接触或直接接触阳极电极ANO。
牺牲图案SFP可以包括氧化铟锌(IZO)，但是牺牲图案SFP的材料不限于此。牺牲图案SFP可以通过使用用于牺牲图案SFP的层覆盖阳极电极ANO或与阳极电极ANO重叠以在第四绝缘层IL4的整个区域上形成用于牺牲图案SFP的层并对用于牺牲图案SFP的层进行图案化来形成。
在牺牲图案SFP可以包括IZO并且阳极电极ANO的第三堆叠导电层ST3可以包括非晶ITO的情况下，由于牺牲图案SFP形成在阳极电极ANO上，因此第三堆叠导电层ST3的非晶ITO可以通过牺牲图案SFP的IZO被结晶。因此，第三堆叠导电层ST3可以包括非晶ITO和多晶ITO。然而，本公开不限于此，并且在第三堆叠导电层ST3的整个区域结晶的情况下，第三堆叠导电层ST3可以包含多晶ITO，并且可以不包含非晶ITO。
图12是图示根据实施例的制造显示装置的方法的示意性平面图。图13是沿图12的线XIII-XIII'截取的示意性截面图。图12是根据实施例的显示装置1的阳极电极ANO的外围的示意性放大图。
参考图12和图13，像素限定层PDL可以被设置在第四绝缘层IL4上，以覆盖阳极电极ANO和牺牲图案SFP或者与阳极电极ANO和牺牲图案SFP重叠。
例如，像素限定层PDL可以覆盖阳极电极ANO和牺牲图案SFP或者与阳极电极ANO和牺牲图案SFP重叠，并且可以被设置在第四绝缘层IL4的整个区域上。像素限定层PDL可以包括暴露牺牲图案SFP的开口OP。由开口OP暴露的牺牲图案SFP可以在厚度方向(第三方向DR3)上与在牺牲图案SFP之下的阳极电极ANO重叠。尽管以下将描述，但是牺牲图案SFP可以被移除，并且像素限定层PDL的开口OP可以暴露阳极电极ANO。
形成在牺牲图案SFP上的像素限定层PDL可以共形地形成在牺牲图案SFP上，以反映在牺牲图案SFP之下的牺牲图案SFP的台阶。因此，可以形成包括第一基底部分BS1和第二基底部分BS2的基底部分BS以及包括第一间隔部分GP1和第二间隔部分GP2的间隔部分GP。此外，像素限定层PDL和阳极电极ANO可以在厚度方向(第三方向DR3)上彼此重叠，并且可以形成包括第一重叠区域OA1和第二重叠区域OA2的重叠区域OA。
图14至图16是图示根据实施例的制造显示装置的方法的示意性截面图。
随后，参考图14，牺牲图案SFP可以被移除。设置在像素限定层PDL与第四绝缘层IL4之间的牺牲图案SFP和设置在像素限定层PDL与阳极电极ANO之间的牺牲图案SFP以及由像素限定层PDL的开口OP暴露的牺牲图案SFP可以一起被移除。当牺牲图案SFP被移除时，间隔区域GAP可以形成在像素限定层PDL与阳极电极ANO之间和/或像素限定层PDL与第四绝缘层IL4之间，并且像素限定层PDL的开口OP可以暴露阳极电极ANO。
牺牲图案SFP可以通过湿法刻蚀被移除，但是本公开不限于此。在牺牲图案SFP通过湿法刻蚀被移除的情况下，不仅可以更容易地移除由像素限定层PDL的开口OP暴露的牺牲图案SFP，而且可以更容易地移除由像素限定层PDL覆盖或与像素限定层PDL重叠的牺牲图案SFP。
在形成和移除牺牲图案SFP的工艺中，阳极电极ANO的被暴露的上表面的表面粗糙度可以增大。尽管不限于此，但是在设置在阳极电极ANO上的牺牲图案SFP与阳极电极ANO的上表面之间发生化学反应，或者在阳极电极ANO的上表面与用于移除牺牲图案SFP的刻蚀剂之间发生化学反应，并且因此阳极电极ANO的上表面的表面粗糙度可以增大。通过示例的方式，阳极电极ANO的上表面的一部分可以通过用于移除牺牲图案SFP的刻蚀剂被刻蚀，并且因此阳极电极ANO的上表面的表面粗糙度可以增大。
随后，参考图15，可以形成发光层EML和阴极电极CAT。
例如，发光层EML可以被设置在阳极电极ANO上。发光层EML可以被设置在由像素限定层PDL的开口OP暴露的阳极电极ANO上。发光层EML可以被设置在像素限定层PDL以及阳极电极ANO上。阳极电极ANO和第一间隔部分GP1可以在厚度方向(第三方向DR3)上彼此间隔开，并且因此，设置在第一间隔部分GP1上的发光层EML和设置在阳极电极ANO上的发光层EML可以在至少一些区域或多个区域中彼此间隔开。例如，彼此隔开的区域可以位于或被设置在被设置在第一间隔部分GP1上的发光层EML与设置在阳极电极ANO上的发光层EML之间。
阴极电极CAT可以覆盖发光层EML或与发光层EML重叠，并且可以被设置在像素限定层PDL的整个区域上。设置在第一间隔部分GP1上的阴极电极CAT和设置在阳极电极ANO上的阴极电极CAT可以在至少一些区域或多个区域中彼此间隔开。例如，彼此隔开的区域可以位于或被设置在被设置在第一间隔部分GP1上的阴极电极CAT与设置在阳极电极ANO上的阴极电极CAT之间。
随后，参考图16，封装层ENL可以形成在阴极电极CAT上。
例如，封装层ENL可以形成在阴极电极CAT的整个区域上。封装层ENL可以插入在第一间隔部分GP1与阳极电极ANO之间和/或第一间隔部分GP1与第四绝缘层IL4之间。在封装层ENL插入在第一间隔部分GP1与第四绝缘层IL4之间的情况下，封装层ENL可以接触或直接接触第四绝缘层IL4。
封装层ENL的第一封装膜EN1可以被设置在阴极电极CAT的上表面和侧表面上。第一封装膜EN1可以被设置在第一间隔部分GP1的第二区GP12的侧表面GP12b、第一间隔部分GP1的第二区GP12的另一表面GP12c、第一间隔部分GP1的第一区GP11的第一侧表面GP11b、第一间隔部分GP1的第一区GP11的另一表面GP11c、第一间隔部分GP1的第一区GP11的第二侧表面GP11d、阳极电极ANO的表面ANOa、阳极电极ANO的侧表面ANOb和第四绝缘层IL4的上表面上。
第二封装膜EN2可以被设置在第一封装膜EN1上。因此，第一封装膜EN1可以被设置在第一间隔部分GP1与阳极电极ANO之间和/或第一间隔部分GP1与第四绝缘层IL4之间的第二封装膜EN2上以及之下或下方。换句话说，第二封装膜EN2可以被设置于在厚度方向(第三方向DR3)上在第一间隔部分GP1与阳极电极ANO之间和/或第一间隔部分GP1与第四绝缘层IL4之间的第一封装膜EN1之间。
当形成牺牲图案SFP时，像素限定层PDL可以形成在牺牲图案SFP上，并且牺牲图案SFP可以被移除，像素限定层PDL以及阳极电极ANO和第四绝缘层IL4中的至少一个可以在厚度方向(第三方向DR3)上彼此间隔开。封装层ENL可以形成在分隔空间中，并且因此，可以提高封装层ENL到在封装层ENL之下的部件的粘合力。
在下文中，将描述显示装置的其他实施例。在下面的实施例中，与先前描述的实施例的部件相同的部件的描述将被省略或简化，并且将描述它们之间的不同之处。
图17是根据另一实施例的显示装置的示意性截面图。图17是根据实施例的显示装置1_1的阳极电极ANO周围的示意性截面图。
参考图17，根据实施例的显示装置1_1与图6的实施例的显示装置1的不同之处可以在于，显示装置1_1的像素限定层PDL的第一基底部分BS1_1接触或直接接触阳极电极ANO。第一基底部分BS1_1可以包括相对表面BS1c_1和BS1a_1。
例如，根据本实施例的第一间隔部分GP1_1可以接触或直接接触阳极电极ANO的侧表面ANOb。第一间隔部分GP1_1可以包括表面GP1a_1、与表面GP1a_1相对的另一表面GP1c_1以及从另一表面GP1c_1弯曲并延伸的第一侧表面GP1b_1和第二侧表面GP1d_1。第一间隔部分GP1_1的第二侧表面GP1d_1可以接触或直接接触阳极电极ANO的侧表面ANOb。
第一间隔部分GP1_1可以从第一基底部分BS1_1朝向阳极电极ANO突出。第一间隔部分GP1_1可以在厚度方向(第三方向DR3)上与阳极电极ANO重叠，并且可以在厚度方向(第三方向DR3)上与阳极电极ANO间隔开。第一重叠区域OA1可以位于或被设置于在其中第一间隔部分GP1_1与阳极电极ANO重叠的区域中。
在第一重叠区域OA1中，封装层ENL可以被设置在第一间隔部分GP1_1与阳极电极ANO之间。封装层ENL的第一封装膜EN1和第二封装膜EN2可以被设置在第一间隔部分GP1_1与阳极电极ANO之间。
即使在此情况下，封装层ENL也可以被设置在第一间隔部分GP1_1与阳极电极ANO之间，并且可以提高封装层ENL的粘合力，使得显示装置1_1的可靠性可以提高。此外，由于第一基底部分BS1_1接触或直接接触阳极电极ANO，并且第一间隔部分GP1_1从第一基底部分BS1_1突出，因此可以更容易地形成第一间隔部分GP1_1。
图18是根据实施例的显示装置的示意性截面图。图18是根据实施例的显示装置1_2的阳极电极ANO周围的示意性截面图。
参考图18，根据实施例的显示装置1_2与图6的实施例的显示装置1的不同之处可以在于，显示装置1_2进一步包括虚设图案DM_2。虚设图案DM_2可以在厚度方向(第三方向DR3)上与第一间隔部分GP1重叠。虚设图案DM_2可以被设置在第一间隔部分GP1与第四绝缘层IL4之间。虚设图案DM_2可以被设置在第四绝缘层IL4上。虚设图案DM_2和牺牲图案SFP(参见图10至图13)可以包括相同的材料或相似的材料。在牺牲图案SFP(参见图10至图13)可以包括IZO的情况下，虚设图案DM_2可以包括IZO。虚设图案DM_2可以是在刻蚀牺牲图案SFP(参见图10至图13)的工艺中残留的残留物。
图18图示了虚设图案DM_2被设置在第四绝缘层IL4上，并且与第一间隔部分GP1的第一区GP11重叠，但是本公开不限于此。例如，虚设图案DM_2可以被设置在阳极电极ANO上，并且可以与第一间隔部分GP1的第二区GP12重叠。
即使在此情况下，封装层ENL也可以被设置在第一间隔部分GP1与阳极电极ANO之间以及第一间隔部分GP1与第四绝缘层IL4之间，并且可以提高封装层ENL的粘合力，使得显示装置1_2的可靠性可以提高。此外，即使牺牲图案SFP(参见图10至图13)未被完全移除，也可以提高封装层ENL的粘合力。
在详细描述的结语部分中，本领域的技术人员将领会，可以对实施例进行很多变形和修改，而基本不背离本公开的原理。因此，所公开的本公开的实施例仅用于一般性的和描述性的意义而非限制性目的。

Claims (24)

1.一种显示装置，包括：
第一电极，设置在基板上；
像素限定层，暴露所述第一电极的至少一部分并且被设置在所述基板上；
发光层，设置在所述第一电极上；
第二电极，设置在所述发光层上；以及
封装层，设置在所述第二电极上，其中
所述像素限定层包括与所述第一电极重叠的重叠区域以及与所述第一电极不重叠的非重叠区域，
所述重叠区域包括与所述第一电极间隔开并且面对所述第一电极的第一重叠区域，并且
所述封装层至少部分地被设置在所述第一重叠区域中的所述第一电极与所述像素限定层之间的空间中。
2.根据权利要求1所述的显示装置，其中，所述重叠区域进一步包括接触所述第一电极的第二重叠区域。
3.根据权利要求2所述的显示装置，其中，在平面图中，所述第一重叠区域和所述第二重叠区域被交替设置在所述第一电极的边缘附近。
4.根据权利要求3所述的显示装置，其中，
所述第一重叠区域和所述第二重叠区域互为一体，并且
所述重叠区域和所述非重叠区域互为一体。
5.根据权利要求1所述的显示装置，其中，在穿过所述第一重叠区域的至少一个截面中，所述第二电极包括：
第一部分，设置在所述像素限定层上；以及
第二部分，设置在所述第一电极上，并且
所述第一部分与所述第二部分不连续地间隔开。
6.根据权利要求1所述的显示装置，其中，
所述封装层包括第一封装膜和设置在所述第一封装膜上的第二封装膜，并且
在穿过所述第一重叠区域的至少一个截面中，所述第一封装膜沿暴露于所述第一重叠区域中的所述第一电极与所述像素限定层之间的所述空间的所述像素限定层和所述第一电极的表面连续地被设置。
7.根据权利要求6所述的显示装置，其中，
在穿过所述第一重叠区域的所述截面中，设置在所述像素限定层的所述表面上的所述第一封装膜和设置在所述第一电极的所述表面上的所述第一封装膜彼此间隔开并且彼此面对，并且
所述第二封装膜填充设置在所述像素限定层的所述表面上的所述第一封装膜与设置在所述第一电极的所述表面上的所述第一封装膜之间的空间。
8.根据权利要求7所述的显示装置，其中，
所述第一封装膜是无机膜，并且
所述第二封装膜是有机膜。
9.根据权利要求1所述的显示装置，进一步包括：
平坦化层，设置在所述基板上，并且所述像素限定层和所述第一电极设置在所述平坦化层上，
其中所述像素限定层和所述平坦化层在位于所述非重叠区域中的在所述第一重叠区域的一侧的空间中彼此间隔开。
10.根据权利要求9所述的显示装置，其中，所述封装层至少部分地被设置在位于所述非重叠区域中的在所述第一重叠区域的所述一侧的所述空间中。
11.根据权利要求10所述的显示装置，其中，所述封装层直接接触所述平坦化层。
12.根据权利要求1所述的显示装置，其中，所述封装层具有在20gf/英寸至40gf/英寸的范围内的剥离力。
13.根据权利要求1所述的显示装置，其中，所述第一电极的上表面具有在大于1.98nm且小于或等于5nm的范围内的表面粗糙度。
14.根据权利要求13所述的显示装置，其中，所述第一电极的所述上表面的所述表面粗糙度通过原子力显微镜来测量。
15.根据权利要求1至14中任一项所述的显示装置，其中，
所述第一电极包括顺序地堆叠的第一堆叠导电层、第二堆叠导电层和第三堆叠导电层，
所述第一堆叠导电层和所述第三堆叠导电层包括非晶氧化铟锡，
所述第二堆叠导电层包括银，并且
所述第三堆叠导电层进一步包括多晶氧化铟锡。
16.一种显示装置，包括：
第一电极，设置在基板上；
像素限定层，暴露所述第一电极，并且所述像素限定层包括：
基底部分，设置在所述基板上并且围绕所述第一电极；以及
间隔部分，从所述基底部分朝向所述第一电极突出并且与所述第一电极间隔开并且面对所述第一电极；
发光层，设置在所述第一电极上；
第二电极，设置在所述发光层上；以及
封装层，设置在所述第二电极上，
其中所述封装层至少部分地被设置在所述第一电极与所述像素限定层的所述间隔部分之间。
17.根据权利要求16所述的显示装置，其中，
所述像素限定层的所述间隔部分包括第一间隔部分和第二间隔部分，
所述第一间隔部分在厚度方向上与所述第一电极间隔开，并且
所述第二间隔部分直接接触所述第一电极。
18.根据权利要求17所述的显示装置，其中，所述封装层在所述厚度方向上被设置在所述第一间隔部分与所述第一电极之间，并且不被设置在所述第二间隔部分与所述第一电极之间。
19.根据权利要求18所述的显示装置，其中，所述第一间隔部分的厚度和所述第二间隔部分的厚度小于所述基底部分的厚度。
20.根据权利要求19所述的显示装置，其中，所述第一间隔部分的上表面和所述基底部分的上表面是共面的。
21.一种制造显示装置的方法，所述方法包括：
在基板上形成第一电极；
在所述第一电极上形成牺牲图案；
在所述牺牲图案上形成像素限定层；
移除所述牺牲图案；并且
在所述像素限定层上形成封装层，其中
所述像素限定层包括与所述第一电极重叠的重叠区域以及与所述第一电极不重叠的非重叠区域，
所述重叠区域包括与所述第一电极间隔开并且面对所述第一电极的第一重叠区域，并且
所述封装层至少部分地被设置在所述第一重叠区域中的所述第一电极与所述像素限定层之间的空间中。
22.根据权利要求21所述的方法，其中，所述牺牲图案的所述移除通过湿法刻蚀来执行。
23.根据权利要求21所述的方法，其中，所述重叠区域进一步包括接触所述第一电极的第二重叠区域。
24.根据权利要求21所述的方法，其中，所述第一电极的上表面的表面粗糙度通过原子力显微镜来测量。
CN202111318741.0A 2020-11-09 2021-11-09 显示装置和制造该显示装置的方法 Pending CN114464654A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0148323 2020-11-09
KR1020200148323A KR20220063774A (ko) 2020-11-09 2020-11-09 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN114464654A true CN114464654A (zh) 2022-05-10

Family

ID=78536089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111318741.0A Pending CN114464654A (zh) 2020-11-09 2021-11-09 显示装置和制造该显示装置的方法

Country Status (4)

Country Link
US (1) US11985863B2 (zh)
EP (1) EP4020578A3 (zh)
KR (1) KR20220063774A (zh)
CN (1) CN114464654A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000415A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236243B1 (ko) 2008-11-03 2013-02-28 엘지디스플레이 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR101699911B1 (ko) 2010-04-05 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101930030B1 (ko) 2012-07-30 2018-12-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102320515B1 (ko) 2014-11-12 2021-11-01 엘지디스플레이 주식회사 백색 유기전계발광 표시장치 및 그 제조방법
KR102387344B1 (ko) 2017-11-30 2022-04-15 엘지디스플레이 주식회사 유기발광 표시장치
KR102569690B1 (ko) 2017-12-11 2023-08-24 엘지디스플레이 주식회사 전계발광표시장치
KR102461360B1 (ko) 2017-12-15 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102537760B1 (ko) 2017-12-22 2023-05-31 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR102540734B1 (ko) 2018-02-01 2023-06-08 삼성디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR102248402B1 (ko) 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
KR20210106606A (ko) * 2020-02-20 2021-08-31 삼성디스플레이 주식회사 표시 장치
KR20210118313A (ko) * 2020-03-20 2021-09-30 삼성디스플레이 주식회사 표시 장치
KR20230085262A (ko) * 2021-12-06 2023-06-14 삼성디스플레이 주식회사 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000415A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20220063774A (ko) 2022-05-18
US20220149126A1 (en) 2022-05-12
US11985863B2 (en) 2024-05-14
EP4020578A3 (en) 2022-08-31
EP4020578A2 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
KR101908501B1 (ko) 터치 스크린 일체형 유기 발광 표시 장치 및 이의 제조 방법
US10824256B2 (en) Flexible display and method of manufacturing the same
US11217156B2 (en) Display panel including organic light-emitting elements and micro LEDs, manufacturing method thereof and display device
KR102637068B1 (ko) 표시 장치 및 이의 제조 방법
US11683951B2 (en) Display panel and display device
CN109213347B (zh) 可挠式面板以及可挠式面板的制造方法
US11355561B2 (en) Display device having reduced thickness, and method for fabricating the display device
CN109638061B (zh) 显示面板及其制造方法
CN111489647B (zh) 显示模组及其制造方法、显示装置
EP3790263A1 (en) Foldable display
KR20210024573A (ko) 블랙 매트릭스 기판 및 표시 장치
US9991469B2 (en) Display device
EP4020578A2 (en) Display device and method of manufacturing the same
US8049847B2 (en) Pixel structure of transflective liquid crystal display array substrate and method for fabricating the same
WO2015098192A1 (ja) 半導体装置及び表示装置
US20230292581A1 (en) Method of manufacturing display apparatus
KR20210149269A (ko) 표시장치 및 이의 제조 방법
CN116088234A (zh) 显示面板以及显示装置
CN113889505A (zh) 显示装置
US11917875B2 (en) Display device
TWI830424B (zh) 電子裝置
US20240179974A1 (en) Bending area structure of display apparatus and method of providing the same
US11849628B2 (en) Display panel, display apparatus, and method of manufacturing display apparatus
US20220231090A1 (en) Display device and method of manufacturing the same
US20230371345A1 (en) Display panel and method of manufacturing display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination