KR20230085262A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20230085262A
KR20230085262A KR1020210172893A KR20210172893A KR20230085262A KR 20230085262 A KR20230085262 A KR 20230085262A KR 1020210172893 A KR1020210172893 A KR 1020210172893A KR 20210172893 A KR20210172893 A KR 20210172893A KR 20230085262 A KR20230085262 A KR 20230085262A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
etch stop
insulating layer
pixel
Prior art date
Application number
KR1020210172893A
Other languages
English (en)
Inventor
정다운
최대원
배수빈
정유광
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210172893A priority Critical patent/KR20230085262A/ko
Priority to US17/860,206 priority patent/US20230180537A1/en
Priority to CN202211375377.6A priority patent/CN116249397A/zh
Publication of KR20230085262A publication Critical patent/KR20230085262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하며 상기 트랜지스터와 전기적으로 연결되어 있는 화소 전극, 상기 제1 절연층 또는 상기 제2 절연층 위에 위치하는 식각 정지층, 제2 절연층 위에 위치하며 상기 식각 정지층과 중첩하는 개구를 가진 화소 정의층, 그리고 상기 화소 전극 및 상기 화소 정의층 위에 위치하는 발광 부재를 포함한다. 상기 발광 부재는 제1 발광부, 전하 생성층 및 제2 발광부를 포함하고, 상기 발광 부재는 상기 개구 내에서 단절되어 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로 발광 다이오드들을 포함하는 발광 표시 장치에 관한 것이다.
발광 표시 장치는 화소들에 대응하는 발광 다이오드들(light emitting diodes)을 포함하고, 각각의 발광 다이오드의 밝기를 제어하여 영상을 표시할 수 있다. 발광 표시 장치는 액정 표시 장치와 같은 수광형 표시 장치와 달리 백라이트(backlight)와 같은 광원을 요하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 높은 휘도, 높은 명암비, 높은 색 재현, 높은 반응 속도 등의 특성이 있어, 고품질의 영상을 표시할 수 있다.
이러한 장점으로 인해, 발광 표시 장치는 스마트폰, 태블릿과 같은 모바일 장치, 모니터, 텔레비전 등의 다양한 전자 장치에 적용되고 있고, 자동차용 표시 장치로서 각광받고 있다.
발광 표시 장치는 발광 다이오드를 구성하는 화소 전극, 발광 부재 및 공통 전극을 포함할 수 있다. 발광 부재는 복수의 층을 포함할 수 있고, 복수의 층 중 적어도 일부는 복수의 화소에 걸쳐 있을 수 있다. 이에 따라 한 화소의 전류가 이웃하는 화소로 누설될 수 있고, 이웃하는 화소가 의도치 않게 발광하거나 휘도가 증가할 수 있다.
실시예들은 이웃하는 화소들 사이에서 누설 발광이 발생하는 것을 방지하는 발광 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하며 상기 트랜지스터와 전기적으로 연결되어 있는 화소 전극, 상기 제1 절연층 또는 상기 제2 절연층 위에 위치하는 식각 정지층, 제2 절연층 위에 위치하며 상기 식각 정지층과 중첩하는 개구를 가진 화소 정의층, 그리고 상기 화소 전극 및 상기 화소 정의층 위에 위치하는 발광 부재를 포함한다. 상기 발광 부재는 제1 발광부, 전하 생성층 및 제2 발광부를 포함하고, 상기 발광 부재는 상기 개구 내에서 단절되어 있다.
상기 개구는 언더컷 구조를 가질 수 있다.
상기 개구는 깊이 방향으로 폭이 점점 좁아지다가 점점 넓어질 수 있다.
상기 전하 생성층은 n형 전하 생성층 및 p형 전하 생성층을 포함할 수 있고, 상기 전하 생성층은 상기 식각 정지층의 양측에서 분리되어 있을 수 있다.
상기 전하 생성층은 상기 식각 정지층 위에 위치하는 부분을 포함할 수 있다.
상기 발광 표시 장치는 상기 발광 부재 위에 위치하는 공통 전극을 더 포함할 수 있다. 상기 공통 전극은 상기 개구 내에서 단절되어 있을 수 있다.
상기 공통 전극은 상기 식각 정지층 위에 위치하는 부분을 포함할 수 있다.
상기 식각 정지층은 투명 도전성 산화물층을 포함할 수 있다.
상기 식각 정지층은 상기 제2 절연층 위에 위치할 수 있다. 상기 식각 정지층은 순차적으로 적층된 투명 도전성 산화물층, 금속층 및 투명 도전성 산화물층을 포함할 수 있다.
상기 식각 정지층은 상기 화소 전극과 동일 공정에서 동일 재료로 형성될 수 있다.
상기 발광 표시 장치는 상기 제1 절연층과 상기 제2 절연층 사이에 위치하며 상기 화소 전극이 연결되어 있는 연결자를 더 포함할 수 있다. 상기 연결자는 상기 트랜지스터의 한 전극이거나 상기 한 전극과 연결될 수 있다. 상기 식각 정지층은 상기 연결자와 동일 공정에서 동일 재료로 형성될 수 있다.
상기 개구는 상기 화소 정의층 및 상기 제2 절연층을 관통하여 형성될 수 있다.
상기 제1 발광부 및 상기 제2 발광부는 각각 정공 전달층, 상기 정공 전달층 위에 위치하는 전자 전달층, 그리고 상기 정공 전달층과 상기 전자 전달층 사이에 위치하며 상기 화소 전극과 중첩하는 발광층을 포함할 수 있다.
일 실시예에 따른 발광 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하며 상기 트랜지스터와 전기적으로 연결되어 있는 화소 전극, 상기 제1 절연층 또는 상기 제2 절연층 위에 위치하는 식각 정지층, 제2 절연층 위에 위치하며 상기 식각 정지층과 중첩하는 개구를 가진 화소 정의층, 그리고 상기 화소 전극, 상기 화소 정의층 및 상기 식각 정지층 위에 위치하는 발광 부재를 포함한다. 상기 발광 부재는 상기 화소 정의층 위에 위치하는 부분과 상기 식각 정지층 위에 위치하는 부분이 분리되어 있다.
상기 식각 정지층은 다른 전극 또는 신호선과 연결되지 않지 않을 수 있다.
상기 식각 정지층은 상기 제2 절연층 위에 위치할 수 있다. 상기 식각 정지층은 투명 도전성 산화물층을 포함할 수 있다.
상기 식각 정지층은 상기 화소 전극과 동일 공정에서 동일 재료로 형성될 수 있다.
상기 식각 정지층은 상기 제1 절연층과 접할 수 있다. 상기 식각 정지층은 내화성 금속층을 포함할 수 있다.
상기 발광 표시 장치는 상기 발광 부재 위에 위치하는 공통 전극을 더 포함할 수 있다. 상기 공통 전극은 상기 식각 정지층 위에 위치하는 부분을 포함할 수 있다.
상기 개구는 언더컷 구조를 가질 수 있다.
실시예들에 따르면, 이웃하는 화소들 사이에서 누설 발광이 발생하는 것을 방지할 수 있고, 이에 따라 발광 표시 장치의 표시 품질을 개선할 수 있다. 또한, 실시예들에 따르면, 명세서 전반에 걸쳐 인식될 수 있는 유리한 효과가 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 분해 사시도이다.
도 2는 도 1에서 A 영역의 개략적인 평면도이다.
도 3은 표시 패널에서 주변 영역 부근의 개략적인 단면도이다.
도 4는 일 실시예에 따른 발광 표시 장치에서 표시 영역에 배치되는 화소들의 개략적인 평면도이다.
도 5는 도 4에서 A-A'선을 따라 취한 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 6은 일 실시예에 따른 발광 표시 장치에서 발광 부재의 개략적인 단면도이다.
도 7 내지 도 13은 일 실시예에 따른 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 14는 도 4에서 A-A'선을 따라 취한 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 15, 도 16 및 도 17은 각각 일 실시예에 따른 표시 패널에서 하나의 화소 영역의 개략적인 단면도이다.
첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 구성 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 구성이 있는 경우도 포함한다. 반대로 어떤 구성이 다른 구성 "바로 위에" 있다고 할 때에는 중간에 다른 구성이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다는 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "연결"된다는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우뿐만 아니라, 위치나 기능에 따라 상이한 명칭으로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 경우를 포함할 수 있다.
도면에서, 방향을 나타내는데 부호 "x", "y" 밑 "z"가 사용되고, 여기서 "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략적인 분해 사시도이다.
도 1을 참고하면, 일 실시예에 따른 발광 표시 장치(1)(이하, 간략하게 표시 장치라고 함)는 스마트폰, 휴대폰, 태블릿, 멀티미디어 플레이어, 게임기 같은 전자 장치에 적용될 수 있다. 표시 장치(1)는 리지드(rigid)할 수 있다. 표시 장치(1)는 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블flexible)한 부분을 포함할 수도 있다. 표시 장치(1)는 제1 방향(x) 및 제2 방향(y)에 의해 정의되는 평면에서 정면에 해당하는 제3 방향(z)으로 영상을 표시할 수 있다. 표시 장치(1)는 표시 패널(DP), 커버 윈도우(CW), 전자 모듈(EM) 및 하우징(HS)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(display area)(DA)과 비표시 영역(non-display area)(NA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서 화면에 대응할 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 배열되어 있는 화소들(PX)을 포함할 수 있고, 화소들(PX)의 조합에 의해 영상을 표시할 수 있다. 표시 패널(DP)은 화소들(PX)을 구동하기 위한 화소 회로들 및 신호선들이 포함할 수 있다. 표시 패널(DP)은 발광 다이오드들을 포함하는 발광 표시 패널일 수 있고, 각각의 발광 다이오드는 화소(PX)를 구성할 수 있다. 표시 패널(DP)은 터치를 감지할 수 있는 터치 센서층을 포함할 수 있다.
표시 패널(DP)은 개구 영역(DTA)을 포함할 수 있다. 개구 영역(DTA)은 표시 영역(DA) 내에 위치할 수 있다. 개구 영역(DTA)은 표시 패널(DP)을 관통할 수 있다. 화소들(PX) 중 일부는 개구 영역(DTA)을 둘러싸도록 배치될 수 있다.
표시 패널(DP)의 비표시 영역(NA)에는 화소들(PX)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동부가 위치할 수 있다. 예컨대, 구동부는 화소들(PX)에 데이터 전압을 인가하는 데이터 구동부, 화소들(PX)에 게이트 전압을 인가하는 게이트 구동부, 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부를 포함할 수 있다. 게이트 구동부는 비표시 영역(NA)에 집적될 수 있다. 데이터 구동부 및 신호 제어부는 구동 집적회로 칩(DIC)으로 제공되어 비표시 영역(NA)에 실장될 수 있다. 구동 집적회로 칩(DIC)은 연성 인쇄 회로막(FPC) 등에 실장되어 표시 패널(DP)에 전기적으로 연결될 수도 있다.
커버 윈도우(CW)는 표시 패널(DP) 위에 위치하여 표시 패널(DP)을 외부 충격 등으로부터 보호할 수 있고, 표시 패널(DP)에 표시되는 영상을 투과시킬 수 있다. 커버 윈도우(CW)는 광학적 투명 접착제(OCA), 광학적 투명 수지(OCR)와 같은 접착제에 의해 표시 패널(DP)과 부착되어 있을 수 있다. 커버 윈도우(CW)는 표시 패널(DP) 위에 코팅되어 있을 수도 있다. 커버 윈도우(CW)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시킬 수 있다. 차단 영역(BA)은 투과 영역(TA)보다 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의할 수 있다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(NA)과 중첩하여 비표시 영역(NA)이 외부에서 시인되는 것을 차단할 수 있다.
커버 윈도우(CW)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 전자 모듈(EM)과 중첩할 수 있다. 전자 모듈(EM)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.
제1 홀 영역(HA1)은 투과 영역(TA)에 위치할 수 있고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 도시된 것과 달리, 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA) 또는 차단 영역(BA)에 위치할 수 있다. 또한, 홀 영역의 개수는 다양하게 변경될 수 있다. 제1 홀 영역(HA1)은 원형일 수 있고, 제2 홀 영역(HA2)은 제1 방향(x)으로 길게 형성될 수 있지만, 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형상과 크기는 다양하게 변경될 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각에는 커버 윈도우(CW)의 배면으로부터 함몰된 소정의 함몰부가 정의될 수 있다. 함몰부는 커버 윈도우(CW)의 두께보다 낮은 깊이의 홈을 포함할 수 있다. 제1 홀 영역(HA1)은 표시 패널(DP)의 개구 영역(opening area)(DTA)과 중첩할 수 있다.
전자 모듈(EM)은 표시 장치(1)의 동작과 관련된 다양한 기능성 모듈을 포함할 수 있다. 전자 모듈(EM)은 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 전자 모듈(EM)은 카메라, 센서, 스피커, 마이크로폰 등을 포함할 수 있다. 전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다.
제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 수신되는 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다. 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈 및/또는 촬영 모듈일 수 있다. 예컨대, 제1 전자 모듈(EM1)은 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서, 피사체를 촬영하는 카메라 모듈 중 적어도 하나를 포함할 수 있다.
제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예컨대, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력받을 수 있는 마이크로폰을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.
도시된 것과 달리, 전자 모듈(EM)은 단일 모듈로 구성되거나, 더 많은 수의 전자 모듈을 더 포함할 수도 있고, 다양하게 배치될 수 있다.
하우징(HS)은 커버 윈도우(CW)와 결합되어 표시 장치(1)의 외관을 구성할 수 있다. 하우징(HS)은 금속, 유리, 플라스틱 등과 같이 높은 강성을 가진 재료로 이루어질 수 있다. 커버 윈도우(CW)와 하우징(HS)에 의해 한정되는 표시 장치(1)의 내부 공간에는 표시 패널(DP) 및 전자 모듈(EM)이 위치할 수 있다.
도 2는 도 1에서 A 영역의 개략적인 평면도이다.
도 2를 참고하면, 표시 패널(DP)은 개구 영역(DTA) 및 개구 영역(DTA)을 둘러싸는 주변 영역(LA)을 포함할 수 있다. 주변 영역(LA)은 개구 영역(DTA)과 표시 영역(DA) 사이에 위치할 수 있다. 주변 영역(LA)은 대략 도넛 형상일 수 있다. 주변 영역(LA)은 개구 영역(DTA)을 형성하기 위한 레이저 조사 시 신호선들(GL, DL)에 손상을 미치지 않게 하는 버퍼 영역일 수 있다.
표시 패널(DP)은 기판 상에 위치하는 신호선들(GL, DL) 및 화소들(PX)을 포함할 수 있다. 각각의 화소(PX) 신호선들(GL, DL)과 연결될 수 있다. 신호선들(GL, DL)은 화소(PX)에 게이트 신호를 전달하는 게이트선(GL) 및 화소(PX)에 데이터 전압을 전달하는 데이터선(DL)을 포함할 수 있다. 게이트선(GL) 및 데이터선(DL)은 각각 개구 영역(DTA)을 우회할 수 있고, 대략 반원 모양으로 연장하는 부분을 포함할 수 있다. 도 2에서 게이트선(GL)과 데이터선(DL)이 도시되어 있지만, 화소(PX)는 다양한 신호선, 예컨대 구동 전압선, 초기화 전압선과 같은 신호선들과 더 연결될 수 있다.
주변 영역(LA)에는 그루브(GR) 및 댐(DM)이 위치할 수 있다. 그루브(GR)는 개구 영역(DTA)과 댐(DM) 사이에 위치할 수 있다. 댐(DM) 및 그루브(GR)는 각각 개구 영역(DTA)을 둘러쌀 수 있다. 댐(DM)은 그루브(GR)를 둘러쌀 수 있다. 그루브(GR) 및 댐(DM)은 대략 링 형상일 수 있다. 하나의 그루브(GR) 및 하나의 댐(DM)이 도시되어 있지만, 소정 간격으로 배치된 복수의 그루브(GR) 및 복수의 댐(DM)이 위치할 수 있다.
도 3은 표시 패널에서 주변 영역 부근의 개략적인 단면도이다.
도 3은 표시 패널(DP)의 주변 영역(LA)과 그 양측의 표시 영역(DA) 및 개구 영역(DTA)의 개략적인 단면 구도를 도시한다. 표시 영역(DA)에 대해서는 도 14 내지 도 16을 참고하여 상세하게 설명하고, 여기서는 주변 영역(LA)에 대해서 주로 설명한다.
표시 패널(DP)은 표시 영역(DA)과 주변 영역(LA)에 걸쳐 위치하는 기판(SB)을 포함할 수 있다. 기판(SB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 표시 영역(DA)과 주변 영역(LA)에 걸쳐 위치할 수 있다.
버퍼층(BF) 위로, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 제1 절연층(IL1), 제2 절연층(IL2) 및 화소 정의층(pixel define layer)(PDL)이 표시 영역(DA)과 주변 영역(LA)의 경계에 위치할 수 있다. 즉, 표시 영역(DA)에 위치하는 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 제1 절연층(IL1), 제2 절연층(IL2) 및 화소 정의층(PDL)이 주변 영역(LA)에서 표시 영역(DA)에 인접하는 영역까지 위치할 수 있다. 제1 절연층(IL1)은 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및, 층간 절연층(ILD)의 측면을 덮을 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)의 측면을 덮을 수 있다. 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD)은 무기 절연층일 수 있고, 제1 절연층(IL1), 제2 절연층(IL2) 및 화소 정의층(PDL)은 유기 절연층일 수 있다. 제1 절연층(IL1) 및 제2 절연층(IL2)은 각각 제1 평탄화층 및 제2 평탄화층으로 불릴 수도 있다.
주변 영역(LA)에는 하나 이상의 그루브(GR1, GR2, GR3)가 위치할 수 있다. 그루브(GR1, GR2, GR3)는 버퍼층(BF)을 관통하여 기판(SB)의 소정 깊이까지 형성될 수 있다. 그루브(GR1, GR2, GR3)는 버퍼층(BF) 위에 마스크 패턴을 형성하고 마스크 패턴을 마스크로 하여 버퍼층(BF) 및 기판(SB)을 식각하여 형성될 수 있다. 그루브(GR1, GR2, GR3)는 서로 이격되어 있는 제1 그루브(GR1), 제2 그루브(GR2) 및 제3 그루브(GR3)를 포함할 수 있다. 제3 그루브(GR3)는 개구 영역(DTA)을 둘러쌀 수 있고, 제2 그루브(GR2)는 제3 그루브(GR3)를 둘러쌀 수 있고, 제1 그루브(GR1)는 제2 그루브(GR2)를 둘러쌀 수 있다. 3개의 그루브(GR1, GR2, GR3)가 도시되어 있지만, 주변 영역(LA)에는 그보다 많거나 적은 그루브가 위치할 수 있다. 한편, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 중 적어도 한 층이 그루브(GR1, GR2, GR3)가 형성된 영역까지 연장할 수 있고, 이 경우 그루브(GR1, GR2, GR3)는 연장하는 층(들)을 관통하여 형성될 수 있다.
주변 영역(LA)은 하나의 이상의 댐(DM1, DM2)이 위치할 수 있다. 댐(DM1, DM2)은 서로 이격되어 있는 제1 댐(DM1) 및 제2 댐(DM2)을 포함할 수 있다. 제2 댐(DM2)은 개구 영역(DTA)을 둘러쌀 수 있고, 제1 댐(DM1)은 제2 댐(DM2)을 둘러쌀 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 버퍼층 위에 위치할 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 하나 이상의 층을 포함할 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 봉지층(EN)을 구성하는 유기층(EOL)의 형성 물질, 예컨대 모노머 같은 유기 물질의 퍼짐을 제어할 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)을 구성하는 각 층은 제1 절연층(IL1), 제2 절연층(IL2) 또는 화소 정의층(PDL)과 동일 공정에서 동일 재료로 형성될 수 있다. 예컨대, 제1 댐(DM1)은 제1 절연층(IL1) 또는 제2 절연층(IL2)과 동일 공정에서 동일 재료로 형성된 하부층, 그리고 화소 정의층(PDL)과 동일 공정에서 동일 재료로 형성된 상부층을 포함할 수 있다. 제2 댐(DM2)은 제1 절연층(IL1)과 동일 공정에서 동일 재료로 형성된 하부층, 제2 절연층(IL2)과 동일 공정에서 동일 재료로 형성된 중간층, 그리고 화소 정의층(PDL)과 동일 공정에서 동일 재료로 형성된 상부층을 포함할 수 있다. 2개의 댐(DM1, DM2)이 도시되어 있지만, 주변 영역(LA)에는 그보다 많거나 적은 댐이 위치할 수 있다.
표시 영역(DA)에 위치하는 발광 부재(LM) 및 공통 전극(E2)은 주변 영역(LA)까지 연장하여 댐(DM1, DM2) 위에 위치할 수 있다.
표시 영역(DA)에 위치하는 봉지층(EN)은 주변 영역(LA)까지 연장할 수 있다. 봉지층(EN)을 구성하는 유기층(EOL)의 가장자리는 표시 영역(DA)과 제1 댐(DM1) 사이, 또는 표시 영역(DA)과 제2 댐(DM2) 사이에 위치할 수 있다. 봉지층(EN)을 구성하는 제1 무기층(EIL1)과 제2 무기층(EIL2)은 댐(DM1, DM2) 위로 연장하고 또한 그루브(GR1, GR2, GR3) 내로 연장하도록 형성될 수 있다. 이에 따라 제1 무기층(EIL1)과 제2 무기층(EIL2)의 접촉 면적이 증가하여 제1 무기층(EIL1)과 제2 무기층(EIL2) 간의 부착력이 증가할 수 있다. 개구 영역(DTA)으로부터 주변 영역(LA)을 통해 표시 영역(DA)으로 수분, 산소 등이 유입되는 것을 효과적으로 막을 수 있다.
표시 장치(1)에서 개구 영역(DTA)과 중첩하는 영역에는 전술한 제1 전자 모듈(EM1)이 위치할 수 있다. 개구 영역(DTA)의 내면은 기판(SB), 버퍼층(BF), 제1 무기층(EIL1) 및 제2 무기층(EIL2)의 가장자리에 의해 정의될 수 있다. 기판(SB), 버퍼층(BF), 제1 무기층(EIL1) 및 제2 무기층(EIL2) 각각의 가장자리 측면은 서로 정렬되어 개구 영역(DTA)을 정의할 수 있다.
도 4는 일 실시예에 따른 발광 표시 장치에서 표시 영역에 배치되는 화소들의 개략적인 평면도이고, 도 5는 도 4에서 A-A'선을 따라 취한 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 4는 표시 패널(DP)의 표시 영역(DA)에 배치되는 화소들(PXa, PXb, PXc)을 나타낸다. 3개의 화소가 도시되어 있지만, 표시 영역(DA)에는 화소들(PXa, PXb, PXc)이 행렬 방향으로 규칙적으로 배치될 수 있다. 화소들(PXa, PXb, PXc)은 제1 화소들(PXa), 제2 화소들(PXb) 및 제3 화소들(PXc)을 포함할 수 있다. 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 서로 다른 색을 표시할 수 있고, 각각 기본색들 중 하나를 표시할 수 있다. 예컨대, 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc) 중 하나는 적색을 표시하고, 다른 하나는 녹색을 표시하고, 나머지 하나는 청색을 표시할 수 있다. 일례로, 제1 화소(PXa)는 적색을 표시할 수 있고, 제2 화소(PXb)는 녹색을 표시할 수 있고, 제3 화소(PXc)는 청색을 표시할 수 있다.
제1 화소들(PXa), 제2 화소들(PXb) 및 제3 화소들(PXc)은 고르게 분포하도록 배치될 수 있다. 도시된 바와 같이, 제1 화소(PXa)와 제2 화소(PXb)는 제2 방향(y)을 따라 교대로 및 반복적으로 배치될 수 있다. 제1 및 제2 화소들(PXa, PXb)과 제3 화소(PXc)는 제1 방향(x)을 교대로 및 반복적으로 배치될 수 있다. 화소들(PXa, PXb, PXc)의 배치는 다양하게 변경될 수 있다.
제1 화소(PXa)와 제2 화소(PXb) 사이에는 하나 이상의 식각 정지층(etch stopper)(ES)이 위치할 수 있다. 제1 화소(PXa,)과 제3 화소(PXc) 사이, 그리고 제2 화소(PXb)와 제3 화소(PXc) 사이에도 하나 이상의 식각 정지층(ES)이 위치할 수 있다. 각각의 식각 정지층(ES)은 이웃하는 화소들(PXa, PXb, PXc)의 사이를 따라 연장할 수 있다. 예컨대, 식각 정지층(ES)은 대략 제1 방향(x)으로 연장하거나, 대략 제2 방향(y)으로 연장할 수 있다.
도 4 및 도 5를 참고하면, 표시 패널(DP)은 기판(SB) 및 기판(SB) 위에 위치하는 층들 및 소자들을 포함할 수 있다. 구체적으로, 기판(SB) 위에는 제1 절연층(IL1)이 위치할 수 있다. 도시되지 않았지만, 기판(SB)과 제1 절연층(IL1) 사이에는 화소(PXa, PXb, PXc)를 구동하기 위한 트랜지스터, 커패시터 등이 위치할 수 있으며, 이에 대한 설명은 도 14 내지 도 16을 참고하여 후술한다.
제1 절연층(IL1) 위에는 연결자(connector)(CL)가 위치할 수 있다. 연결자(CL)는 트랜지스터의 한 전극에 전기적으로 연결될 수 있다. 연결자(CL)는 트랜지스터의 한 전극일 수도 있다. 연결자(CL)는 다중층 구조를 가질 수 있다. 예컨대, 연결자(CL)는 티타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 등의 내화성 금속(refractory metal)으로 이루어질 수 있는 하부층, 알루미늄(Al), 구리(Cu), 은(Ag) 등의 비저항이 작은 금속으로 이루어질 수 있는 중간층, 그리고 티타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 등의 내화성 금속으로 이루어질 수 있는 상부층을 포함하는 3중층 구조를 가질 수 있다.
제1 절연층(IL1) 및 연결자(CL) 위에는 제2 절연층(IL2)이 위치할 수 있다. 제2 절연층(IL2) 위에는 화소 전극들(E1a, E1b, E1c) 및 식각 정지층(ES)이 위치할 수 있다. 화소 전극들(E1a, E1b, E1c)은 대응하는 트랜지스터와 전기적으로 연결될 수 있다. 예컨대, 화소 전극들(E1a, E1b, E1c)은 각각 제2 절연층(IL2)에 형성된 접촉 구멍을 통해 대응하는 연결자(CL)와 연결될 수 있고, 연결자(CL)는 트랜지스터와 연결되거나 트랜지스터의 한 전극일 수 있다. 이웃하는 화소 전극들(E1a, E1b, E1c)은 식각 정지층(ES)의 양측에 위치할 수 있다. 식각 정지층(ES)은 다른 전극, 신호선, 회로 등과 연결되지 않고, 어떤 신호나 전압이 인가되지 않고 절연되어 있을 수 있다. 식각 정지층(ES)은 공통 전압(저전위 전원 전압이라고도 함)을 전달할 수도 있다. 식각 정지층(ES)은 화소 전극(E1a, E1b, E1c)과 동일 물질로 이루어질 수 있다. 식각 정지층(ES)은 화소 전극(E1a, E1b, E1c)과 동일 공정에서 동일 재료로 형성될 수 있다. 식각 정지층(ES)은 다중층 구조를 가질 수 있다. 예컨대, 식각 정지층(ES)은 순차적으로 적층된 투명 도전성 산화물층(예컨대, 인듐 주석 산화물(ITO)층), 금속층(예컨대, 은(Ag)층) 및 투명 도전성 산화물층(예컨대, ITO층)의 3중층일 수 있다.
제2 절연층(IL2) 위에는 화소 전극들(E1a, E1b, E1c)과 각각 중첩하는 개구들(openings)(Oa, Ob, Oc)을 가진 화소 정의층(PDL)이 위치할 수 있다. 화소 정의층(PDL)은 화소 전극(E1a, E1b, E1c)의 가장자리를 덮을 수 있다. 화소 정의층(PDL)은 식각 정지층(ES)과 중첩하는 개구(OP)를 가질 수 있다. 개구(OP)는 언더컷(undercut) 구조를 가질 수 있다. 개구(OP)는 적어도 식각 정지층(ES)에 인접하는 부분이 역 테이퍼(reverse taper) 구조를 가질 수 있다. 예컨대, 개구(OP)는 제3 방향(z)의 반대 방향에 대응하는 깊이 방향으로 대략 중간 부분보다 식각 정지층(ES)에 인접하는 부분의 폭이 넓을 수 있다. 개구(OP)는 깊이 방향, 즉 개구(OP)의 상단에서 하단을 향하는 방향으로 폭이 점점 좁아지다가 점점 넓어질 수 있다. 개구(OP)는 대략 중간부보다 식각 정지층(ES)에 인접하는 하단부의 폭이 넓을 수 있다. 개구(OP)는 깊이 방향으로 대략 중간부가 하부 및 상부보다 내측으로 돌출될 수 있다. 개구(OP)는 식각 정지층(ES)의 길이 방향을 따라 트렌치(trench)와 같이 길게 형성될 수 있다. 개구(OP)는 제3 방향(z)으로 화소 정의층(PDL)을 관통할 수 있다.
화소 전극(E1a, E1b, E1c) 및 화소 정의층(PDL) 위에는 발광 부재(LM)가 위치할 수 있다. 발광 부재(LM)는 복수의 층을 포함할 수 있다. 복수의 층 중 일부는 표시 영역(DA) 전체에 걸쳐 실질적으로 하나의 층으로 형성될 수 있고, 일부는 각각의 화소 전극(E1a, E1b, E1c)에 대응하여 개별 층으로 형성될 수 있다. 발광 부재(LM)의 세부적인 구성은 후술한다. 발광 부재(LM)는 식각 정지층(ES) 위에 위치할 수 있다. 하지만, 발광 부재(LM)는 언더컷 구조의 개구(OP)에 의해 분리될 수 있고 불연속적으로 형성될 수 있다. 예컨대, 제1 화소(PXa)의 발광 부재(LM)와 제2 화소(PXb)의 발광 부재(LM)가 개구(OP) 내에서 식각 정지층(ES)을 사이에 두고 단절될 수 있다. 다시 말해, 발광 부재(LM)는 화소 정의층(PDL) 위에 위치하는 부분과 식각 정지층(ES) 위에 위치하는 부분이 분리되어 있을 수 있다. 이에 따라 발광 부재(LM)를 통해 이웃하는 화소들 간에 전류가 누설되는 것을 방지할 수 있다. 저계조에서는 이웃하는 화소들 간의 누설 전류에 의한 휘도 증가가 특히 잘 인식될 수 있다. 실시예와 같이, 이웃하는 화소들 간에 발광 부재(LM)를 분리하여 발광 부재(LM)를 통한 누설 전류를 방지함으로써, 저계조 화소의 휘도가 증가하는 것을 방지할 수 있고, 저계조 화소의 휘도 증가에 의한 표시 품질 저하를 방지할 수 있다.
발광 부재(LM) 위에는 공통 전극(E2)이 위치할 수 있다. 공통 전극(E2)은 식각 정지층(ES) 위에도 위치할 수 있다. 공통 전극(E2)은 언더컷 구조의 개구(OP)에 의해 식각 정지층(ES)의 양측에서 분리될 수 있다. 예컨대, 공통 전극(E2)은 개구(OP) 내에서 식각 정지층(ES)을 사이에 두고 단절될 수 있다. 이에 따라 공통 전극(E2)을 통해 이웃하는 화소들 간에 전류가 누설되는 것을 방지할 수 있다.
각 화소(PXa, PXb, PXc)에서 화소 전극(E1a, E1b, E1c), 발광 부재(LM) 및 공통 전극(E2)은 발광 다이오드(LEDa, LEDb, LEDc)를 구성할 수 있다. 화소 전극(E1a, E1b, E1c) 및 공통 전극(E2)은 각각 애노드(anode) 및 캐소드(cathode)일 수 있다.
공통 전극(E2) 위에는 캐핑층(도시되지 않음)이 위치할 수 있고, 캐핑층 위에는 봉지층(도시되지 않음)이 위치할 수 있다.
도 6은 일 실시예에 따른 발광 표시 장치에서 발광 부재의 개략적인 단면도이다.
도 6을 참고하면, 화소들(PXa, PXb, PXc)의 발광 부재(LM)의 적층 구조가 도시된다. 발광 부재(LM)는 화소 전극들(E1a, E1b, E1c)과 공통 전극(E2) 사이에 위치할 수 있다. 발광 부재(LM)는 복수의 발광부, 예컨대 제1 발광부(LUa) 및 제2 발광부(LUb)를 포함할 수 있다. 표시 장치가 영상을 표시할 때 제1 발광부(LUa)와 제2 발광부(LUb)가 동시에 발광하여 표시 장치의 영상 표시 특성을 향상시킬 수 있다.
제1 발광부(LUa)는 정공 주입층(HIL), 정공 전달층(HTL), 발광층들(LEa, LEb, LEc), 그리고 전자 전달층(ETL)을 포함할 수 있다.
정공 주입층(HIL), 정공 전달층(HTL) 및 전자 전달층(ETL) 각각은 복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 층으로 형성되어 있을 수 있다. 즉, 정공 주입층(HIL), 정공 전달층(HTL) 및 전자 전달층(ETL)은 화소 정의층(PDL)의 개구들(Oa, Ob, Oc) 내에 위치할 뿐만 아니라, 개구들(Oa, Ob, Oc) 외부에서 화소 정의층(PDL) 위에 위치할 수 있다. 정공 주입층(HIL), 정공 전달층(HTL) 및 전자 전달층(ETL)은 식각 정지층(ES)위에도 위치할 수 있지만, 식각 정지층(ES) 양측에서 분리될 수 있다. 정공 주입층(HIL), 정공 전달층(HTL) 및/또는 전자 전달층(ETL)은 생략될 수도 있다.
발광층들(LEa, LEb, LEc)은 대응하는 화소 전극들(E1a, E1b, E1c)과 중첩하게 위치할 수 있다. 발광층들(LEa, LEb, LEc)은 화소 정의층(PDL)의 대응하는 개구(Oa, Ob, Oc) 내에 주로 위치할 수 있다. 발광층들(LEa, LEb, LEc)은 이웃하는 화소들(PXa, PXb, PXc)의 발광층들(LEa, LEb, LEc)과 분리되어 있을 수 있다. 발광층들(LEa, LEb, LEc)은 식각 정지층(ES) 위에는 위치하지 않을 수 있다. 발광층들(LEa, LEb, LEc)은 각 화소(PXa, PXb, PXc)가 나타내는 기본색의 광을 방출하는 유기물을 포함할 수 있다.
각 화소(PXa, PXb, PXc)에서 발광층(LEa, LEb, LEc)과 정공 전달층(HTL) 사이에는 보조층(ALa, ALb, ALc)이 더 위치할 수 있다. 보조층들(ALa, ALb, ALc)은 화소 전극들(E1a, E1b, E1c)과 공통 전극(E2) 사이에서 왕복하는 빛의 경로의 길이를 공진 조건에 맞도록 조절하는 두께를 가질 수 있다. 또한 보조층들(ALa, ALb, ALc) 중 적어도 일부, 예컨대 제3 화소(PXc)의 보조층(ALc)은 발광층(LEc)의 전자가 정공 전달층(HTL)으로 넘어가지 못하도록 차단할 수도 있다. 제1 화소(PXa)가 적색, 제2 화소(PXb)가 녹색, 그리고 제3 화소(PXc)가 청색을 나타내는 경우, 보조층(ALa)의 두께가 가장 두꺼울 수 있고 보조층(ALc)의 두께가 가장 얇을 수 있다. 보조층들(ALa, ALb, ALc)은 생략될 수도 있다.
제2 발광부(LUb)는 정공 전달층(HTL), 발광층들(LEa, LEb, LEc), 버퍼층(BUF), 그리고 전자 전달층(ETL)을 포함할 수 있다.
제2 발광부(LUb)의 발광층들(LEa, LEb, LEc)은 제1 발광부(LUa)의 발광층들(LEa, LEb, LEc)과 같은 기능 및 특징을 가질 수 있다.
각 화소(PXa, PXb, PXc)에서 발광층(LEa, LEb, LEc)과 정공 전달층(HTL) 사이에는 보조층(ALa, ALb, ALc)이 더 위치할 수 있다. 보조층(ALa, ALb, ALc)은 제1 발광부(LUa)의 보조층(ALa, ALb, ALc)과 같은 기능 및 특징을 가질 수 있다.
정공 전달층(HTL), 버퍼층(BUF) 및 전자 전달층(ETL) 각각은 복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 층으로 형성되어 있을 수 있다. 즉, 정공 전달층(HTL), 버퍼층(BUF) 및 전자 전달층(ETL) 각각은 화소 정의층(PDL)의 개구들(Oa, Ob, Oc) 내에 위치할 뿐만 아니라, 개구들(Oa, Ob, Oc) 외부에서 화소 정의층(PDL) 위에 위치할 수 있다. 정공 전달층(HTL), 버퍼층(BUF) 및 전자 전달층(ETL)은 식각 정지층(ES) 위에도 위치할 수 있지만, 식각 정지층(ES) 양측에서 분리될 수 있다. 버퍼층(BUF)은 절연 물질을 포함할 수 있다. 버퍼층(BUF) 및/또는 전자 전달층(ETL)은 생략될 수도 있다.
제1 발광부(LUa)와 제2 발광부(LUb) 사이에는 전하 생성층(CGL)이 위치할 수 있다. 전하 생성층(CGL)은 n형 전하 생성층(n-CGL)과 p형 전하 생성층(p-CGL)을 포함할 수 있다. 각 화소(PXa, PXb, PXc)에서 n형 전하 생성층(n-CGL)과 p형 전하 생성층(p-CGL)은 서로 접하여 NP 접합을 형성할 수 있다. NP 접합에 의해 n형 전하 생성층(n-CGL)과 p형 전하 생성층(p-CGL) 사이에서 전자와 정공이 동시에 생성될 수 있다. 생성된 전자는 n형 전하 생성층(n-CGL)을 통하여 제1 발광부(LUa)에 전달될 수 있고, 생성된 정공은 p형 전하 생성층(p-CGL)을 통하여 제2 발광부(LUb)에 전달될 수 있다. n형 전하 생성층(n-CGL)의 전도도는 p형 전하 생성층(p-CGL)의 전도도보다 낮을 수 있다.
n형 전하 생성층(n-CGL)은 복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 층으로 형성되어 있을 수 있다. 즉, n형 전하 생성층(n-CGL)은 화소 정의층(PDL)의 개구들(Oa, Ob, Oc) 내에 위치할 뿐만 아니라, 개구들(Oa, Ob, Oc) 외부에서 화소 정의층(PDL) 위에 위치할 수 있다. n형 전하 생성층(n-CGL)은 식각 정지층(ES) 위에도 위치할 수 있지만, 식각 정지층(ES) 양측에서 분리될 수 있다.
p형 전하 생성층(p-CGL)은 복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 층으로 형성되어 있을 수 있다. 즉, p형 전하 생성층(p-CGL)은 화소 정의층(PDL)의 개구들(Oa, Ob, Oc) 내에 위치할 뿐만 아니라, 개구들(Oa, Ob, Oc) 외부에서 화소 정의층(PDL) 위에 위치할 수 있다. p형 전하 생성층(p-CGL)은 식각 정지층(ES) 위에도 위치할 수 있지만, 식각 정지층(ES) 양측에서 분리될 수 있다.
복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 연속적인 n형 전하 생성층(n-CGL)이 형성되어 있다면, 표시 장치(1)의 구동 시 한 화소(PXa, PXb, PXc)의 전류가 연속적인 n형 전하 생성층(n-CGL)을 통해 이웃하는 화소(PXa, PXb, PXc)로 흘러 의도하지 않았던 화소가 발광하거나 휘도가 증가할 수 있다. 또한, 복수의 화소(PXa, PXb, PXc)에 걸쳐 하나의 연속적인 p형 전하 생성층(p-CGL)이 형성되어 있다면, 표시 장치(1)의 구동 시 한 화소(PXa, PXb, PXc)의 전류가 연속적인 p형 전하 생성층(p-CGL)을 통해 이웃하는 화소(PXa, PXb, PXc)로 흘러 의도하지 않았던 화소가 발광하거나 휘도가 증가할 수 있다. 이와 같이, 이웃하는 n형 전하 생성층(n-CGL) 및/또는 p형 전하 생성층(p-CGL)을 통해 전류가 이웃하는 화소로 흘러 이웃하는 화소가 발광하거나 휘도가 증가하는 것을 누설 발광이라고 한다. 하지만, 일 실시예에 따르면, 이웃하는 화소들(PXa, PXb, PXc) 사이에서 제2 절연층(IL2) 위에 위치하며 식각 정지층(ES)과 중첩하는 언더컷 구조의 개구(OP)에 의해 n형 전하 생성층(n-CGL) 및 p형 전하 생성층(p-CGL)이 분리될 수 있다. 따라서 한 화소의 전류가 n형 전하 생성층(n-CGL) 및/또는 p형 전하 생성층(p-CGL)을 통해 이웃하는 화소로 흐르는 것을 줄이거나 방지할 수 있고 누설 발광을 줄이거나 방지할 수 있다.
이하에서는 일 실시예에 따른 발광 표시 장치(특히, 표시 패널)의 제조 방법에 대하여 설명한다.
도 7 내지 도 13은 일 실시예에 따른 발광 표시 장치의 제조 방법을 나타내는 공정 단면도이다. 화소들(PXa, PXb, PXc) 중 제1 화소(PXa)만을 도시하고 있지만, 도 4를 교차 참고하여, 제2 및 제3 화소(PXb, PXc)에 대해서도 함께 설명한다.
도 7을 참고하면, 기판(SB) 위에 제1 절연층(IL1)을 형성할 수 있다. 제1 절연층(IL1)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 제1 절연층(IL1) 위에 도전 물질층을 형성한 후 패터닝(patterning)하여, 연결자(CL)를 형성할 수 있다. 여기서 패터닝은 포토리소그래피(photolithography) 공정 등을 통해 층의 일부를 제거하여 소정의 패턴을 형성하는 것을 의미할 수 있다. 연결자(CL)는 다중층일 수 있으며, 예컨대 티타늄(Ti)/알루미늄(Al)/티타늄(Ti) 또는 몰리브덴(Mo)/알루미늄(Al)/티타늄(Ti)의 3중층 구조를 가질 수 있다.
제1 절연층(IL1) 및 연결자(CL) 위에 절연 물질층을 형성한 후 패터닝하여, 연결자(CL)와 중첩하는 접촉 구멍을 가진 제2 절연층(IL2)을 형성할 수 있다. 제2 절연층(IL2)은 유기 절연 물질을 포함할 수 있으며, 예컨대 감광성 폴리이미드(photosensitive polyimide)(PSPI)를 코팅하여 형성될 수 있다.
제2 절연층(IL2) 위에 도전 물질층을 형성한 후 패터닝하여, 화소 전극(E1a, E1b, E1c) 및 식각 정지층(ES)을 형성할 수 있다. 도전 물질층의 패터닝에 대해 좀더 구체적으로 설명하면, 도전 물질층 위에 포토레지스트(photoresist)를 도포(예컨대, 코팅)한 후 포토마스크를 사용하여 선택적으로 광을 조사하고 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 도전 물질층을 습식 식각하여 화소 전극(E1a, E1b, E1c) 및 식각 정지층(ES)을 형성할 수 있다. 따라서 식각 정지층(ES)은 화소 전극(E1a, E1b, E1c)과 동일 공정에서 동일 재료로 형성될 수 있고, 식각 정지층(ES)의 형성을 위한 추가적인 마스크나 공정 단계를 요하지 않는다. 화소 전극(E1a, E1b, E1c) 및 식각 정지층(ES)은 다중층일 수 있다. 예컨대, 화소 전극(E1a, E1b, E1c) 및 식각 정지층(ES)은 순차적으로 적층된 투명 도전성 산화물층(예컨대, 인듐 주석 산화물(ITO)층), 금속층(예컨대, 은(Ag)층) 및 투명 도전성 산화물층(예컨대, ITO층)의 3중층일 수 있다. 화소 전극(E1a, E1b, E1c)은 제2 절연층(IL2)에 형성된 접촉 구멍을 통해 대응하는 연결자(CL)와 연결될 수 있다.
도 8을 참고하면, 제2 절연층(IL2), 화소 전극(E1a, E1b, E1c) 및 식각 정지층(ES) 위에 절연 물질층을 형성한 후 패터닝하여, 화소 전극(E1a, E1b, E1c)과 중첩하는 개구(Oa)를 가진 화소 정의층(PDL)을 형성할 수 있다.
도 9를 참고하면, 화소 정의층(PDL) 위에 마스크층(ML)을 형성할 수 있다. 마스크층(ML)은 화소 전극(E1a, E1b, E1c)의 최상부층과 선택비가 높은 식각액(etchant)을 사용하여 식각될 수 있는 물질로 형성될 수 있으며, 예컨대 산화물 반도체를 포함할 수 있다. 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물, 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다, 산화물 반도체는 인듐-아연 산화물(IZO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 및 산화아연(ZnO) 중 적어도 하나를 포함할 수 있다. 일례로, 마스크층(ML)은 인듐-갈륨-아연 산화물(IGZO 및/또는 인듐-아연 산화물(IZO)을 포함할 수 있는 산화물 반도체층일 수 있다. 산화물 반도체는 산소 함량에 따라 도전체 또는 부도체의 특성을 가질 수 있다.
도 10을 참고하면, 마스크층(ML)을 패터닝하여 식각 정지층(ES)과 중첩하는 부분이 제거된 마스크 패턴(MP)을 형성할 수 있다. 마스크 패턴(MP)은 전술한 주변 영역(LA)의 그루브(GR1, GR2, GR3)와 중첩하는 부분이 또한 제거되어 있을 수 있다.
도 11을 참고하면, 마스크 패턴(MP)을 마스크 하여 화소 정의층(PDL)을 건식 식각하여 개구(OP)를 형성할 수 있다. 이때, 화소 정의층(PDL)이 두께 방향으로 관통할 때까지 식각되면 식각 정지층(ES)에 의해 깊이 방향으로는 더 이상 식각되지 않고, 식각 정지층(ES)의 측방으로 화소 정의층(PDL)이 더 식각될 수 있다. 이에 따라, 개구(OP)는 언더컷 구조를 갖도록 형성될 수 있다. 개구(OP)는 식각 정지층(ES)의 길이 방향을 따라 트렌치와 갈이 길게 형성될 수 있다. 개구(OP) 형성 시 식각 정지층(ES)의 표면이 부분적으로 식각될 수 있고 식각 정지층(ES)의 두께가 부분적으로 감소할 수 있다. 예컨대, 식각 정지층(ES)의 중앙부는 그 양측부보다 두께가 얇을 수 있다.
한편, 주변 영역(LA)에서 마스크 패턴(MP)을 마스크로 하여 버퍼층(BF) 및 기판(SB)을 식각함으로써 그루브(GR1, GR2, GR3)를 형성할 수 있다. 이 경우, 하나의 마스크 패턴(MP)을 사용하여 개구(OP)와 그루브(GR1, GR2, GR3)를 형성할 수 있다. 즉, 마스크의 추가 없이, 그루브(GR1, GR2, GR3)를 형성하는데 사용되는 마스크의 패턴을 변경하여 개구(OP)를 형성할 수 있다.
도 12를 참고하면, 마스크 패턴(MP)을 제거하여, 화소 전극(E1a, E1b, E1c)과 화소 정의층(PDL)을 노출시킬 수 있다. 마스크 패턴(MP)은 습식 식각에 의해 제거될 수 있다. 전술한 바와 같이, 마스크 패턴(MP)은 화소 전극(E1a, E1b, E1c)의 최상부층과 선택비가 높은 식각액을 사용하여 식각될 수 있는 물질로 형성될 수 있으므로, 습식 식각에 의한 마스크 패턴(MP)의 제거 시 화소 전극(E1a, E1b, E1c)이 손상되지 않을 수 있다.
도 13을 참고하면, 화소 전극(E1a, E1b, E1c) 및 화소 정의층(PDL) 위에 발광 부재(LM)를 형성할 수 있다. 식각 정지층(ES)이 개구(OP)에 의해 노출되어 있으므로, 발광 부재(LM)는 식각 정지층(ES) 위에도 형성될 수 있다. 발광 부재(LM)에서 발광층들(LEa, LEb, LEc)과 보조층들(ALa, ALb, ALc)은 미세 금속 마스크(fine metal mask))를 사용하여 각 화소(PXa, PXb, PXc)에 대응하는 영역에 선택적으로 증착될 수 있다. 따라서 발광층들(LEa, LEb, LEc)과 보조층들(ALa, ALb, ALc)은 대부분의 화소 정의층(PDL) 위와 식각 정지층(ES) 위에는 위치하지 않을 수 있다. 발광 부재(LM)에서 전하 생성층(CGL), 정공 주입층(HIL), 정공 전달층(HTL), 전자 전달층(ETL) 및 버퍼층(BUF)은 오픈 마스크(open mask)를 사용하여 표시 영역(DA) 전체에 걸쳐 증착될 수 있다. 따라서 전하 생성층(CGL), 정공 주입층(HIL), 정공 전달층(HTL), 전자 전달층(ETL) 및 버퍼층(BUF)은 화소 정의층(PDL) 위와 식각 정지층(ES) 위에 위치할 수 있지만, 개구(OP)의 언더컷 구조에 의해 개구(OP) 내에서 또는 개구(OP) 양측에서 단절될 수 있다. 이에 따라 전하 생성층(CGL)에 의한 인접하는 화소들(PXa, PXb, PXc) 간의 전류 누설 및 이로 인한 누설 발광을 줄이거나 방지할 수 있다. 발광 부재(LM) 특히, 전하 생성층(CGL)을 분리하기 위한 개구(OP)의 언더컷 구조는 마스크의 추가 없이 단지 건식 식각을 진행함으로써 형성될 수 있다.
이후, 도 5를 참고하면, 발광 부재(LM) 위에 공통 전극(E2)을 수 있다. 공통 전극(E2)은 오픈 마스크를 사용하여 표시 영역(DA) 전체에 걸쳐 증착될 수 있다. 따라서 공통 전극(E2)은 식각 정지층(ES) 위에 위치할 수 있지만, 개구(OP)의 언더컷 구조에 의해 단절될 수 있다.
도 14는 도 4에서 A-A'선을 따라 취한 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 14를 참고하면, 식각 정지층(ES)의 위치 등에 있어 도 5에 도시된 실시예와 차이가 있다. 구체적으로, 식각 정지층(ES)은 제1 절연층(IL1) 위에 위치할 수 있고, 식각 정지층(ES)의 하면이 제1 절연층(IL1)의 상면과 접할 수 있다. 또한, 식각 정지층(ES)과 중첩하는 개구(OP)는 화소 정의층(PDL) 및 제2 절연층(IL2)을 관통하여 형성될 수 있다. 식각 정지층(ES)은 연결자(CL)와 동일 공정에서 동일 재료로 형성될 수 있다. 식각 정지층(ES)은 다중층일 수 있으며, 예컨대 티타늄(Ti)/알루미늄(Al)/티타늄(Ti) 또는 몰리브덴(Mo)/알루미늄(Al)/티타늄(Ti)의 3중층 구조를 가질 수 있다.
식각 정지층(ES)이 제1 절연층(IL1) 위에 위치하더라도 개구(OP)는 언더컷 구조를 갖도록 형성될 수 있다. 따라서 발광 부재(LM) 및 공통 전극(E2)은 이웃하는 화소들(PXa, PXb, PXc) 사이에서 개구(OP)에 의해 단절될 수 있고, 이에 따라 누설 발광을 줄이거나 방지할 수 있다. 제조 방법은 식각 정지층(ES)의 연결자(CL)와 함께 형성하는 것 외에는 전술한 공정과 실질적으로 동일할 수 있다.
도 15, 도 16 및 도 17은 각각 일 실시예에 따른 표시 패널에서 하나의 화소 영역의 개략적인 단면도이다.
도 15는 일 실시예에 따른 표시 패널의 적층 구조를 개략적으로 나타낸 단면도이다. 도 15에 도시된 단면은 대략 하나의 화소 영역에 대응할 수 있다.
표시 패널은 기본적으로 기판(SB), 기판(SB) 위에 형성된 트랜지스터(TR), 그리고 트랜지스터(TR)에 연결되어 있는 발광 다이오드(LED)를 포함할 수 있다. 발광 다이오드(LED)는 화소(PX)에 대응할 수 있다. 도 15에서 기판(SB)과 제1 절연층(IL1) 사이에 위치하는 구성들은 도 5 및 도 14에서 기판(SB)과 제1 절연층(IL1) 사이의 도시가 생략된 구성들에 대응할 수 있다.
기판(SB)은 폴리이미드, 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 등의 고분자 수지를 포함하는 플렉서블(flexible) 기판일 수 있다. 기판(SB)은 다중층일 수 있고, 예컨대 고분자 수지를 포함하는 베이스층(base layer)과 무기층인 배리어층(barrier layer)이 교번하여 적층될 수 있다. 기판(SB)은 유리와 같은 재료로 이루어질 수도 있다.
기판(SB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 반도체층의 형성 시 기판(SB)으로부터 불순물을 차단하여 반도체층의 특성을 향상시키고, 기판(SB)의 표면을 평탄화하여 반도체층의 응력을 완화할 수 있다. 버퍼층(BF)은 규소 질화물(SiNx), 규소 산화물(SiOx), 규소 질산화물(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 버퍼층(BF)은 비정질 규소(Si)를 포함할 수도 있다.
버퍼층(BF) 위에는 트랜지스터(TR)의 반도체층(AL)이 위치할 수 있다. 반도체층(AL)은 제1 영역, 제2 영역 및 이들 영역 사이의 채널 영역을 포함할 수 있다. 반도체층(AL)은 비정질 규소, 다결정 규소 및 산화물 반도체 중 어느 하나를 포함할 수 있다. 일례로, 반도체층(AL)은 저온다결정규소(LTPS)를 포함하거나, 아연(Zn),　인듐(In), 갈륨(Ga) 및 주석(Sn) 중 적어도 하나를 포함하는 산화물 반도체 물질을 포함할 수 있다. 일례로, 반도체층(AL)은 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
반도체층(AL) 위에는 제1 게이트 절연층(GI1)이 위치할 수 있다. 제1 게이트 절연층(GI1)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제1 게이트 절연층(GI1) 위에는 트랜지스터(TR)의 게이트 전극(GE), 커패시터(CS)의 제1 전극(C1) 등을 포함할 수 있는 제1 게이트 도전층이 위치할 수 있다. 제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제1 게이트 도전층 위에는 제2 게이트 절연층(GI2)이 위치할 수 있다. 제2 게이트 절연층(GI2)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제2 게이트 절연층(GI2) 위에는 커패시터(CS)의 제2 전극(C2) 등을 포함할 수 있는 제2 게이트 도전층이 위치할 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제2 게이트 절연층(GI2) 및 제2 게이트 도전층 위에는 층간 절연층(ILD)이 위치할 수 있다. 층간 절연층(ILD)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
층간 절연층(ILD) 위에는 트랜지스터(TR)의 제1 전극(SE) 및 제2 전극(DE) 등을 포함할 수 있는 제1 데이터 도전층이 위치할 수 있다. 제1 전극(SE) 및 제2 전극(DE)은 절연층들(GI1, GI2, ILD)에 형성된 접촉 구멍들을 통해 반도체층(AL)의 제1 영역 및 제2 영역에 각각 연결될 수 있다. 제1 전극(SE) 및 제2 전극(DE) 중 하나는 소스 전극이고 다른 하나는 드레인 전극을 수 있다. 제1 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 제1 데이터 도전층은 몰리브덴, 크롬, 탄탈륨, 티타늄 등의 내화성 금속을 포함하는 하부층, 알루미늄, 구리, 은 등의 비저항이 낮은 금속을 포함하는 중간층, 그리고 내화성 금속을 포함하는 상부층을 포함할 수 있다. 일례로, 제3 도전층은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)과 같은 3중층 구조를 가질 수 있다.
제1 데이터 도전층 위에는 제1 절연층(IL1)이 위치할 수 있다. 제1 절연층(IL1)은 유기 절연층일 수 있다. 예컨대, 제1 절연층(IL1)은 폴리메틸메타크릴레이트(poly(methyl methacrylate)), 폴리스티렌(polystyrene)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자(예컨대, 폴리이미드), 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다.
제1 절연층(IL1) 위에는 연결자(CL) 등을 포함할 수 있는 제2 데이터 도전층이 위치할 수 있다. 연결자(CL)는 제1 절연층(IL1)에 형성된 접촉 구멍을 통해 트랜지스터(TR)의 제2 전극(DE)에 연결될 수 있다. 제2 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 제2 데이터 도전층은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)과 같은 3중층 구조를 가질 수 있다.
제2 데이터 도전층 위에는 제2 절연층(IL2)이 위치할 수 있다. 제2 절연층(IL2)은 유기 절연층일 수 있다. 예컨대, 제2 절연층(IL2)은 폴리메틸메타크릴레이트, 폴리스티렌과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다.
제2 절연층(IL2) 위에는 발광 다이오드(LED)의 화소 전극(E1)이 위치할 수 있다. 화소 전극(E1)은 제2 절연층(IL2)에 형성된 접촉 구멍을 통해 연결자(CL)와 연결될 수 있다. 따라서 화소 전극(E1)은 트랜지스터(TR)의 제2 전극(DE)과 전기적으로 연결되어 발광 다이오드(LED)의 밝기를 제어하는 구동 전류를 인가받을 수 있다. 화소 전극(E1)이 연결되는 트랜지스터(TR)는 구동 트랜지스터(driving transistor)이거나 구동 트랜지스터와 전기적으로 연결된 트랜지스터일 수 있다. 화소 전극(E1)은 반사성 도전 물질 또는 반투과성 도전 물질로 형성될 수 있고, 투명한 도전 물질로 형성될 수도 있다. 화소 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 같은 투명 도전 물질을 포함할 수 있다. 화소 전극(E1)은 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au)과 같은 금속 또는 금속 합금을 포함할 수 있다. 화소 전극(E1)은 다중층일 수 있고, 예컨대 ITO/은(Ag)/ITO와 같은 3중층 구조를 가질 수 있다.
제2 절연층(IL2) 위에는 유기 절연층일 수 있는 화소 정의층(PDL)이 위치할 수 있다. 화소 정의층(PDL)은 화소 전극(E1)과 중첩하는 개구를 가질 수 있다.
화소 전극(E1) 위에는 발광 다이오드(LED)의 발광 부재(LM)가 위치할 수 있고, 발광 부재(LM) 위에는 발광 다이오드(LED)의 공통 전극(E2)이 위치할 수 있다. 공통 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속 또는 금속 합금으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 공통 전극(E2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 같은 투명 도전성 산화물을 포함할 수 있다. 공통 전극(E2)에는 공통 전압이 인가될 수 있다.
각 화소(PX)의 화소 전극(E1), 발광 부재(LM) 및 공통 전극(E2)은 유기 발광 다이오드 또는 무기 발광 다이오드와 같은 발광 다이오드(LED)를 이룬다. 화소 전극(E1)은 발광 다이오드(LED)의 애노드(anode)일 수 있고, 공통 전극(E2)은 발광 다이오드(LED)의 캐소드(cathode)일 수 있다.
공통 전극(E2) 위에는 캐핑층(CPL)이 위치할 수 있다. 캐핑층(CPL)은 굴절률 조정을 통해 광 효율을 증가시킬 수 있다. 캐핑층(CPL)은 공통 전극(E2)을 전체적으로 덮도록 위치할 수 있다. 캐핑층(CPL)은 유기 절연 물질을 포함할 수 있고, 무기 절연 물질을 포함할 수도 있다.
캐핑층(CPL) 위에는 봉지층(EN)이 위치할 수 있다. 봉지층(EN)은 발광 다이오드(LED)를 봉지하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(EN)은 하나 이상의 무기층(EIL1, EIL2)과 하나 이상의 유기층(EOL)을 포함하는 박막 봉지층일 수 있다.
봉지층(EN) 위에는 터치 전극들을 포함하는 터치 센서층(도시되지 않음)이 위치할 수 있다. 터치 전극들은 발광 다이오드(LED)와 중첩하는 개구를 가진 메시(mesh) 형상일 수 있다. 터치 센서층 위에는 외광 반사를 줄이기 위한 반사 방지층(도시되지 않음)이 위치할 수 있다.
도 16의 실시예에 따른 표시 패널은, 도 15에 도시되는 실시예와 비교하여, 층간 절연층(ILD)과 제1 절연층(IL1) 사이에 평탄화층(VIA)이 위치하고, 평탄화층(VIA)과 제1 절연층(IL1) 사이에 연결자(CL')를 포함할 수 있는 데이터 도전층이 더 위치하고 있다. 연결자(CL')는 평탄화층(VIA)에 형성된 접촉 구멍을 통해 트랜지스터(TR)의 제2 전극(DE)에 연결될 수 있고, 연결자(CL)는 제1 절연층(IL1)에 형성된 접촉 구멍을 통해 연결자(CL')에 연결될 수 있다. 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 데이터 도전층은 티타늄/알루미늄/티타늄(Ti/Al/Ti)과 같은 3중층 구조를 가질 수 있다. 평탄화층(VIA)은 유기 절연층일 수 있다. 예컨대, 평탄화층(VIA)은 폴리메틸메타크릴레이트, 폴리스티렌과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다.
도 16에서 기판(SB)과 제1 절연층(IL1) 사이에 위치하는 구성들은 도 5 및 도 14에서 기판(SB)과 제1 절연층(IL1) 사이의 도시가 생략된 구성들에 대응할 수 있다.
도 17에 도시되는 표시 패널은, 도 15에 도시되는 실시예와 비교하여, 제2 게이트 절연층(GI2) 바로 위에 제1 절연층(IL1)이 위치하고 있다. 제1 절연층(IL1)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 화소 전극(E1)은 제2 절연층(IL2)에 형성된 접촉 구멍을 통해 트랜지스터(TR)의 제2 전극(DE)에 연결될 수 있다.
도 17에서 기판(SB)과 제1 절연층(IL1) 사이에 위치하는 구성들은 도 5 및 도 14에서 기판(SB)과 제1 절연층(IL1) 사이의 도시가 생략된 구성들에 대응할 수 있다. 도 5 및 도 14에 도시되는 연결자(CL)는 제2 전극(DE)에 대응할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 표시 장치 CGL: 전하 생성층
n-CGL: n형 전하 생성층 p-CGL: p형 전하 생성층
CL, CL': 연결자 DP: 표시 패널
E1, E1a, E1b, E1c: 화소 전극
E2: 공통 전극 EN: 봉지층
ES: 식각 정지층 GR, GR1, GR2, GR3: 그루브
IL1, IL2: 절연층 LA: 주변 영역
LED, LEDa, LEDb, LEDc: 발광 다이오드
LEa, LEb, LEc: 발광층 LUa, LUb: 제1 발광부
MP: 마스크 패턴 OP: 개구
Oa, Ob, Oc: 개구 PDL: 화소 정의층
PX, PXa, PXb, PXc: 화소 SB: 기판
TR: 트랜지스터 VIA: 평탄화층

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제2 절연층,
    상기 제2 절연층 위에 위치하며 상기 트랜지스터와 전기적으로 연결되어 있는 화소 전극,
    상기 제1 절연층 또는 상기 제2 절연층 위에 위치하는 식각 정지층,
    제2 절연층 위에 위치하며 상기 식각 정지층과 중첩하는 개구를 가진 화소 정의층, 그리고
    상기 화소 전극 및 상기 화소 정의층 위에 위치하는 발광 부재
    를 포함하며,
    상기 발광 부재는 제1 발광부, 전하 생성층 및 제2 발광부를 포함하고, 상기 발광 부재는 상기 개구 내에서 단절되어 있는 발광 표시 장치.
  2. 제1항에서,
    상기 개구는 언더컷 구조를 갖는 발광 표시 장치.
  3. 제1항에서,
    상기 개구는 깊이 방향으로 폭이 점점 좁아지다가 점점 넓어지는 발광 표시 장치.
  4. 제1항에서,
    상기 전하 생성층은 n형 전하 생성층 및 p형 전하 생성층을 포함하고,
    상기 전하 생성층은 상기 식각 정지층의 양측에서 분리되어 있는 발광 표시 장치.
  5. 제4항에서,
    상기 전하 생성층은 상기 식각 정지층 위에 위치하는 부분을 포함하는 발광 표시 장치.
  6. 제1항에서,
    상기 발광 부재 위에 위치하는 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 개구 내에서 단절되어 있는 발광 표시 장치.
  7. 제6항에서,
    상기 공통 전극은 상기 식각 정지층 위에 위치하는 부분을 포함하는 발광 표시 장치.
  8. 제1항에서,
    상기 식각 정지층은 투명 도전성 산화물층을 포함하는 발광 표시 장치.
  9. 제1항에서,
    상기 식각 정지층은 상기 제2 절연층 위에 위치하고,
    상기 식각 정지층은 순차적으로 적층된 투명 도전성 산화물층, 금속층 및 투명 도전성 산화물층을 포함하는 발광 표시 장치.
  10. 제1항에서,
    상기 식각 정지층은 상기 화소 전극과 동일 공정에서 동일 재료로 형성되어 있는 발광 표시 장치.
  11. 제1항에서,
    상기 제1 절연층과 상기 제2 절연층 사이에 위치하며 상기 화소 전극이 연결되어 있는 연결자를 더 포함하며,
    상기 연결자는 상기 트랜지스터의 한 전극이거나 상기 한 전극과 연결되어 있고,
    상기 식각 정지층은 상기 연결자와 동일 공정에서 동일 재료로 형성되어 있는 발광 표시 장치.
  12. 제11항에서,
    상기 개구는 상기 화소 정의층 및 상기 제2 절연층을 관통하여 형성되어 있는 발광 표시 장치.
  13. 제1항에서,
    상기 제1 발광부 및 상기 제2 발광부는 각각 정공 전달층, 상기 정공 전달층 위에 위치하는 전자 전달층, 그리고 상기 정공 전달층과 상기 전자 전달층 사이에 위치하며 상기 화소 전극과 중첩하는 발광층을 포함하는 발광 표시 장치.
  14. 기판,
    상기 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제2 절연층,
    상기 제2 절연층 위에 위치하며 상기 트랜지스터와 전기적으로 연결되어 있는 화소 전극,
    상기 제1 절연층 또는 상기 제2 절연층 위에 위치하는 식각 정지층,
    제2 절연층 위에 위치하며 상기 식각 정지층과 중첩하는 개구를 가진 화소 정의층, 그리고
    상기 화소 전극, 상기 화소 정의층 및 상기 식각 정지층 위에 위치하는 발광 부재
    를 포함하며,
    상기 발광 부재는 상기 화소 정의층 위에 위치하는 부분과 상기 식각 정지층 위에 위치하는 부분이 분리되어 있는 발광 표시 장치.
  15. 제14항에서,
    상기 식각 정지층은 다른 전극 또는 신호선과 연결되어 있지 않은 발광 표시 장치.
  16. 제14항에서,
    상기 식각 정지층은 상기 제2 절연층 위에 위치하고,
    상기 식각 정지층은 투명 도전성 산화물층을 포함하는 발광 표시 장치.
  17. 제14항에서,
    상기 식각 정지층은 상기 화소 전극과 동일 공정에서 동일 재료로 형성되어 있는 발광 표시 장치.
  18. 제14항에서,
    상기 식각 정지층은 상기 제1 절연층과 접하고,
    상기 식각 정지층은 내화성 금속층을 포함하는 발광 표시 장치.
  19. 제14항에서,
    상기 발광 부재 위에 위치하는 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 식각 정지층 위에 위치하는 부분을 포함하는 발광 표시 장치.
  20. 제14항에서,
    상기 개구는 언더컷 구조를 갖는 발광 표시 장치.
KR1020210172893A 2021-12-06 2021-12-06 발광 표시 장치 KR20230085262A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210172893A KR20230085262A (ko) 2021-12-06 2021-12-06 발광 표시 장치
US17/860,206 US20230180537A1 (en) 2021-12-06 2022-07-08 Light emitting display device
CN202211375377.6A CN116249397A (zh) 2021-12-06 2022-11-04 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210172893A KR20230085262A (ko) 2021-12-06 2021-12-06 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230085262A true KR20230085262A (ko) 2023-06-14

Family

ID=86607324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210172893A KR20230085262A (ko) 2021-12-06 2021-12-06 발광 표시 장치

Country Status (3)

Country Link
US (1) US20230180537A1 (ko)
KR (1) KR20230085262A (ko)
CN (1) CN116249397A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063774A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN116600612B (zh) * 2023-07-14 2023-12-12 合肥维信诺科技有限公司 显示面板、显示装置及显示面板的制备方法

Also Published As

Publication number Publication date
US20230180537A1 (en) 2023-06-08
CN116249397A (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
EP3506361B1 (en) Light emitting display device
CN106935594B (zh) 有机发光显示装置
KR102620576B1 (ko) 유기발광 표시장치 및 그의 제조방법
CN111554714B (zh) 显示基板及其制备方法、显示装置
US20230180537A1 (en) Light emitting display device
US11626456B2 (en) Display device including stepped section substrate with embedded camera
US9911802B2 (en) Display device and method for manufacturing the same
KR20190118221A (ko) 유기 발광 표시 장치
JP6995581B2 (ja) 発光表示装置及びその製造方法
KR20210084766A (ko) 표시 장치 및 이의 제조 방법
KR20220063790A (ko) 표시 장치 및 그 제조 방법
KR20220065122A (ko) 표시 장치
KR20180077856A (ko) 전계발광 표시장치
US11653523B2 (en) Display device
KR20220089777A (ko) 표시 장치
KR20220106264A (ko) 표시 장치 및 포토 마스크
KR20230071816A (ko) 발광 표시 장치
EP3882751A1 (en) Display device
JP7378454B2 (ja) 有機発光表示装置
KR20240055220A (ko) 발광 표시 장치 및 그 제조 방법
US20240138232A1 (en) Light Emitting Display Device
US20240032394A1 (en) Display device and method of manufacturing the same
KR20220053757A (ko) 표시 장치
KR20220100146A (ko) 표시 장치
KR20230131404A (ko) 표시 장치