JP5224194B2 - Ｔｆｔアレイ検査方法およびｔｆｔアレイ検査装置 - Google Patents

Description

液晶基板等の製造過程等で行われるＴＦＴアレイ検査工程に関し、特に、ＴＦＴアレイ検査をする際のＴＦＴアレイ駆動に関する。

液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程では、製造過程中にＴＦＴアレイ検査工程を含み、このＴＦＴアレイ検査工程において、ＴＦＴアレイの欠陥検査が行われている。

ＴＦＴアレイは、例えば液晶表示装置のピクセル（画素電極）を選択するスイッチング素子として用いられる。ＴＦＴアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にＴＦＴ（Thin film transistor）が配設され、このＴＦＴにピクセル（画素電極）が接続される。

液晶表示装置は、上記したＴＦＴアレイが設けられた基板と対向基板との間に液晶層を挟むことで構成され、対向基板が備える対向電極と画素電極との間に画素容量が形成される。画素電極には、上記の画素容量以外に付加容量（Ｃｓ）が接続される。この付加容量（Ｃｓ）の一方は画素電極に接続され、他方は共通ラインあるいはゲートラインに接続される。共通ラインに接続される構成のＴＦＴアレイはCs on Com型ＴＦＴアレイと呼ばれ、ゲートラインに接続される構成のＴＦＴアレイはCs on Gate型ＴＦＴアレイと呼ばれる。

このＴＦＴアレイにおいて、走査線（ゲートライン）や信号線（ソースライン）の断線、走査線（ゲートライン）と信号線（ソースライン）の短絡、ピクセル（画素）を駆動するＴＦＴの特性不良による画素欠陥等の欠陥検査は、例えば、対向電極を接地し、ゲートラインの全部あるいは一部に、例えば、−１５Ｖ〜＋１５Ｖの直流電圧を所定間隔で印加し、ソースラインの全部あるいは一部に検査信号を印加することによって行っている。（例えば、特許文献１の従来技術。）

ＴＦＴアレイ検査装置は、ＴＦＴアレイに検査用の駆動信号を入力し、そのときの電圧状態を検出することで欠陥検出を行うことができる。また、液晶の表示状態を観察することによって、ＴＦＴアレイの欠陥検出を行っても良い。液晶の表示状態を観察することによってＴＦＴアレイを検査する場合には、ＴＦＴアレイ基板と対向電極との間に液晶層を挟んだ液晶表示装置の状態で検査する他に、液晶層と対向電極を備えた検査治具をＴＦＴアレイ基板に取り付けることによって、液晶表示装置に至らない半製品の状態で検査することもできる。

ＴＦＴアレイには、その製造プロセス中に様々な欠陥が発生する可能性がある。図１９〜図２１は欠陥例を説明するためのＴＦＴアレイの等価回路である。

図１９はＴＦＴアレイを構成する各要素部分で生じる欠陥を説明するための図である。図１９中の破線で示す各箇所において、ピクセル１２oeとソースライン１５eとの間に短絡欠陥（Ｓ−Ｄshort）を示し、ピクセル１２eoとゲートライン１４eとの間に短絡欠陥（Ｇ−Ｄshort）を示し、ピクセル１２eoとＣｓラインとの間に短絡欠陥（Ｄ−Ｃｓshort）を示している。

また、上記した各ピクセルにおける欠陥の他に、隣接するピクセル間で生じる隣接欠陥と呼ばれるものがある。この隣接欠陥として、横方向で隣接するピクセル間の欠陥（横ＰＰと呼ばれる）、縦方向で隣接するピクセル間の欠陥（縦ＰＰと呼ばれる）、隣接するソースライン間の短絡（ＳＳshortと呼ばれる）、隣接するゲートライン間の短絡（ＧＧshortと呼ばれる）が知られている。

図２０は横方向の隣接欠陥を説明するための図である。図２０中の破線は、横方向で隣接するピクセル１２eoと１２eeと間の短絡欠陥（横ＰＰ）と、横方向で隣接するソースラインＳｏとＳｅとの間の短絡欠陥（ＳＳshort）をそれぞれ示している。

図２１は縦方向の隣接欠陥を説明するための図である。図２１中の破線は、縦方向で隣接するピクセル１２ooと１２eoと間の短絡欠陥（縦ＰＰ１）、および、縦方向で隣接するピクセル１２oeと１２eeと間の短絡欠陥（縦ＰＰ２）と、縦方向で隣接するゲートラインＧｏとＧｅとの間の短絡欠陥（ＧＧshort）をそれぞれ示している。

電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってＴＦＴアレイの電気的検査を行っている。

前記図１９に示すような各ピクセルに生じる欠陥を検査する駆動パターンとしては、例えば、図２２示すような検査パターンがある。なお、図２２（ａ），（ｂ），（ｅ），（ｆ）はゲート信号を示し、図２２（ｃ），（ｄ），（ｇ），（ｈ）はソース信号を示している。

検査用の駆動パターンは、一ゲート周期内に、ゲートをオンとした後に全ピクセルを＋電圧に保持する＋電圧保持時間と、次にゲートをオンとした後にピクセルを−電圧に保持する−電圧保持時間とを備える。＋電圧保持時間では全ピクセルに＋電圧が印加され、−電圧保持時間では全ピクセルに−電圧が印加され。欠陥検出は、＋電圧保持時間で検出されるピクセル電圧と−電圧保持時間で検出されるピクセル電圧とを加算することによって欠陥検出を行っている。

図２２（ａ）〜（ｄ）の駆動パターンは＋電圧保持時間と−電圧保持時間との時間比率を１：１とする駆動パターン例を示し、図２２（ｅ）〜（ｈ）の駆動パターンは＋電圧保持時間と−電圧保持時間との時間比率を３：１とする駆動パターン例を示している。

駆動パターンの一ゲート周期は例えば１６msecとし、＋電圧保持時間と−電圧保持時間との時間比率が１：１の場合には＋電圧保持時間は８msecとなり、＋電圧保持時間と−電圧保持時間との時間比率が３：１の場合には＋電圧保持時間は１２msecとなる。

このゲート信号とソース信号との組み合わせによって、ＴＦＴアレイの全ピクセルに正電圧（ここでは１０ｖ）と負電圧（ここでは−１０ｖ）を交互に印加する。

駆動パターンは、全ピクセルに同電圧を印加するパターンの他に、隣接するピクセルに互いに異なる電位が印加されるパターンを用いることによって隣接欠陥を検出する。隣接欠陥を検出するための検査パターンは種々の検査パターンを用いることができ、例えば、横方向隣接欠陥を検出する場合にはＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）が形成する電圧分布が縦縞パターンとなるように電圧を印加する。この縦縞パターンは、ＴＦＴアレイの縦方向のピクセルを同電圧とし、隣接する横方向のピクセル列同士は異なる電圧としている。これによって、横方向隣接欠陥を検出する。

また、縦方向隣接欠陥を検出する場合にはＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）が形成する電圧分布が横縞パターンとなるように電圧を印加する。この横縞パターンは、ＴＦＴアレイの横方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧としている。これによって、縦方向隣接欠陥を検出する。（例えば、特許文献２）
特開平５−３０７１９２号公報 特開２００８−５８７６７号公報

ＴＦＴアレイに発生する電気的欠陥は、欠陥種によって＋電圧保持時間で検出される欠陥と−電圧保持時間で検出される欠陥があることが知られている。例えば、ＳＤ欠陥は＋電圧保持時間で検出され易く、ＤＣｓ欠陥は−電圧保持時間で検出され易い。

従来使用される駆動パターンでは、一ゲート周期内に＋電圧保持時間と−電圧保持時間を備え、＋電圧保持時間で検出されるピクセル電圧と−電圧保持時間で検出されるピクセル電圧とを加算することによって欠陥検出を行っている。ＴＦＴアレイ検査は、一ゲート周期内を複数のフレームに分割し、各フレームの時間を単位として全ピクセルを走査してピクセル電圧を検出する。通常、一ゲート周期は１０フレームを含んでおり、各フレームにおいて全ピクセルを走査することによって全部で１０個の検出データが取得される。

このような駆動パターンを用いた欠陥検出では、欠陥検出に寄与しない駆動パターン部分がピクセル電圧に与える影響によって欠陥検出率が低下するという問題があり、また、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存することによって、欠陥検出率が低下するという問題がある。

図２３は従来の駆動パターンによる欠陥検出を説明するための図である。図２３（ａ）はＳＤ短絡欠陥を検出する例を示し、図２３（ｂ）はＤＣｓ短絡欠陥を検出する例を示し、図２３（ｃ）はＧＤ短絡欠陥を検出する例を示している。なお、ここでは、９個のピクセルの内で中央のピクセルに欠陥が発生した場合について示している。

＋電圧保持時間と−電圧保持時間で得られる電圧を加算して得られる欠陥ピクセルと正常ピクセルとの電圧差について見ると、図２３（ａ）に示すＳＤ短絡では１０Ｖとなり、図２３（ｂ）に示すＤＣｓ短絡では４Ｖとなり、図２３（ｃ）に示すＧＤ短絡では１３Ｖとなる。

ＳＤ欠陥の各電圧保持時間における欠陥ピクセルの電圧と正常ピクセルの電圧との電圧差について見ると、＋電圧保持時間では２４Ｖであるのに対して、−電圧保持時間では０Ｖであるため、加算して得られる電圧差は１０Ｖとなり、欠陥検出のための電圧差が減少する。

ＤＣｓ欠陥の各電圧保持時間における欠陥ピクセルの電圧と正常ピクセルの電圧との電圧差について見ると、＋電圧保持時間では１０Ｖであるのに対して、−電圧保持時間では１４Ｖであるため、加算して得られる電圧差は４Ｖとなり、欠陥検出のための電圧差が減少する。

また、ＧＤ欠陥の各電圧保持時間における欠陥ピクセルの電圧と正常ピクセルの電圧との電圧差について見ると、＋電圧保持時間では２７Ｖであるのに対して、−電圧保持時間では３Ｖであるため、加算して得られる電圧差は１３Ｖとなり、欠陥検出のための電圧差が減少する。

このように、＋電圧保持時間あるいは−電圧保持時間において、欠陥検出に寄与しない電圧保持時間で検出されるピクセル電圧によって欠陥検出率が低下するという問題がある。

また、ＴＦＴアレイの欠陥種の中には、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存する場合がある。このような欠陥種を検出する場合には、従来のように一ゲート周期内で＋電圧保持時間と−電圧保持時間を切り換えて電圧を印加すると、保持時間が短いため欠陥を検出するに十分な電圧変化が得られず、欠陥検出の検出効率が低下する。

このように、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存することによって、欠陥検出率が低下するという問題がある。

そこで、本発明は前記した従来の問題点を解決し、欠陥検出の検出率を向上させることができるＴＦＴの駆動パターンを提供することを目的とする。

より詳細には、＋電圧保持時間あるいは−電圧保持時間において、欠陥検出に寄与しない電圧保持時間で検出されるピクセル電圧による欠陥検出率の低下を解決することを目的とし、また、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存することによる欠陥検出率の低下を解決することを目的とする。

本発明は、ピクセルを駆動するための駆動パターンにおいて、１ゲート周期内でピクセルに対して印加する電圧を＋電圧と−電圧とで切り換え、ピクセルに＋電圧を保持させる＋電圧保持時間と、ピクセルに−電圧を保持させる−電圧保持時間とを備える従来の駆動パターンに代えて、１ゲート周期内でピクセルに対して印加する電圧を＋電圧あるいは−電圧の一方の電圧のみとし、一周期内においてピクセルに対して＋電圧あるいは−電圧の一方の電圧を保持させる駆動パターンを用いてＴＦＴアレイを駆動する。この駆動パターンを用いることによって、１ゲート周期の一周期における電圧保持時間では、ピクセルには＋電圧あるいは−電圧の何れか一方の電圧が保持される。

本発明の駆動パターンを用いることによって、欠陥検出に寄与しない電圧保持時間が削除されるため、この欠陥検出に寄与しない電圧保持時間による検出ピクセル電圧に対する影響を解消することができ、欠陥検出率を向上させることができる。

また、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存する場合に、本発明の駆動パターンを用いることによって、電圧保持時間を長くすることができ、欠陥検出率を向上させることができる。

本発明のＴＦＴ基板の検査方法は、ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であり、ＴＦＴアレイの全ピクセルを走査する時間幅を１フレームとし、複数のフレームによってＴＦＴ基板を検査する１ゲート周期を構成する。したがって、１ゲート周期は複数の各フレームにおいてＴＦＴアレイの全ピクセルの走査が行われ、検出信号を取得することができる。

本発明のＴＦＴ基板の検査方法は、１ゲート周期が備える全フレームについて走査を行って検出信号を取得する形態とする他に、１ゲート周期が備える全フレームの内から選択したフレームについて走査を行って検出信号を取得する形態としてもよい。このとき、１ゲート周期の内で、時間的に後のフレームにおいて走査を行い、この走査で検出した検出信号を用いて欠陥検出を行ってもよい。この時間的に後のフレームの走査で検出される検出信号を用いることによって、欠陥検出に時間を要する欠陥種の検出効率を向上させることができる。

本発明のＴＦＴ基板の検査方法は、ＴＦＴアレイの全ピクセルを走査する時間幅を１フレームとし、このフレームを複数含むゲート周期において、ピクセルを駆動するための駆動パターンとして、時間的に第１番目のフレームの初期期間において正電圧又は負電圧の一方の電圧とした後、第１番目のフレームの残余の期間および第２番目以降のフレームにおいて前記電圧の正負を反転させる電圧パターンを備える。

この電圧パターンを用いて、ＴＦＴアレイのピクセルに第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加した後、１ゲート周期の全時間幅に亘ってピクセルに印加した電圧を保持させる。

第１番目のフレームの初期期間において、ＴＦＴアレイのＴＦＴをオン状態とすることによって、ＴＦＴアレイのピクセルに第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加する。一方、ＴＦＴアレイのＴＦＴをオフ状態とすることによって、１ゲート周期の全時間幅に亘ってピクセルに印加した電圧を保持させる。

また、ＴＦＴアレイに対してゲートラインとソースラインを格子状に配列する。ゲートラインに印加するゲート信号によって、ＴＦＴアレイのＴＦＴのオン状態とオフ状態を制御する。ソースラインに印加するソース信号によって、オン状態のＴＦＴを介してピクセルに電圧パターンの電圧を印加し、印加した電圧をピクセルに保持させる。

また、ピクセルに対して付加容量を介して接続される共通ラインの電圧を負側にオフセットさせることによって、正常ピクセルと短絡欠陥ピクセルとの電圧差を増加させる。電圧差を増加させることによって、欠陥検出の検出効率を向上させることができる。

また、１ゲート周期は複数のフレームを備え、各フレームにおいて全ピクセルを走査することによって検出信号が取得される。１ゲート周期が備える複数のフレームにおいて、時間的に後のフレームの走査で取得した検出信号に基づいて欠陥検出を行う。欠陥種によっては、欠陥によって得られる検出信号はピクセルに印加電圧を保持しておく保持時間に依存するものがある。このような欠陥種の欠陥検出では、時間的に後のフレームで所得される検出信号を用いることによって、長い保持時間による検出信号を取得することができ、検出効率を向上させることができる。

本発明のＴＦＴ基板の検査装置は、ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子によって検出し、ＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査装置である。

本発明の検査装置は、ＴＦＴ基板に電子線を照射する電子線源と、ＴＦＴ基板から放出される二次電子を検出する検出器と、ＴＦＴ基板のＴＦＴアレイに検査信号を生成し印加する検査信号生成部と、検出器の検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備える。

本発明の検査信号生成部は、ＴＦＴアレイの全ピクセルを走査する時間幅を１フレームとし、１ゲート周期内に複数のフレームを備える。この１ゲート周期において、ピクセルを駆動するための駆動パターンとして、複数のフレームの内で時間的に第１番目のフレームの初期期間において正電圧又は負電圧の一方の電圧とした後、第１番目のフレームの残余の期間および第２番目以降のフレームにおいて前記電圧の正負を反転させる電圧パターンを備える検査信号を生成する。

本発明の欠陥検出部は、検査信号生成部で生成した電圧パターンを用いて、ＴＦＴアレイのピクセルに第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加した後、１ゲート周期の全時間幅に亘って前記ピクセルに印加した電圧を保持させ、電圧保持によって取得されるピクセル電圧に基づいてピクセルの欠陥を検出する。

以上説明したように、本発明のＴＦＴ基板の検査方法およびＴＦＴ基板の検査装置によれば、欠陥検出に寄与しない電圧保持時間が削除されるため、この欠陥検出に寄与しない電圧保持時間による検出ピクセル電圧に対する影響を解消することができ、欠陥検出率を向上させることができる。

また、本発明のＴＦＴ基板の検査方法およびＴＦＴ基板の検査装置によれば、ピクセルの電圧変化が駆動パターンの印加電圧の保持時間に依存する場合に、本発明の駆動パターンを用いることによって、電圧保持時間を長くすることができ、欠陥検出率を向上させることができる。

本発明のＴＦＴアレイ検査装置の概略図である。 Cs on Com型ＴＦＴアレイの構成を模式的に示す図である。 Cs on Com型ＴＦＴアレイの等価回路図である。 Cs on Gate型ＴＦＴアレイの構成を模式的に示す図である。 Cs on Gate型ＴＦＴアレイの等価回路図である。 ＴＦＴアレイ検査における１ゲート周期を説明するための図である。 本発明の第１の形態の検査信号の信号パターンを説明するための信号図である。 本発明の第１の形態の検査信号の信号パターンによるピクセル波形を説明するための信号図である。 本発明の第１の形態の検査信号の信号パターンによるピクセル電圧状態を説明するため図である。 本発明の第２の形態の検査信号の信号パターンを説明するための信号図である。 本発明の第２の形態の検査信号の信号パターンによるピクセル波形を説明するための信号図である。 本発明の第２の形態の検査信号の信号パターンによるピクセル電圧状態を説明するため図である。 本発明の第３の形態の検査信号の信号パターンを説明するための信号図である。 本発明の第３の形態の検査信号の信号パターンによるピクセル波形を説明するための信号図である。 本発明の第３の形態の検査信号の信号パターンによるピクセル電圧状態を説明するため図である。 本発明の第４の形態の検査信号の信号パターンを説明するための信号図である。 本発明の第４の形態の検査信号の信号パターンによるピクセル波形を説明するための信号図である。 本発明の第４の形態の検査信号の信号パターンによるピクセル電圧状態を説明するための図である。 ＴＦＴアレイの欠陥を説明するための図である。 横方向隣接欠陥を説明するための図である。 縦方向の隣接欠陥を説明するための図である。 欠陥を検出するための検査パターンを説明するための信号図である。 検査パターンで駆動した際に発生するピクセルの電圧状態を示す図である。

符号の説明

１…アレイ検査装置
２…電子線源
３…二次電子検出器
４…検査信号生成部
５…信号処理部
６…欠陥検出部
７…ステージ
８…プローバ
９…走査制御部
１０…基板
１１Ａ…エリア
１２…ピクセル
１３…付加容量（Ｃｓ）
１４…ゲートライン
１５…ソースライン
１６…Ｃｓライン。

以下、本発明の実施の形態について、図を参照しながら詳細に説明する。以下、本発明のＴＦＴ基板の検査装置の構成例について図１を用いて説明し、本発明のＴＦＴ基板の検査態様について図７〜図１８を用いて説明する。図７〜図９はピクセルを共通ラインに接続するCs on Com型ＴＦＴアレイにおいて１ゲート周期を＋電圧保持時間とする第１の検査態様を説明するための図であり、図１０〜図１２はピクセルを共通ラインに接続するCs on Com型ＴＦＴアレイにおいて１ゲート周期を−電圧保持時間とする第２の検査態様を説明するための図であり、図１３〜図１５はピクセルをゲートラインに接続するCs on Gate型ＴＦＴアレイにおいて１ゲート周期を＋電圧保持時間とする第３の検査態様を説明するための図であり、図１６〜図１８はピクセルをゲートラインに接続するCs on Com型ＴＦＴアレイにおいてチェッカーパターンで１ゲート周期を＋電圧保持時間とする第４の検査態様を説明するための図である。また、図２〜図５はＴＦＴアレイを説明するための図である。

以下、本発明の実施の形態について、図を参照しながら詳細に説明する。

図１は、本発明のＴＦＴアレイ検査装置の概略図である。
ＴＦＴアレイ検査装置１は、ＴＦＴ基板１０にアレイ検査用の検査信号を生成する検査信号生成部４と、検査信号生成部４で生成した検査信号をＴＦＴ基板１０に印加するプローバ８と、ＴＦＴ基板の電圧印加状態を検出する機構（２，３，５）と、検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部６を備える。

プローバ８は、プローブピン（図示していない）が設けられたプローバフレームを備える。プローバ８は、ＴＦＴ基板１０上に載置する等によってプローブピンをＴＦＴ基板１０上に形成した電極に接触させ、ＴＦＴアレイに検査信号を印加する。

ＴＦＴ基板の電圧印加状態を検出する機構は種々の構成とすることができる。図１に示す構成は、電子線による検出構成であり、ＴＦＴ基板１０上に電子線を照射する電子線源２、照射された電子線によってＴＦＴ基板１０から放出される二次電子を検出する二次電子検出器３、二次電子検出器３の検出信号を信号処理してＴＦＴ基板１０上の電位状態を検出する信号処理部５等を備える。

電子線が照射されたＴＦＴアレイは、印加された検査信号の電圧に応じた二次電子を放出するため、この二次電子を検出することによって、ＴＦＴアレイの電位状態を検出することができる。

欠陥検出部６は、信号処理部５で取得したＴＦＴアレイの電位状態に基づいて、正常状態における電位状態と比較することによってＴＦＴアレイの欠陥を検出する。

なお、ここでは、ＴＦＴ基板の電圧印加状態を検出する機構（２，３，５）を用いてＴＦＴアレイの欠陥を検出する構成例を示しているが、ＴＦＴ基板が液晶表示装置を構成している場合には、検査信号によって液晶を駆動して、検査信号による表示パターンを表示させ、この表示状態を撮像装置で撮像して取得した撮像画像に画像処理することで欠陥検査を行う他、表示像を目視で観察してもよい。また、ＴＦＴ基板がＴＦＴアレイのみを備える段階の場合には、検査信号を印加する治具に液晶層や対向電極を設けることで一時的に液晶表示装置を構成して、上記のようにして欠陥検査を行っても良い。

検査信号生成部４は、ＴＦＴ基板１０上に形成されるＴＦＴアレイを駆動する検査信号の検査パターンを生成する。この検査パターンについては後述する。

走査制御部９は、ＴＦＴ基板１０上のＴＦＴアレイの検査位置を走査するために、ステージ７や電子線源２を制御する。ステージ７は、載置するＴＦＴ基板１０をＸＹ方向に移動し、また、電子線源２はＴＦＴ基板１０に照射する電子線をＸＹ方向に振ることで、電子線の照射位置を走査する。走査位置が検出位置となる。

なお、上記したＴＦＴアレイ検査装置の構成は一例であり、この構成に限られるものではない。

次に、本発明のＴＦＴ基板の検査に用いる検査信号について、Cs on Com型ＴＦＴアレイの場合について図２、図３を用いて説明し、Cs on Gate型ＴＦＴアレイの場合について図４，図５を用いて説明する。

ここで、Cs on Com型ＴＦＴアレイは、画素電極に接続される付加容量（Ｃｓ）の一方の接続端が共通ライン（Ｃｓライン）に接続される構成であり、Cs on Gate型ＴＦＴアレイは、画素電極に接続される付加容量（Ｃｓ）の一方の接続端がゲートライン（Ｇａｔｅライン）に接続される構成である。

はじめに、Cs on Com型ＴＦＴアレイの場合について説明する。
図２は、Cs on Com型ＴＦＴアレイの構成を模式的に示している。ＴＦＴ基板上には、ゲートライン１４とソースライン１５とが交差する部分の近傍のＴＦＴエリア１１ＡにＴＦＴが設けられる。また、隣接するゲートライン１４の間には、付加容量（Ｃｓ）を接続するＣｓライン１６が設けられる。

図３は、図２に示すCs on Com型ＴＦＴアレイの等価回路を示している。図３の等価回路では、ゲートライン１４およびソースライン１５は、それぞれ偶数番目と奇数番目の２つのライン群に分けて駆動する場合を示している。

奇数番目のゲートライン１４ｏと奇数番目のソースライン１５ｏとが交差する部分の近傍にはピクセル（画素）１２ooが設けられる。ピクセル（画素）１２ooの一端はＴＦＴ１１ooに接続され、他端は付加容量（Ｃｓ）１３ooに接続される。付加容量（Ｃｓ）１３ooの他端はＣｓライン１６に接続される。ＴＦＴ１１ooのドレインＤはピクセル（画素）１２ooに接続され、ゲートＧは奇数番目のゲートライン１４ｏに接続され、ソースＳは奇数番目のソースライン１５ｏに接続される。

同様に、奇数番目のゲートライン１４ｏと偶数番目のソースライン１５ｅとが交差する部分の近傍にはピクセル（画素）１２oeが設けられる。ピクセル（画素）１２oeの一端はＴＦＴ１１oeに接続され、他端は付加容量（Ｃｓ）１３oeに接続される。付加容量（Ｃｓ）１３oeの他端はＣｓライン１６に接続される。ＴＦＴ１１oeのドレインＤはピクセル（画素）１２oeに接続され、ゲートＧは奇数番目のゲートライン１４ｏに接続され、ソースＳは偶数番目のソースライン１５eに接続される。

また、偶数番目のゲートライン１４eと奇数番目のソースライン１５ｏとが交差する部分の近傍にはピクセル（画素）１２eoが設けられる。ピクセル（画素）１２eoの一端はＴＦＴ１１eoに接続され、他端は付加容量（Ｃｓ）１３eoが接続される。付加容量（Ｃｓ）１３eoの他端はＣｓライン１６に接続される。ＴＦＴ１１eoのドレインＤはピクセル（画素（Pixel）１２eoに接続され、ゲートＧは偶数番目のゲートライン１４eに接続され、ソースＳは奇数番目のソースライン１５ｏに接続される。

また、偶数番目のゲートライン１４eと偶数番目のソースライン１５eとが交差する部分の近傍にはピクセル（画素）１２eeが設けられる。ピクセル（画素）１２eeの一端はＴＦＴ１１eeに接続され、他端は付加容量（Ｃｓ）１３eeに接続される。付加容量（Ｃｓ）１３eeの他端はＣｓライン１６に接続される。ＴＦＴ１１eeのドレインＤはピクセル（画素）１２eeに接続され、ゲートＧは偶数番目のゲートライン１４eに接続され、ソースＳは偶数番目のソースライン１５eに接続される。

したがって、ピクセル（画素）１２ooには、奇数番目のゲートライン１４ｏのオンパルス信号に応じて奇数番目のソースライン１５ｏの電圧が印可され、ピクセル（画素）１２oeには、奇数番目のゲートライン１４ｏのオンパルス信号に応じて偶数番目のソースライン１５eの電圧が印可され、ピクセル（画素）１２eoには、偶数番目のゲートライン１４eのオンパルス信号に応じて奇数番目のソースライン１５ｏの電圧が印可され、ピクセル（画素）１２eeには、偶数番目のゲートライン１４eのオンパルス信号に応じて偶数番目のソースライン１５eの電圧が印可される。

次に、Cs on Gate型ＴＦＴアレイの場合について説明する。
図４は、Cs on Gate型ＴＦＴアレイの構成を模式的に示している。ＴＦＴ基板上には、ゲートライン１４とソースライン１５とが交差する部分の近傍のＴＦＴエリア１１ＡにＴＦＴが設けられる。

図５は、図４に示すCs on Gate型ＴＦＴアレイの等価回路を示している。図５の等価回路では、ゲートライン１４およびソースライン１５は、それぞれ偶数番目と奇数番目の２つのライン群に分けて駆動する場合を示している。

奇数番目のゲートライン１４ｏと奇数番目のソースライン１５ｏとが交差する部分の近傍にはピクセル（画素）１２ooが設けられる。ピクセル（画素）１２ooの一端はＴＦＴ１１ooに接続され、他端は付加容量（Ｃｓ）１３ooに接続される。付加容量（Ｃｓ）１３ooの他端は偶数番目のゲートライン１４ｅに接続される。ＴＦＴ１１ooのドレインＤはピクセル（画素）１２ooに接続され、ゲートＧは奇数番目のゲートライン１４ｏに接続され、ソースＳは奇数番目のソースライン１５ｏに接続される。

同様に、奇数番目のゲートライン１４ｏと偶数番目のソースライン１５ｅとが交差する部分の近傍にはピクセル（画素）１２oeが設けられる。ピクセル（画素）１２oeの一端はＴＦＴ１１oeに接続され、他端は付加容量（Ｃｓ）１３oeに接続される。付加容量（Ｃｓ）１３oeの他端は偶数番目のゲートライン１４ｅに接続される。ＴＦＴ１１oeのドレインＤはピクセル（画素）１２oeに接続され、ゲートＧは奇数番目のゲートライン１４ｏに接続され、ソースＳは偶数番目のソースライン１５ｅに接続される。

また、偶数番目のゲートライン１４eと奇数番目のソースライン１５ｏとが交差する部分の近傍にはピクセル（画素）１２eoが設けられる。ピクセル（画素）１２eoの一端はＴＦＴ１１eoに接続され、他端は付加容量（Ｃｓ）１３ｅoに接続される。付加容量（Ｃｓ）１３eoの他端は奇数番目のゲートライン１４ｏに接続される。ＴＦＴ１１eoのドレインＤはピクセル（画素）１２eoに接続され、ゲートＧは偶数番目のゲートライン１４eに接続され、ソースＳは偶数番目のソースライン１５ｅに接続される。

また、偶数番目のゲートライン１４eと偶数番目のソースライン１５eとが交差する部分の近傍にはピクセル（画素）１２eeが設けられる。ピクセル（画素）１２eeの一端はＴＦＴ１１eeに接続され、他端は付加容量（Ｃｓ）１３eeに接続される。付加容量（Ｃｓ）１３eeの他端は奇数番目のゲートライン１４ｏに接続される。ＴＦＴ１１eeのドレインＤはピクセル（画素）１２eeに接続され、ゲートＧは偶数番目のゲートライン１４eに接続され、ソースＳは偶数番目のソースライン１５eに接続される。

したがって、ピクセル（画素）１２ooには、奇数番目のゲートライン１４ｏのオンパルス信号に応じて奇数番目のソースライン１５ｏの電圧が印可され、ピクセル（画素）１２oeには、奇数番目のゲートライン１４ｏのオンパルス信号に応じて偶数番目のソースライン１５eの電圧が印可され、ピクセル（画素）１２eoには、偶数番目のゲートライン１４eのオンパルス信号に応じて奇数番目のソースライン１５ｏの電圧が印可され、ピクセル（画素）１２eeには、偶数番目のゲートライン１４eのオンパルス信号に応じて偶数番目のソースライン１５eの電圧が印可される。

本発明のＴＦＴアレイ検査装置は、ＴＦＴアレイに検査信号を印加することによって各ピクセルを駆動し、その駆動状態が正常であるかあるいは異常であるかによりＴＦＴアレイの欠陥を検出する。この欠陥検査は、ＴＦＴアレイに検査信号を印加した状態において、各ピクセルの画素電極の電圧状態を検出することで行うことができる。ピクセルの画素電極の電圧検出は、全ピクセルに対して電子線を順次走査して１フレーム分の検出信号を取得する。欠陥検査では、通常この電子線走査を複数回繰り返し、複数回の繰り返しを１ゲート周期として行う。

図６はＴＦＴアレイ検査における１ゲート周期を説明するための図である。図６では、１ゲート周期内に１０フレーム分の検出信号を取得する例を示している。このとき、１ゲート周期の第１番目のフレームの初期段階において、ＴＦＴに検査信号を印加してピクセルに所定電圧を与え、この電圧状態から各フレームにおいて全ピクセルの電圧を検出する。

本発明は、第１番目のフレームの初期段階で印加した電圧を、１ゲート周期内の全フレームに亘って保持させる。例えば、全ピクセルに対して＋電圧を印加した場合には、１ゲート周期内の全フレームに亘って＋電圧を保持させ、この＋電圧保持状態におけるピクセルの電圧変化を検出することによって欠陥検出を行う。また、全ピクセルに対して−電圧を印加した場合には、１ゲート周期内の全フレームに亘って−電圧を保持させ、この−電圧保持状態におけるピクセルの電圧変化を検出することによって欠陥検出を行う。

あるいは、また、ピクセルに対して格子状に＋電圧と−電圧を印加した場合には、１ゲート周期内の全フレームに亘ってこの格子状の電圧状態を保持させ、この電圧保持状態におけるピクセルの電圧変化を検出することによって欠陥検出を行う。

欠陥検出は、１ゲート周期内の全フレームで検出した検出信号を用いて行うに限らず、何れかの１フレームで検出した検出信号あるいは複数フレームで検出した検出信号を用いて行ってもよい。

例えば、欠陥が絶縁不良である場合には、ピクセルの電圧は徐々に変化するため、１ゲート周期内の初期のフレームより後期のフレームの電圧変化が大きくなるため、１ゲート周期の最後にフレームで検出される検出信号を用いることによって欠陥検出の検出効率を向上させることができる。

以下、本発明による検査信号の信号パターン例について、図７〜図１８を用いて説明する。ここでは、第１の形態〜第４の形態について説明する。

第１の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を＋電圧保持時間のみとする形態であり、第２の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を−電圧保持時間のみとする形態であり、第３の形態は、Cs on Gate型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を＋電圧保持時間のみとする形態であり、第４の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンをチェッカーパターンとし１ゲート周期の全フレームに亘って＋電圧あるいは−電圧に保持する形態である。

[第１の形態]
はじめに、検査信号の信号パターンの第１の形態について説明する。第１の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を＋電圧保持時間のみとする形態である。図７は検査信号例を示し、図８はピクセル波形を示し、図９はピクセルの電圧状態を示している。

図７は、本発明の１ゲート周期内における検査信号の信号パターンを示している。図７に示す検査信号の信号パターンでは、例えば、ゲートライン１４（１４ｏ（図７（ａ）のＧo）、１４ｅ（図７（ｂ）のＧe））のオンパルス信号を１ゲート周期に第１のフレームの初期段階で出力し、このときのソースライン１５（１５ｏ（図７（ｃ）のＳo）、１５ｅ（図７（ｄ）のＳe）に印加される電圧を、各交差部分のピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に、各ＴＦＴ１１（１１oo，１１oe，１１eo，１１ee）を通して印加する。

このときの、ゲートライン１４の電圧とソースライン１５の電圧の組み合わせ、および電圧の切り換えによって、各ピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に＋電圧（ここでは１０Ｖ）を印加する。

１ゲート周期（図７の１〜１０で示すフレーム期間）は任意の時間幅とすることができるが、一例として、例えば１６ｍｓｅｃとすることができる。

図７の例では、説明の便宜から１ゲート周期を１〜１０の１０個のフレームを備え、この全フレームに亘ってピクセル（画素）に＋電圧（＋１０Ｖ）を保持させる。

第１のフレームの初期段階において、ゲートラインＧｏとゲートラインＧeにオンパルス信号を発生させる（図７（ａ），（ｂ））。このとき、ソースラインＳｏには、ゲートラインＧｏ（Ｇｅ）のオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加する（図７（ｃ））。また、ソースラインＳeについても、ゲートラインＧｅ（Ｇｏ）のオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加する（図７（ｄ））。

上記のオンパルス信号と印加電圧により、全フレームに亘って、ピクセル（画素）１２oo，１２ee，１２oe，１２eoは＋電圧（＋１０Ｖ）に保持される。

図８は全フレームに亘ってピクセル（画素）に＋電圧を保持させたときに、ピクセルで検出される信号波形例を示し、図９はこのときのピクセルの電圧状態を示している。

図８（ａ）は正常ピクセルの場合のピクセル波形を示し、図９（ａ）はこのときのピクセルの電圧状態を示している。正常ピクセルでは、保持されている＋電圧（１０Ｖ）が検出される。図８（ｂ）〜図８（ｅ）は欠陥ピクセルの場合のピクセル波形を示し、図９（ｂ）〜図９（ｅ）はこのときのピクセルの電圧状態を示している。

図８（ｂ）はピクセルの画素電極とソースライン間がショートしたＳＤ欠陥の場合のピクセル波形を示している。このＳＤ欠陥では、ソースラインの電圧（−１４Ｖ）によってピクセル波形電圧は（−１４Ｖ）となる。図９（ｂ）では、正常ピクセルは（＋１０Ｖ）を示し、ＳＤ欠陥ピクセルは（−１４Ｖ）を示している。

図８（ｃ）はピクセルの画素電極とソースライン間の絶縁不良の欠陥がある場合のピクセル波形を示している。図９（ｃ）では、正常ピクセルは（＋１０Ｖ）を示し、絶縁不良ピクセルは（＋１０Ｖ）から（−１４Ｖ）の間の電圧を示している。この絶縁不良は、画素電極とソースライン間が抵抗を有して導通状態にあり、weakな欠陥とも称される。この絶縁不良欠陥では、ソースラインの電圧（−１４Ｖ）の影響によって、ピクセル波形電圧は（＋１０Ｖ）から徐々に（−１４Ｖ）に向かって電圧が降下する。本発明では、全フレームに亘ってピクセル（画素）に＋電圧を保持させることによって、１ゲート周期の長い時間に亘る電圧変化を検出するためピクセル波形電圧の変化が小さい場合であっても、検出することができる。

この電圧変化は、１ゲート周期において後期のフレームで大きくなるため、１ゲート周期の全フレームの電圧変化を検出する代わりに、後期のフレームの電圧変化のみを検出することによって欠陥を検出することができる。

図８（ｄ）はピクセルの画素電極とＣｓライン間がショートしたＤＣｓ欠陥の場合のピクセル波形を示している。図９（ｄ）では、正常ピクセルは（＋１０Ｖ）を示し、ＤＣｓ欠陥ピクセルは（−５Ｖ）を示している。このＤＣｓ欠陥では、Ｃｓラインの電圧（−５Ｖ）によってピクセル波形電圧は（−５Ｖ）となる。なお、ここでは、Ｃｓラインの電圧を（−５Ｖ）とすることによって、正常ピクセルの電圧（＋１０Ｖ）との電圧差を拡大して、欠陥検出が容易となるようにしている。

図８（ｅ）はピクセルの画素電極とゲートライン間がショートしたＧＤ欠陥の場合のピクセル波形を示している。図９（ｅ）では、正常ピクセルは（＋１０Ｖ）を示し、ＧＤ欠陥ピクセルは（−１７Ｖ）を示している。このＧＤ欠陥では、ゲートラインの電圧（−１７Ｖ）によってピクセル波形電圧は（−１７Ｖ）となる。

[第２の形態]
次に、検査信号の信号パターンの第２の形態について説明する。第２の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を−電圧保持時間のみとする形態である。図１０は検査信号例を示し、図１１はピクセル波形を示し、図１２はピクセルの電圧状態を示している。

図１０は、本発明の１ゲート周期内における検査信号の信号パターンを示している。図１０に示す検査信号の信号パターンでは、例えば、ゲートライン１４（１４ｏ（図１０（ａ）のＧo）、１４ｅ（図１０（ｂ）のＧe）のオンパルス信号を１ゲート周期に第１のフレームの初期段階で出力し、このときのソースライン１５（１５ｏ（図１０（ｃ）のＳo）、１５ｅ（図１０（ｄ）のＳe））に印加される電圧を、各交差部分のピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に、各ＴＦＴ１１（１１oo，１１oe，１１eo，１１ee）を通して印加する。

このときの、ゲートライン１４の電圧とソースライン１５の電圧の組み合わせ、および電圧の切り換えによって、各ピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に−電圧（ここでは−１４Ｖ）を印加する。

１ゲート周期（図１０の１〜１０で示すフレーム期間）は任意の時間幅とすることができるが、一例として、例えば１６ｍｓｅｃとすることができる。

図１０の例では、説明の便宜から１ゲート周期を１〜１０の１０個のフレームを備え、この全フレームに亘ってピクセル（画素）に−電圧（−１４Ｖ）を保持させる。

第１のフレームの初期段階において、ゲートラインＧｏとゲートラインＧeにオンパルス信号を発生させる（図１０（ａ），（ｂ））。このとき、ソースラインＳｏには、ゲートラインＧｏ（Ｇｅ）のオンパルス信号と対応する期間において−電圧（−１４Ｖ）を印加した後、＋電圧（＋１０Ｖ）を印加する（図１０（ｃ））。また、ソースラインＳeについても、ゲートラインＧｅ（Ｇｏ）のオンパルス信号と対応する期間において−電圧（−１４Ｖ）を印加した後、＋電圧（＋１０Ｖ）を印加する（図１０（ｄ））。

上記のオンパルス信号と印加電圧により、全フレームに亘って、ピクセル（画素）１２oo，１２ee，１２oe，１２eoは−電圧（−１４Ｖ）に保持される。

図１１は全フレームに亘ってピクセル（画素）に−電圧を保持させたときに、ピクセルで検出される信号波形例を示し、図１２はこのときのピクセルの電圧状態を示している。

図１１（ａ）は正常ピクセルの場合のピクセル波形を示し、図１１（ａ）はこのときのピクセルの電圧状態を示している。正常ピクセルでは、保持されている−電圧（−１４Ｖ）が検出される。図１１（ｂ）〜図１１（ｅ）は欠陥ピクセルの場合のピクセル波形を示し、図１２（ｂ）〜図１２（ｅ）はこのときのピクセルの電圧状態を示している。

図１２（ｂ）はピクセルの画素電極とソースライン間がショートしたＳＤ欠陥の場合のピクセル波形を示している。このＳＤ欠陥では、ソースラインの電圧（＋１０Ｖ）によってピクセル波形電圧は（＋１０Ｖ）となる。図１２（ｂ）では、正常ピクセルは（−１４Ｖ）を示し、ＳＤ欠陥ピクセルは（＋１０Ｖ）を示している。

図１１（ｃ）はピクセルの画素電極とソースライン間の絶縁不良の欠陥がある場合のピクセル波形を示している。図１２（ｃ）では、正常ピクセルは（−１４Ｖ）を示し、絶縁不良ピクセルは（−１４Ｖ）から（＋１０Ｖ）の間の電圧を示している。この絶縁不良は、画素電極とソースライン間が抵抗を有して導通状態にあり、weakな欠陥とも称される。この絶縁不良欠陥では、ソースラインの電圧（＋１０Ｖ）の影響によって、ピクセル波形電圧は（−１４Ｖ）から徐々に（＋１０Ｖ）に向かって電圧が上昇する。本発明では、全フレームに亘ってピクセル（画素）に−電圧を保持させることによって、１ゲート周期の長い時間に亘る電圧変化を検出するためピクセル波形電圧の変化が小さい場合であっても、検出することができる。

この電圧変化は、１ゲート周期において後期のフレームで大きくなるため、１ゲート周期の全フレームの電圧変化を検出する代わりに、後期のフレームの電圧変化のみを検出することによって欠陥を検出することができる。

図１１（ｄ）はピクセルの画素電極とＣｓライン間がショートしたＤＣｓ欠陥の場合のピクセル波形を示している。図１２（ｄ）では、正常ピクセルは（−１４Ｖ）を示し、ＤＣｓ欠陥ピクセルは（＋５Ｖ）を示している。このＤＣｓ欠陥では、Ｃｓラインの電圧（＋５Ｖ）によってピクセル波形電圧は（＋５Ｖ）となる。なお、ここでは、Ｃｓラインの電圧を（＋５Ｖ）とすることによって、正常ピクセルの電圧（−１４Ｖ）との電圧差を拡大して、欠陥検出が容易となるようにしている。

図１１（ｅ）はピクセルの画素電極とゲートライン間がショートしたＧＤ欠陥の場合のピクセル波形を示している。図１２（ｅ）では、正常ピクセルは（−１４Ｖ）を示し、ＧＤ欠陥ピクセルは（−１７Ｖ）を示している。このＧＤ欠陥では、ゲートラインの電圧（−１７Ｖ）によってピクセル波形電圧は（−１７Ｖ）となる。

[第３の形態]
はじめに、検査信号の信号パターンの第３の形態について説明する。第３の形態は、Cs on Gate型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を＋電圧保持時間のみとする形態である。図１３は検査信号例を示し、図１４はピクセル波形を示し、図１５はピクセルの電圧状態を示している。

図１３は、本発明の１ゲート周期内における検査信号の信号パターンを示している。図１３に示す検査信号の信号パターンでは、例えば、ゲートライン１４（１４ｏ（図１３（ａ）のＧo）、１４ｅ（図１３（ｂ）のＧe））のオンパルス信号を１ゲート周期に第１のフレームの初期段階で出力し、このときのソースライン１５（１５ｏ（図１３（ｃ）のＳo）、１５ｅ（図１３（ｄ）のＳe）に印加される電圧を、各交差部分のピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に、各ＴＦＴ１１（１１oo，１１oe，１１eo，１１ee）を通して印加する。

このときの、ゲートライン１４の電圧とソースライン１５の電圧の組み合わせ、および電圧の切り換えによって、各ピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に＋電圧（ここでは１０Ｖ）を印加する。

１ゲート周期（図１３の１〜１０で示すフレーム期間）は任意の時間幅とすることができるが、一例として、例えば１６ｍｓｅｃとすることができる。

図１３の例では、説明の便宜から１ゲート周期を１〜１０の１０個のフレームを備え、この全フレームに亘ってピクセル（画素）に＋電圧（＋１０Ｖ）を保持させる。

第１のフレームの初期段階において、ゲートラインＧｏとゲートラインＧeにオンパルス信号を発生させる（図１３（ａ），（ｂ））。このとき、ソースラインＳｏには、ゲートラインＧｏ（Ｇｅ）のオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加する（図１３（ｃ））。また、ソースラインＳeについても、ゲートラインＧｅ（Ｇｏ）のオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加する（図１３（ｄ））。

上記のオンパルス信号と印加電圧により、全フレームに亘って、ピクセル（画素）１２oo，１２ee，１２oe，１２eoは＋電圧（＋１０Ｖ）に保持される。

図１４は全フレームに亘ってピクセル（画素）に＋電圧を保持させたときに、ピクセルで検出される信号波形例を示し、図１５はこのときのピクセルの電圧状態を示している。

図１４（ａ）は正常ピクセルの場合のピクセル波形を示し、図１５（ａ）はこのときのピクセルの電圧状態を示している。正常ピクセルでは、保持されている＋電圧（１０Ｖ）が検出される。図１４（ｂ）〜図１４（ｄ）は欠陥ピクセルの場合のピクセル波形を示し、図１５（ｂ）〜図１５（ｄ）はこのときのピクセルの電圧状態を示している。

図１４（ｂ）はピクセルの画素電極とソースライン間がショートしたＳＤ欠陥の場合のピクセル波形を示している。このＳＤ欠陥では、ソースラインの電圧（−１４Ｖ）によってピクセル波形電圧は（−１４Ｖ）となる。図１５（ｂ）では、正常ピクセルは（＋１０Ｖ）を示し、ＳＤ欠陥ピクセルは（−１４Ｖ）を示している。

図１４（ｃ）はピクセルの画素電極とソースライン間の絶縁不良の欠陥がある場合のピクセル波形を示している。図１５（ｃ）では、正常ピクセルは（＋１０Ｖ）を示し、絶縁不良ピクセルは（＋１０Ｖ）から（−１４Ｖ）の間の電圧を示している。この絶縁不良は、画素電極とソースライン間が抵抗を有して導通状態にあり、weakな欠陥とも称される。この絶縁不良欠陥では、ソースラインの電圧（−１４Ｖ）の影響によって、ピクセル波形電圧は（＋１０Ｖ）から徐々に（−１４Ｖ）に向かって電圧が降下する。本発明では、全フレームに亘ってピクセル（画素）に＋電圧を保持させることによって、１ゲート周期の長い時間に亘る電圧変化を検出するためピクセル波形電圧の変化が小さい場合であっても、検出することができる。

この電圧変化は、１ゲート周期において後期のフレームで大きくなるため、１ゲート周期の全フレームの電圧変化を検出する代わりに、後期のフレームの電圧変化のみを検出することによって欠陥を検出することができる。

図１４（ｄ）はピクセルの画素電極とゲートライン間がショートしたＧＤ欠陥の場合のピクセル波形を示している。図１５（ｄ）では、正常ピクセルは（＋１０Ｖ）を示し、ＧＤ欠陥ピクセルは（−１７Ｖ）を示している。このＧＤ欠陥では、ゲートラインの電圧（−１７Ｖ）によってピクセル波形電圧は（−１７Ｖ）となる。

なお、Cs on Gate型ＴＦＴアレイにおいて検査信号の信号パターンの１ゲート周期を−電圧保持時間のみとする形態は、第２の形態とほぼ同様とすることができる。

[第４の形態]
次に、検査信号の信号パターンの第４の形態について説明する。第４の形態は、Cs on Com型ＴＦＴアレイにおいて検査信号の信号パターンをチェッカーパターンとし１ゲート周期の全フレームに亘って＋電圧あるいは−電圧に保持する形態である。図１６は検査信号例を示し、図１７はピクセル波形を示し、図１８はピクセルの電圧状態を示している。

図１６は、本発明の１ゲート周期内における検査信号の信号パターンを示している。図１６に示す検査信号の信号パターンでは、例えば、ゲートライン１４ｏ（図１６（ａ）のＧo）のオンパルス信号を１ゲート周期に第１のフレームの初期段階で出力し、このときのソースライン１５ｏ（図１６（ｃ）のＳo）に印加される＋１０Ｖをピクセル（画素）１２ooにＴＦＴ１１ooを通して印加し、ソースライン１５ｅ（図１６（ｄ）のＳｅ）に印加される−１４Ｖをピクセル（画素）１２oeにＴＦＴ１１oeを通して印加し、次に、ゲートライン１４ｅ（図１６（ｂ）のＧｅ）のオンパルス信号を第１のフレーム中の次の段階で出力し、このときのソースライン１５ｏ（図１６（ｃ）のＳo）に印加される−１４Ｖをピクセル（画素）１２eoにＴＦＴ１１eoを通して印加し、ソースライン１５ｅ（図１６（ｄ）のＳｅ）に印加される＋１０Ｖをピクセル（画素）１２eeにＴＦＴ１１eeを通して印加する。

このときの、ゲートライン１４の電圧とソースライン１５の電圧の組み合わせ、および電圧の切り換えによって、各ピクセル（画素）１２（１２oo，１２oe，１２eo，１２ee）に＋電圧（ここでは１０Ｖ）と−電圧（ここでは−１４Ｖ）が二次元的に交互に格子状に印加される。

１ゲート周期（図１６の１〜１０で示すフレーム期間）は任意の時間幅とすることができるが、一例として、例えば１６ｍｓｅｃとすることができる。

図１６の例では、説明の便宜から１ゲート周期を１〜１０の１０個のフレームを備え、この全フレームに亘ってピクセル（画素）を＋電圧（＋１０Ｖ）あるいは−電圧（−１４Ｖ）に保持する。

第１のフレームのはじめの段階で、ゲートラインＧｏにオンパルス信号を発生させる（図１６（ａ））。このとき、ソースラインＳｏには、ゲートラインＧｏのオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加し（図１６（ｃ））、ソースラインＳｅには、ゲートラインＧｏのオンパルス信号と対応する時点において電圧（−１４Ｖ）を印加する、（図１６（ｄ））。

また、第１のフレーム中の次に段階で、ゲートラインＧｅにオンパルス信号を発生させる（図１６（ｂ））。このとき、ソースラインＳｏは−１４Ｖであり（図１６（ｃ））、ソースラインＳｅには、ゲートラインＧｅのオンパルス信号と対応する期間において＋電圧（＋１０Ｖ）を印加した後、−電圧（−１４Ｖ）を印加する（図１６（ｄ））。

上記のオンパルス信号と印加電圧により、全フレームに亘って、ピクセル（画素）１２oo，１２ee，１２oe，１２eoは＋電圧（＋１０Ｖ）又は−電圧（−１４Ｖ）に保持される。

図１６は全フレームに亘ってピクセル（画素）に＋電圧と−電圧を格子状に保持させたときに、ピクセルで検出される信号波形例を示し、図１７はこのときのピクセルの電圧状態を示している。

図１７（ａ）は正常ピクセルの場合のピクセル波形を示し、図１８（ａ）はこのときのピクセルの電圧状態を示している。正常ピクセルでは、保持されている＋電圧（１０Ｖ）と−電圧（−１４Ｖ）が検出される。図１７（ｂ）、図１７（ｃ）は欠陥ピクセルの場合のピクセル波形を示し、図１８（ｂ）〜図１８（ｅ）はこのときのピクセルの電圧状態を示している。

図１７（ｂ）は隣接するピクセル間がショートした短絡欠陥の場合のピクセル波形を示している。この短絡欠陥では、隣接するピクセルは＋電圧と−電圧を加算した電圧となる。例えば、＋電圧（＋１０Ｖ）と−電圧（−１４Ｖ）が加算してピクセル波形電圧は（−４Ｖ）となる。図１８（ｂ）、（ｄ）では、正常ピクセルは（＋１０Ｖ）を示し、短絡欠陥ピクセルは（−４Ｖ）を示している。なお、図１８（ｂ）は横方向に隣接する短絡欠陥の場合を示し、図１８（ｄ）は縦方向に隣接する短絡欠陥の場合を示している。

図１７（ｃ）は隣接するピクセル間の絶縁不良の欠陥がある場合のピクセル波形を示している。図１８（ｃ），（ｅ）では、正常ピクセルは（＋１０Ｖ）を示し、絶縁不良ピクセルは（＋１０Ｖ）と（−１４Ｖ）の間の電圧を示している。この絶縁不良は、隣接するピクセル間が抵抗を有して導通状態にある。この絶縁不良欠陥では、隣接するピクセルの電圧の影響によって、ピクセル波形電圧は＋電圧（＋１０Ｖ）からの下降電圧、あるいは、−電圧（−１４Ｖ）からの上昇電圧を示す。

本発明では、全フレームに亘ってピクセル（画素）に＋電圧を保持させることによって、１ゲート周期の長い時間に亘る電圧変化を検出するためピクセル波形電圧の変化が小さい場合であっても、検出することができる。

この電圧変化は、１ゲート周期において後期のフレームで大きくなるため、１ゲート周期の全フレームの電圧変化を検出する代わりに、後期のフレームの電圧変化のみを検出することによって欠陥を検出することができる。

なお、本発明は前記各実施の形態に限定されるものではない。本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。

本発明は、液晶製造装置におけるＴＦＴアレイ検査工程の他、有機ＥＬや種々の半導体基板が備えるＴＦＴアレイの欠陥検査に適用することができる。

Claims (6)

1. ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であって、
   ＴＦＴアレイの全ピクセルを走査する時間幅を１フレームとし、
   前記フレームを複数含む１ゲート周期において、
   ピクセルを駆動するための駆動パターンとして、前記複数のフレームの内で時間的に第１番目のフレームの初期期間において正電圧又は負電圧の一方の電圧とした後、前記第１番目のフレームの残余の期間および第２番目以降のフレームにおいて前記電圧の正負を反転させる電圧パターンを備え、
   前記電圧パターンを用いて、ＴＦＴアレイのピクセルに前記第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加した後、前記１ゲート周期の全時間幅に亘って前記ピクセルに印加した電圧を保持させることを特徴とする、ＴＦＴ基板の検査方法。
2. 前記第１番目のフレームの初期期間において、
   前記ＴＦＴアレイのＴＦＴをオン状態とすることによって、ＴＦＴアレイのピクセルに前記第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加し、
   前記ＴＦＴアレイのＴＦＴをオフ状態とすることによって、前記１ゲート周期の全時間幅に亘って前記ピクセルに印加した電圧を保持させることを特徴とする、請求項１に記載のＴＦＴ基板の検査方法。
3. 前記ＴＦＴアレイに対してゲートラインとソースラインを格子状に配列し、
   前記ゲートラインに印加するゲート信号によって、ＴＦＴアレイのＴＦＴのオン状態とオフ状態を制御し、
   前記ソースラインに印加するソース信号によって、前記オン状態のＴＦＴを介してピクセルに電圧パターンの電圧を印加し、印加した電圧を前記ピクセルに保持させることを特徴とする、請求項２に記載のＴＦＴ基板の検査方法。
4. 前記ピクセルに対して付加容量を介して接続される共通ラインの電圧を負側にオフセットさせることによって、正常ピクセルと短絡欠陥ピクセルとの電圧差を増加させることを特徴とする、請求項１から３の何れか一つに記載のＴＦＴ基板の検査方法。
5. 前記１ゲート周期が備える複数のフレームにおいて、時間的に後のフレームの走査で取得した検出信号に基づいて欠陥検出を行うことを特徴とする、請求項１から４の何れか一つに記載のＴＦＴ基板の検査方法。
6. ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子によって検出し、ＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査装置であって、
   ＴＦＴ基板に電子線を照射する電子線源と、
   ＴＦＴ基板から放出される二次電子を検出する検出器と、
   ＴＦＴ基板のＴＦＴアレイに検査信号を生成し印加する検査信号生成部と、
   前記検出器の検出信号に基づいてＴＦＴアレイの欠陥を検出する欠陥検出部とを備え、
   前記検査信号生成部は、
   ＴＦＴアレイの全ピクセルを走査する時間幅を１フレームとし、
   前記フレームを複数含む１ゲート周期において、
   ピクセルを駆動するための駆動パターンとして、前記複数のフレームの内で時間的に第１番目のフレームの初期期間において正電圧又は負電圧の一方の電圧とした後、前記第１番目のフレームの残余の期間および第２番目以降のフレームにおいて前記電圧の正負を反転させる電圧パターンを備える検査信号を生成し、
   前記欠陥検出部は、
   前記電圧パターンを用いて、ＴＦＴアレイのピクセルに前記第１番目のフレームの初期期間の正電圧又は負電圧の一方の電圧を印加した後、前記１ゲート周期の全時間幅に亘って前記ピクセルに印加した電圧を保持させ、当該電圧保持によって取得されるピクセル電圧に基づいてピクセルの欠陥を検出することを特徴とする、ＴＦＴ基板の検査装置。