JP3425386B2 - 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 - Google Patents

電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置

Info

Publication number
JP3425386B2
JP3425386B2 JP02524799A JP2524799A JP3425386B2 JP 3425386 B2 JP3425386 B2 JP 3425386B2 JP 02524799 A JP02524799 A JP 02524799A JP 2524799 A JP2524799 A JP 2524799A JP 3425386 B2 JP3425386 B2 JP 3425386B2
Authority
JP
Japan
Prior art keywords
signal
pixel
inspection
crt
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02524799A
Other languages
English (en)
Other versions
JP2000003142A (ja
Inventor
トロリラ ギレルモ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JP2000003142A publication Critical patent/JP2000003142A/ja
Application granted granted Critical
Publication of JP3425386B2 publication Critical patent/JP3425386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板の検査方法及
び検査装置に関し、特に、電圧コントラスト法を用いて
フラットパネルディスプレイのピクセルの状態を高速検
査するための電気的処理技術に関する。
【０００２】
【従来の技術】フラットパネルディスプレイ（ＦＰＤ）
は、電子情報を表示する陰極線管（ＣＲＴ）と置換可能
な表示装置である。フラットパネルディスプレイ（以
下、ＦＰＤと称する）は、小型や低消費電力の点で利点
がある。しかしながら、ＦＰＤの製造工程において所定
の性能を検査する能力等の、製造上におけるいくつかの
問題のために、一般的な陰極線管（以下、ＣＲＴと称す
る）よりも高価となっている。ＴＶのような消費商品に
おいて、ＣＲＴをＦＰＤに置き換えるには、ＦＰＤのコ
ストを下げる必要がある。
【０００３】最近の最も一般的なＦＰＤ技術は、薄膜ト
ランジスタ（ＴＦＴ）液晶ディスプレイ（ＬＣＤ）であ
る。ＴＦＴ液晶ディスプレイは、一般の電機製品ほど価
格が重要でないため、高性能ラップトップコンピュータ
に用いられている。
【０００４】図２４は、典型的なＴＦＴ ＦＰＤを示す
概略図である。単一のガラス基板４上には、集積回路の
製造で用いられるプロセスと同様に、リソグラフと半導
体製造プロセスを用いてＴＦＴ ＦＰＤ５が多数形成さ
れている（図２４（ａ））。各ＴＦＴ ＦＰＤ５は、ア
レイ状に配列されたピクセル電極で構成されている。ピ
クセル電極を個々に繰り返して駆動することにより液晶
の発光制御が行われ、これによって二次元画像が形成さ
れる。ピクセル５１は、図２４（ｂ），（ｃ）に示すよ
うに、縦行と横列のマトリックス状に配列される。図２
４（ｃ）において、各ピクセル５１の横列Ｌｒと縦行Ｌ
ｃとの選択信号をアドレスすることによって、ＴＦＴ
ＦＰＤ５の表示操作を行う。
【０００５】図２５は、ピクセルの構成を示す概略図で
ある。図２５において、各ピクセルは、ピクセル電極５
２とＴＦＴ５３と蓄積容量５４とを備える。ＴＦＴ５３
はスイッチを構成する。ＴＦＴのゲートあるいはスイッ
チ制御電極Ｇにはディスプレイの列選択信号Ｌｒが接続
され、ＴＦＴのソース電極Ｓにはディスプレイの行選択
信号Ｌｃが接続される。ピクセルの駆動時には、ピクセ
ルに必要な電圧信号（図２５（ｂ）の５５）が縦行Ｌｃ
のラインに印加されており、横列Ｌｒに横列信号（図２
５（ｂ）の５６）が立ち上がることによって、短時間の
間にＴＦＴがオン状態となる。このＴＦＴがオン状態の
間に、蓄積容量５４は、ＴＦＴのソースに印加される電
圧値までチャージされ、次のピクセルのリフレッシュサ
イクルまでその電圧を維持する。
【０００６】このプロセスを繰り返すことによって、デ
ィスプレイ上に二次元画像が表示される。最近、ＴＦＴ
ＦＰＤ基板の検査においてよく用いられる技術とし
て、機械的接触プローブによって直接求めた電気測定値
に基づくものが知られている。図２６，２７は機械的接
触プローブによる基板の一検査方法を説明するための図
である。
【０００７】図２６において、ＴＦＴ ＦＰＤ基板はパ
ネル６０の縦行の端子及び横列の端子を備え、両端子に
は縦行及び横列の駆動信号が印加される。通常、縦行の
ライン６１と横列のライン６２には、静電放電（ＥＳ
Ｄ）からＴＦＴ ＦＰＤを保護するために、抵抗回路に
接続されている。この抵抗回路は、製造工程の最終工程
の間にＴＦＴ ＦＰＤから切り離される。図２７に示す
ように、抵抗回路の接続の有無にかかわらず、機械的プ
ローブ７５を検査ピクセルに接続するように配置され
る。また、検査ピクセルに対応する横列ライン６２及び
縦行ライン６１は、機械的プローブ７２，７１に接続さ
れる。機械的プローブ７２，７１の二つのプローブは、
信号源７３，７４からＴＦＴのピクセルを駆動する駆動
信号を検査ピクセルに印加する。検査ピクセルに接続さ
れた機械的プローブ７５は、検査ピクセルのピクセル信
号を測定し、マルチメータタイプのテスター８１によっ
て検査ピクセルの動作状態を評価する。
【０００８】機械的プローブ７５を用いる代わりに、横
列と縦行のラインに生成される電流信号を測定し、この
測定電流によってピクセル状態を間接的に表示する他の
機械的接触プローブ技術も知られている。図２８は他の
機械的接触プローブによる基板の一検査方法を説明する
ための図である。
【０００９】図２８による機械的接触プローブを用いて
検査を行う場合には、プローブ７６を横列あるいはＴＦ
Ｔゲートの信号ライン６２に接続し、信号源７７から信
号を供給する。一方、プローブ７８をＴＦＴソースライ
ンに接続し、信号源７９から信号を供給し、電流をマル
チメータタイプの検出器８２で測定する。このような構
成によって、検査ピクセル内に機械的接触プローブを直
接挿入することなく、検査ピクセルを間接的に検査する
ことができる。
【００１０】機械的にプローブを接触させる方法には、
以下のような大きな問題がある。これらの方法は、多く
の機械的接点（横列及び縦行毎に１つの機械的プロー
ブ）と、信号発生器と、信号検出器とを必要とする。こ
れらの機械的プローブは非常に高価であり、また、全プ
ローブを定期的に交換する必要がある。このプローブの
交換には、およそ１００，０００＄の費用を要する。
【００１１】また、機械的プローブを用いた検査方法に
対して、光学的検査方法も知られている。この光学的検
査システムでは、ＥＳＤ短絡バーを用いて全ての横列と
縦行とを同時に駆動し、パネルに対してピエゾ光学変調
器を最接近させて走査することによって、ピクセルに電
圧値を記録する。この光学的検査方法は、多数のプロー
ブを不要とすることができるが、検査速度が低速であ
り、大量生産に適していない。
【００１２】
【発明が解決しようとする課題】上記したように、従来
知られているＦＰＤの検査では、機械的プローブによる
検査では、高価で定期的交換を要する多くの機械的接点
を要し、また、光学的な検査では、検査に時間を要する
ためＦＰＤの大量生産に適していないという問題があ
る。
【００１３】非接触で電圧を測定するよく知られた従来
方法として、基板の電圧コントラストあるいはＥビーム
検査技術がある。図２９，３０，３１を用いて、電圧コ
ントラスト現象あるいはＥビームの原理を簡単に説明す
る。図２９において、電子線ＥＢが導電性の試料Ｓに照
射されると、試料Ｓの表面から二次電子ＳＥが放出され
る。二次電子ＳＥは静電的特性であり、二次電子検出器
ＤＥに向かって進む。二次電子検出器ＤＥは電子数を電
気信号に変換し検出信号ＤＳを出力する。
【００１４】図３０は二次電子のエネルギー分布図であ
る。図３０において、試料Ｓが接地電位に接続されてい
る場合には、二次電子のエネルギー分布はＶＧで示され
るグラフとなる。これに対して、試料Ｓが図２９に示さ
れるように、電圧Ｖの電気的バイアスがかけられている
場合には、二次電子のエネルギー分布はＶｘで示される
グラフとなり、ＶＧのグラフから電圧Ｖに比例してシフ
トする。
【００１５】二次電子の検出応答が、検出された二次電
子のエネルギーの関数である場合には、エネルギー分布
のシフトは検出信号ＤＳの出力を変化させる。この出力
変化を測定することによって、試料の電圧を推量するこ
とができる。通常の検査システムでは、試料の電圧Ｖと
検出器の信号ＤＳとの関係を表す移動関数は、図３１に
示すように非直線的である。電子スペクトロメーターの
ような特殊な検出器では、移動関数は直線化され、検出
器の検出信号から試料の電圧を直接測定することができ
る。
【００１６】電圧コントラストを用いた従来技術は、刊
行物や特許に示されている。参考文献として、例えば、
米国特許番号３，９６１，１９０，“走査電子線装置の
ための電圧コントラスト検出器”Lukianoff et al.197
6、“走査電子線マイクロスコープにおける電圧検出装
置としての円筒型二次電子検出器”Ballantyne et al.
走査電子線マイクロスコープ／1972（PartＩ）がある。
【００１７】電子線による電圧コントラスト技術をＦＰ
Ｄに適用して、電極基板上の電圧を検出することができ
る。しかしながら、この適用は各部分の電圧の検出であ
り、フラットパネルディスプレイのピクセルの欠陥の有
無や欠陥の内容等のピクセル状態を検査することは困難
である。
【００１８】そこで、本発明は前記した従来の問題点を
解決し、フラットパネルディスプレイのピクセルの検査
装置及び基板検査方法において、高速検査を行うことを
目的とし、また、ピクセルの状態、特にピクセルの欠陥
の有無や欠陥の内容を検査することを目的とする。
【００１９】
【課題を解決するための手段】本発明は、フラットパネ
ルディスプレイ（ＦＰＤ）等の基板の検査を行う検査方
法及び検査装置であり、電圧コントラストあるいはＥビ
ームによる電子解析技術を用いて基板の状態検査を高速
で行うものである。
【００２０】本発明の第１の実施形態では、電子線はＦ
ＰＤに向けて放出され、一方、駆動信号パターンはＦＰ
Ｄのピクセルを構成する薄膜トランジスター（ＴＦＴ）
の異なる部分に供給される。基板上に照射された電子線
は電子放出を励起し、放出された電子は検出器で検出さ
れる。検出信号は、検出信号と検査信号との間の類似性
に比例した出力を得るように整合されたフィルターを用
いて、検査信号と相互に関係付けられる。各整合された
フィルター及び関連する検査信号は、それぞれのピクセ
ルの状態に対応する。出力信号と最も強い相互関係があ
るフィルターは、ピクセルの状態を決定するものとして
用いることができる。条件が異なれば出力も異なるとい
う原理によれば、整合されたフィルターは、例えばデー
タやゲートの短絡や開放された回路状態のような種々の
欠陥はもちろん、欠陥のないピクセルを確認するよう整
合することができる。
【００２１】本発明の第2の実施形態では、解析技術に
は、改良された陰極管（ＣＲＴ）あるいはそれと同等な
機能を持つ電子銃が用いられる。該陰極管は大領域のＦ
ＰＤを検査する電圧コントラストあるいはＥビームをも
たらすことによって、大きな電子線の走査領域を与える
ことができる。検査中のＦＰＤは高真空室内に配置さ
れ、この高真空室内には、ＣＲＴのチューブ部分（以
下、ＣＲＴ銃という）から電子線が照射される。発生し
た電子線は、チャンバー内のＦＰＤ基板を走査し、検査
信号パターンが供給される。基板から放出された電子
は、電子検出器で検出され、これによってＦＰＤの電圧
コントラストあるいはＥビームをもたらすことができ
る。これによって、欠陥が検出され、また、その特性を
測定することができる。
【００２２】本発明の第３の実施形態では、検査は複数
のＣＲＴ銃あるいはそれと同等な機能を持つ電子銃が用
いられる。複数のＲＴ銃は共通の真空室を共有し、該真
空室内にＦＰＤ基板が検査のために配置されている。各
ＣＲＴ銃は対応する検出器を備え、検査領域を分離する
ために静電遮蔽を設けることができる。あるいは、全Ｃ
ＲＴ銃は共通の電子検出器を共有することができる。こ
のような複数のＣＲＴ銃の構成では、ＣＲＴの走査領域
はオーバーラップさせたり、あるいは、走査領域の間に
ギャップを設けることができる。この場合には、それぞ
れの走査のコースが重なるようにＦＰＤの検査を行う必
要がある。
【００２３】本発明の第１の実施形態を実施する第１の
検査方法は、選択的にアドレスすることができるピクセ
ルをアレイ状に備えるフラットパネルディスプレイの検
査方法であり、１つあるいはそれ以上の固有の駆動信号
でピクセルを駆動してアレイ状の複数のピクセルから検
査ピクセルを電気的に選択する工程と、選択した検査ピ
クセルに少なくとも一つの電子線を照射して電子放出を
行わせる工程と、放出された電子を検出する工程と、検
出した信号を一つあるいはそれ以上の整合フィルターに
供給する工程と、整合フィルターの出力によって検査ピ
クセルの状態を検査する工程を含むものである。
【００２４】 整合フィルターは、電子放出で得られる
検出信号と検査信号との類似性を示す相関出力を出力す
るフィルターであり、検査するピクセルの状態に応じて
設けることができる。整合フィルターと検査信号とは、
検査するピクセルの状態に応じて関連付けられている。
検出信号が検査信号と類似した信号形態である場合に
は、その類似性を示す相関出力によってピクセルが特定
の状態であることを検査することができる。
【００２５】 本発明の第１の実施形態を実施する第２
の検査方法は、電圧コントラストを用いて、薄膜トラン
ジスターをアレイ状に配したフラットパネルディスプレ
イの検査方法であり、アレイ状の各薄膜トランジスター
を個別的に選択して検査薄膜トランジスターとし、検査
薄膜トランジスターに一つあるいはそれ以上の固有の駆
動信号を供給する工程と、検査薄膜トランジスターから
電子線照射による電子放出を測定して電圧信号を測定し
て、前記電圧信号と、前記固有の駆動信号のパターン及
び検査薄膜トランジスターの状態に応じて定まる固有の
検査信号との間の類似の程度に比例した複数の相関出力
を形成する工程と、複数の相関出力の中から最も類似状
態の程度を高く示す信号を選択して、薄膜トランジスタ
ーの状態検査を行う工程を含むものである。
【００２６】 本発明の第１の実施形態を実施する検査
装置は、電圧フラットパネルディスプレイのピクセル状
態を測定する装置であって、ピクセルからの二次電子放
出を発生させるように配置した電子線源と、前記二次電
子放出を検出しピクセルの電圧を表す出力信号を形成す
る電子検出器と、ピクセルに少なくとも一つの固有の駆
動信号を供給する駆動信号源と、前記電子検出器からの
検出信号を入力する相関手段とを備え、相関手段は、検
出信号と、固有の駆動信号及びピクセルの状態に応じて
定まる固有の検査信号との間の相関関係に比例した相関
出力を発生し、この相関出力によってピクセル状態を表
すものである。
【００２７】前記した第１の実施形態を実施する第１，
２の検査方法及び検査装置は、それぞれ以下の各形態と
することができる。第１の検査方法において、少なくと
も一つの検査信号は時間的に遅延され駆動信号とするこ
とができ、遅延することによって電子放出の検出の間に
生じる遅れを補償することができる。
【００２８】第１の検査方法において、出力信号は整合
フィルターのアレイに供給され、各整合フィルターはそ
れぞれ関連した固有の検査信号を備え、それぞれ相関出
力を発生するように適合される。検査するピクセル状態
は、整合フィルターのアレイから得られる最も大きな相
関出力に基づいて定められる。
【００２９】第１の検査方法において、検査するピクセ
ル状態はピクセル中に存在する任意の欠陥の特性を含
み、整合フィルターの出力によって、例えば、ピクセル
の短絡欠陥や断線欠陥、あるいはピクセルが正常状態に
ある等のピクセルの状態を検査することができる。
【００３０】第１の検査方法において、選択工程は、一
つあるいはそれ以上の駆動信号を検査ピクセルの薄膜ト
ランジスターに供給することにより行う。この選択にお
いて、第１及び第２の駆動信号をそれぞれ検査ピクセル
の薄膜トランジスターのデータ端子及びゲート端子に供
給することによって行うことができる。
【００３１】第１の検査方法において、出力信号を一つ
あるいはそれ以上の整合フィルターに供給する工程は、
出力信号と整合フィルターに関連する検査信号との積を
積分し、この積分値をサンプリングして相関出力を求め
る。また、積分及びサンプリングの工程は、タイミング
及び信号発生回路により制御することができる。また、
タイミング及び信号発生回路は駆動信号に供給するよう
接続される。
【００３２】第１の検査方法の各工程は、フラットパネ
ルディスプレイの各ピクセルに対して適用することがで
きる。第２の検査方法において、少なくとも４つの固有
の検査信号を用い、第１の固有検査信号は欠陥を有さな
い薄膜トランジスターに対応し、第２の固有検査信号は
薄膜トランジスターのデータ短絡に対応し、第３の固有
検査信号は薄膜トランジスターのゲート短絡に対応し、
第４の固有検査信号は断線に対応することができる。
【００３３】第２の検査方法において、複数の相関信号
を発生する工程は、各相関信号について、電圧信号と検
査信号との積を積分する工程と、積分信号をサンプリン
グする工程を含む。第２の検査方法において、アレイ状
の薄膜トランジスターはそれぞれデータ端子及びゲート
端子を備え、第２及び第３の固有検査信号はそれぞれ駆
動信号を時間遅延した第１及び第２の遅延信号であり、
検査する薄膜トランジスターのデータ端子及びゲート端
子にそれぞれ供給する。
【００３４】また、第１，２の検査方法において、作業
領域を真空状態に囲み、検査ピクセルを作業領域に配置
し、放射ステップはＣＲＴ銃からの電子の少なくとも一
つのビームを作業領域内の検査ピクセルに照射する工程
を備むことにより、第２の実施形態を組み込むことがで
き、さらに、照射工程において、複数のＣＲＴ銃を用
い、各ＣＲＴ銃は作業領域内の関連する副領域内に関連
する電子線を供給することによって、第３の実施形態を
組み込むことができる。また、第３の実施形態の組み込
みにおいて、各副領域は関連する電子検出器を備える構
成とすることができる。本発明の検査装置において、検
査信号は駆動信号を時間的に遅延させたものとすること
ができる。
【００３５】本発明の検査装置において、ピクセルはデ
ータ端子及びゲート端子を有する薄膜トランジスターを
構成し、駆動信号源はデータ端子及びゲート端子に駆動
信号を供給する。本発明の検査装置において、相関手段
は複数の整合フィルターを備え、それぞれ固有の検査信
号と関連し、ピクセル電圧と整合フィルターに関連した
固有の検査信号との相関を表す相関出力を発生するよう
配置することができる。
【００３６】本発明の検査装置において、ピクセルは薄
膜トランジスターを備え、複数の整合フィルターは少な
くとも４つのそれぞれ第１、第２、第３、及び第４の検
査信号と関連する整合フィルターを有し、第１の検査信
号は欠陥の無いピクセルに対応し、第２の検査信号は薄
膜トランジスターのデータの短絡欠陥に対応し、第３の
検査信号は薄膜トランジスターのゲートの短絡欠陥に対
応し、第４の検査信号は断線欠陥に対応する。ピクセル
状態の測定は、複数の整合フィルターの内で最も高い相
関出力を発生する整合フィルターに基づいて行うことが
できる。
【００３７】本発明の検査装置において、相関手段は出
力信号と検査信号との類似性に比例する出力を有する整
合フィルターを備え、この整合フィルターは、出力信号
と検査信号を受け、出力信号と検査信号との積である積
信号を形成する乗算器と、積信号を積分し積分信号を発
生する積分器と、積分信号をサンプリングして相関信号
を生成するサンプルホールド回路を備えた構成とするこ
とができる。
【００３８】本発明の検査装置において、整合フィルタ
ーはさらに、乗算器と積分器とを制御し、駆動信号をピ
クセルに供給するタイミング信号発生回路と、駆動信号
を遅延させ、遅延した駆動信号を検査信号として乗算器
に供給する遅延手段とを備える構成とすることができ
る。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。本発明はフラット
パネルディスプレイのＥビームによる検査であり、フラ
ットパネルディスプレイが備える薄膜トランジスター
（ＴＦＴ）のピクセル電極は、固有の駆動信号によって
駆動される。この駆動により生じるピクセル電圧は、ピ
クセルの動作状態に応じて種々に変化する。この電圧変
化はピクセル状態の特徴を示すものであり、ピクセル中
に欠陥がある場合にはその欠陥のタイプの確認に用いる
ことができ、Ｅビーム法によって検出することができ
る。
【００４０】図１は本発明によるフラットパネルディス
プレイを検査する第１の実施形態の一構成例を示す概略
図である。図１において、本発明による構成は、ＦＰＤ
（フラットパネルディスプレイ）５に電子の流れである
電子線ＥＢを照射する電子線源１１を備える。電子の照
射によってもたらされる電子放出ＳＥは、電子検出器Ｄ
Ｅで検出される。電子放出ＳＥは、放出する基板の電圧
に比例する。本発明による解析では、この基板として各
ピクセル６の薄膜トランジスター（以下、ＴＦＴとい
う）（図示していない）を適用する。
【００４１】電子検出器ＤＥの出力は検査中のピクセル
の電圧を表しており、解析のために信号発生器及び信号
解析器８に送られる。この解析は、各ピクセルのＴＦＴ
の端子に供給する駆動信号に対する各ピクセルの応答に
依存するものであり、Ｅビームによる検出電圧によって
表示される。
【００４２】駆動信号は信号発生器及び信号解析器８で
形成され、ライン６１，６２を通してピクセル６に供給
される。検査の工程において、ＦＰＤ５のピクセル６
は、信号発生器及び信号解析器８からの駆動信号によっ
て電気的に走査される。この走査は、電子線ＥＢが矢印
Ｓで示されるＦＰＤ表面上の走査と同期して行われる。
図２は一つのＴＦＴピクセルの代表的な回路構成を示し
ている。ＴＦＴピクセルの回路構成において、破線５
５，５６は、それぞれデータライン及びゲートラインに
対する回路の短絡欠陥を仮想的に示すものであり、デー
タラインとピクセル電極５２との間あるいはゲートライ
ンとピクセル電極５２との間で、短絡欠陥が発生するこ
とによって、短絡回路が形成される。このタイプの短絡
回路は、ＴＦＴによるＦＰＤの製造中に発生する。ここ
では、本発明が検査の目的とする短絡欠陥の代表例とし
て用いる。
【００４３】図３は本発明による入出力信号波形例を示
すものである。図３に示すように、本発明による解析に
おいて、信号（１）はデータラインに供給される信号で
あり、信号（２）はゲートラインに供給される信号であ
る。ピクセルが正しい動作状態にある場合には、理想的
には、電気信号（３）がピクセル電極に現れる。該信号
は、本発明の電子検出器６６によって検出した場合に
は、低信号対雑音比（ＳＮＲ）と電圧対検出信号変換に
よる固有の非線形効果とによって、ひずみが生じる。そ
のため、検出される欠陥のないピクセルの典型的な出力
信号の形状は、（４）に示すような波形となる。
【００４４】他方、ピクセル電極がデータラインあるい
はゲートラインに対する短絡によって欠陥がある場合に
は、検出信号はそれぞれ波形（５）あるいは（６）で示
されるものとなる。また、他の例において、ＴＦＴとピ
クセル電極の間の断線によってピクセル電極に欠陥があ
る場合には、検出信号は波形（７）に示すように平坦と
なる。
【００４５】もちろん、検出信号の形状を変化させる他
のタイプの欠陥も多くあり、また、正確な信号形状は、
ＴＦＴ製造技術の特性に依存するものである。本発明
は、識別可能な信号を形成するいかなるタイプの欠陥に
も対応することができ、また、ここで一例として示した
欠陥に限定されるものでもない。
【００４６】本発明の最適な実施形態では、整合フィル
ターは、ＴＦＴのデータ端子及びゲート端子に供給され
る駆動信号と、電子検出器ＤＥの出力信号との間の相関
の程度を測定するために用いられる。このような整合フ
ィルターの出力は、相関が最も大きいときに最大とな
り、相関が最も小さいときに最小となる。もちろん、整
合フィルター（あるいはフィルターという）は、電子検
出器ＤＥからの出力信号と任意の検査信号の波形との間
の相関を検出するように整合することができる。これに
よって検出信号と検査信号との間の相関の程度に比例し
た出力を発生する。
【００４７】図４は、本発明に用いられる整合フィルタ
ー９の概略を示している。電子検出器ＤＥで検出された
入力信号は乗算器９１に入力される。乗算器９１は入力
信号に対して、遅延器９２で遅延させたＴＦＴデータの
遅延信号あるいはゲート駆動信号の遅延信号を乗算し、
二つの信号の積を形成する。この回路では、ＴＦＴデー
タ及びゲート駆動信号は検査信号として用いられ、これ
によって電子検出器の信号との関係付けが行われる。遅
延器９２での遅延は、電子を検出する間に生じる遅れを
補償するために導入される。なお、上記において、異な
る検査信号を用いることにより、遅延を不要としたり、
個々の回路特性による他の態様を奏することができる。
【００４８】乗算器９１の出力は積分器９３に入力され
る。この構成によって、積分器９３の出力は、時間と共
に入力信号と遅延駆動信号との間の類似性に正比例して
増加する。所定の時間が経過した後、積分器９３の出力
はサンプル−ホールド（Ｓ／Ｈ）回路９４でサンプリン
グされ、整合フィルターの出力として表される。同時
に、積分器９３は零にリセットされ処理が再開される。
【００４９】上記動作は、全て同期して行われ、タイミ
ング及び信号発生回路９５によって制御される。また、
タイミング及び信号発生回路９５はデータ信号及びゲー
ト駆動信号を形成し、これらの信号は検査中のピクセル
に供給される。他の検査信号及び波形を形成し、検査さ
れるＴＦＴや解析される状態のタイプに応じて整合フィ
ルターに供給することができる。例えば、図３の波形
（４）では、間隔３Ｔの矩形波形と一致することが求め
られ、波形（７）では平坦な直流応答となることが予想
される。
【００５０】本発明の利点の一つは、検査モードの変更
を要することなく、同時に複数の状態を検出することが
できることにある。これは、いくつかの整合フィルター
を用い、各整合フィルターを個々のピクセル状態に対し
て整合することで行うことができる。図５はこの複数の
整合フィルターの構成を示すブロック図である。電子線
ＥＢはＦＰＤ５の検査中の選択されたＴＦＴ７を照射
し、電子放出ＳＥは電子検出器ＤＥによって検出され、
増幅器９６に供給されて検出信号が形成される。同時
に、ＴＦＴ７の電極のデータラインとゲートライン（そ
れぞれ６３及び６４）は上記した駆動信号によって駆動
される。検出信号の形状は、ＴＦＴ７の全体の電気的状
態に依存する。増幅器９６で増幅された後、検出信号は
複数個の整合フィルターを備えるフィルターモジュール
９０に供給される。ＭＦ１からＭＦｎの各整合フィルタ
ーは、ピクセルの固有状態に応じて設定される。整合フ
ィルターＭＦ１の出力はピクセル ＯＫで表され、その
信号形状はピクセルが正常な状態のときの信号形状と同
じ場合に、その出力が最大となるように設定される。整
合フィルターＭＦ２及びＭＦ３は、それぞれデータ短絡
及びゲート短絡の状態に対応する信号が存在する場合
に、最大の出力を発生する。
【００５１】また、整合フィルターＭＦ２及びＭＦ３
は、前記したように、同期してそれぞれデータライン及
びゲートラインに供給するＴＦＴの駆動信号を発生す
る。図５に示す整合フィルターＭＦｎは、任意の欠陥が
検出するそれぞれ固有の信号を出力する。整合フィルタ
ーＭＦ１〜ＭＦｎの出力は、全ての信号値を比較するた
めにコンピュータ（図示しない）及びソフトウエアに読
み込まれる。各整合フィルターからの出力の中の最大信
号は、検査中のピクセルの状態を示している。
【００５２】図６及び図７は、本発明を実施するための
電気回路の典型的な構成を示している。また、図８はこ
の回路のタイミング図を示している。当業者であれば、
図６，７に示す回路例に限らず、本発明を実行する他の
回路あるいは実施例を想到することができる。例えば、
整合フィルターの乗算をソフトウエアで行い、これによ
って、図示した乗算器を省略することができる。
【００５３】なお、図６はタイミング及び信号発生回路
の一構成を示し、３００ｋＨｚのデータ信号，２００ｋ
Ｈｚのゲート信号，及び１００ｋＨｚのＯＫ信号，積分
のタイミングを制御する制御信号ＬＮＴ及びＬＮＴ Ｒ
ＳＴ，サンプルホールドのタイミングを制御する制御信
号Ｓ／Ｈの各信号を形成する。
【００５４】また、図７はタイミング及び信号発生回路
からのデータ信号，ゲート信号，ＯＫ信号，及び制御信
号と、電子検出器ＤＥからの検出信号（PMI SIGNAL）と
を入力して相関の程度を表す信号を出力する、乗算器、
積分器，サンプルホールド回路の一構成を示している。
Ｕ５，Ｕ６，Ｕ７の素子はデータ信号，ゲート信号，及
びＯＫ信号を検出信号と乗算する乗算器を構成し、Ｕ
８，Ｕ９の素子は制御信号ＩＮＴで積分を開始し、制御
信号ＩＮＴ ＲＳＴで積分を停止する積分器を構成し、
Ｕ１０，Ｕ１１，Ｕ１２の素子は、制御信号Ｓ／Ｈのタ
イミングによってサンプルホールドを行うサンプルホー
ルド回路を構成している。
【００５５】また、図８のタイミング図には、それぞれ
クロック信号，データ信号，ゲート信号，リセット信
号，制御信号ＩＮＴ，制御信号Ｓ／Ｈ，制御信号ＩＮＴ
ＲＳＴ，及びピクセル出力を示している。また、図９
は、本発明で形成される代表的なイメージを示してい
る。信号のイメージは、ピクセル ＯＫ信号の出力に対
応している。縦に並ぶ例示は、異なる欠陥状態に対応す
る信号タイプにより駆動される検査例である。イメージ
は、ピクセル ＯＫ信号が存在する全ての領域を明るい
レベル（白）で示している。他の領域は、ピクセル Ｏ
Ｋ信号に対応する形状を有しておらず、そのため暗く示
され、欠陥があるものと考えられる。
【００５６】本発明は、電子の流れをＦＰＤの基板に照
射し、ピクセルの状態を表す放出電子を検出するもので
あり、任意のＥビーム検査によって実施することができ
る。この発明では、必要な電子の流れを発生するため
に、ＣＲＴ（陰極管）あるいはそれと同等の機能を持つ
電子銃を使用することができる。これを説明するため
に、はじめに、図１０に示すような典型的なＣＲＴ１０
を説明する。図１０は通常知られるＣＲＴ（陰極線管）
の図である。図１０に示される基本的なＣＲＴ１０はＣ
ＲＴディスプレイ管として１０-5から１０-8Torrの高真
空のガラス容器１３を備える。ＣＲＴ１０は電子線源１
１から発した電子線を電子線制御部１２で走査し、内部
発光燐コーティング１５に照射し、表示を行う。電子線
源１１は、熱−イオン放射型の電子線源を用いることが
でき、また、電子線制御部１２は静電レンズ及び又は電
磁レンズ、及び反射装置等を備え、電子線源１１から放
射された電子線を制御して内部発光燐コーティング１５
上で走査させる。以下では、通常のＣＲＴ１０をＣＲＴ
ディスプレイと呼び、ガラス容器１３及び内部発光燐コ
ーティング１５を除いた部分をＣＲＴ銃１と呼ぶことと
する。
【００５７】図１１は本発明検査装置に適用することが
できる構成例の概略ブロック図である。以下、基板とし
てＦＰＤが備える基板を例として説明する。図１１に示
す構成例は、要部を切り開いたＣＲＴを用いて、高真空
室内で検査用のＦＰＤを挿入した状態を示している。図
において、ＣＲＴ銃１は、通常のＣＲＴが備えるガラス
容器１３（破線で示している）を取り除き、該ガラス容
器１３の代わりに高真空の真空室２を真空シール２１を
用いて結合している。真空室２は高真空ポンプ装置２２
によって、ＣＲＴ銃１に適した圧力に調圧される。ＣＲ
Ｔ銃１で発生された電子線は、作業領域Ｒ内において検
査中のＦＰＤの基板４上を走査し、走査によって基板か
ら放出された電子は電子検出器３によって検出される。
電子検出器３は、二次電子を検出するエバーハート−ソ
ンリー型（Ｅｖｅｈａｒｔ−Ｔｈｏｒｎｌｅｙ type）
を用いることができる。二次電子は、電圧コントラスト
情報を有している。検出器からの信号は、ＦＰＤのピク
セルに供給された適当な信号パターンによって、ＦＰＤ
の検査に必要な情報及び欠陥の存在の識別情報を与えて
いる。作業領域Ｒ内における検査位置と検出信号との対
応は、電子線１４を走査する走査制御信号に同期して、
検出信号を信号処理することによって行うことができ
る。
【００５８】図１１に示す構成は、一つのＣＲＴ銃を備
えた構成例を示している。これに対して、図１２は複数
のＣＲＴ銃を備えた構成例を示している。本発明が備え
る改良した複数のＣＲＴディスプレイを用いて、有効的
に走査領域を拡大することが望ましい。各改良したＣＲ
Ｔディスプレイは、対応する副作業領域を備える。この
構成は、電流による電子線テスターや走査電子線マイク
ロスコープ（ＳＥＭ）を複数用いた複雑な電子線銃と比
較して低コストであるＣＲＴディスプレイを用いること
によって構成することができる。また、ＣＲＴの配列
は、複数の電子線を近接させた集積配列を可能としてい
る。
【００５９】図１２において、複数のＣＲＴ銃１Ａ〜１
Ｄはライン状に配列され、真空ポンプ装置２２で排気さ
れる共通の真空室２を共有している。各ＣＲＴ銃１Ａ〜
１Ｄは、それぞれ副作業領域ＳＲＡ〜ＳＲＤを備え、該
副作業領域ＳＲＡ〜ＳＲＤの基板４から放出された電子
を、図示しない二次電子検出器で検出する。二次電子検
出器は全ＣＲＴ銃１Ａ〜１Ｄに対してただ１つ備える構
成、あるいは各ＣＲＴ銃１Ａ〜１Ｄに対してそれぞれ備
える構成とすることができる。二次電子検出器をいずれ
の配置構成とするかは、基板検査で要求される操作速度
に基づいて定められる。複数の電子検出器を配列する場
合には、パラレル処理を行うことによって検査の操作を
より速めることができる。
【００６０】図１２に示す構成は、４つのＣＲＴ銃１を
備える構成例であるが、任意のＦＰＤの領域をカバーす
るために、必要に応じて増加させることができる。ま
た、ＣＲＴ銃１は、間隔を開けて配置したり、走査領域
が重なるように隣接させることができる。この配置間隔
の選択は、基板検査において要求される性能とコストと
の比率や、二次電子検出器の構成等の要素に応じて行わ
れる。
【００６１】図１２の構成では、一連のＣＲＴ銃１によ
ってＦＰＤの基板の２度走査範囲は、基板の合計の範囲
となる。このとき、各ＣＲＴ銃１はＣＲＴ銃の配置間隔
の半分の距離をオフセットとして配置される。なお、他
の走査の構成も本発明に含まれる。
【００６２】各ＣＲＴ銃に１つずつ電子検出器を設ける
場合には、ＣＲＴ銃から発生した二次電子が１つの電子
検出器以上の電子検出器に入射することによる影響が生
じないように配慮する必要がある。各ＣＲＴ銃の走査路
に対する各電子検出器の距離によって、ＣＲＴ銃は図１
２中の破線２３で示す領域で静電遮蔽を行う必要があ
る。この静電遮蔽の目的は、各ＣＲＴ銃から発生した電
子のみが、対応する電子検出器で検出することにあり、
クロストークを低減させることができる。
【００６３】以下、複数のＣＲＴ銃を備えた構成例につ
いて、図１３〜図２３を用いて説明する。図１３は複数
のＣＲＴ銃を備えた第１の構成例の概略ブロック図であ
り、図１４は第１の構成例による走査領域を説明する図
である。第１の構成例は、前記した図１２の構成におい
て、１つの電子検出器３を備え、各ＣＲＴ銃１Ａ〜１Ｄ
の副作業領域を重なるようにＣＲＴ銃を配列する構成で
ある。この構成によって各ＣＲＴ銃の各走査領域はオー
バーラップし、基板４上で走査漏れとなる領域を除去す
ることができる。
【００６４】基板４の検査は、各ＣＲＴ銃１Ａ〜１Ｄを
順次駆動し、各駆動毎に放出される二次電子を電子検出
器３で検査する。図１４（ａ）〜図１４（ｄ）は、ＣＲ
Ｔ銃１Ａ〜１Ｄを順次駆動して得られる走査領域であ
り、各副作業領域ＳＲＡ〜ＳＲＤに対応している。
【００６５】図１４（ｅ）は、図１４（ａ）〜図１４
（ｄ）の検出結果を重ねた状態を示している。各副作業
領域ＳＲＡ〜ＳＲＤに重複部分ＯＲＡＢ，ＯＲＢＣ，Ｏ
ＲＣＤの重なりを設けることによって、走査漏れを除去
することができる。
【００６６】電子検出器３は、駆動するＣＲＴ銃につい
て、該ＣＲＴ銃の走査制御信号と同期して検出信号を検
出する。
【００６７】図１５は複数のＣＲＴ銃を備えた第２の構
成例の概略ブロック図であり、図１６は第２の構成例に
よる走査領域を説明する図である。第２の構成例は、前
記した図１２の構成において、１つの電子検出器３を備
え、各ＣＲＴ銃１Ａ〜１Ｄの副作業領域を重なりがない
よう分離してＣＲＴ銃を配列する構成である。この構成
によって各ＣＲＴ銃の各走査領域は分離するため、基板
を移動させて段階的に走査を行い、検出した信号を重ね
ることによって、基板４上で走査漏れとなる領域を除去
することができる。
【００６８】基板４の検査は、各ＣＲＴ銃１Ａ〜１Ｄに
よる順次駆動を段階的に行い、各駆動毎に放出される二
次電子を電子検出器３で検査する。図１６（ａ）〜図１
６（ｄ）は、第１段において、ＣＲＴ銃１Ａ〜１Ｄを順
次駆動して得られる走査領域であり、各副作業領域ＳＲ
Ａ〜ＳＲＤに対応している。また、図１６（ｅ）〜図１
６（ｆ）は、基板４を所定距離移動させた第２段におい
て、ＣＲＴ銃１Ａ〜１Ｄを順次駆動して得られる走査領
域であり、各副作業領域ＳＲＡ〜ＳＲＤに対応してい
る。図１６（ｇ）は、図１６（ａ）〜図１６（ｆ）の検
出結果を重ねた状態を示している。基板４の移動量を、
副作業領域ＳＲＡ〜ＳＲＤに重複部分が生じるように定
めることによって、走査漏れを除去することができる。
【００６９】なお、図１６において、各副作業領域ＳＲ
Ａ〜ＳＲＤの配置間隔をＤとし、各副作業領域ＳＲＡ〜
ＳＲＤの間のオフセット距離をｄとし、基板４の移動量
をａとしている。ここで、ＣＲＴ銃の配置間隔Ｄの半分
の距離をオフセット距離ｄとし、移動量ａをオフセット
距離ｄとすることによって、重複部分を零とすることが
できる。電子検出器３は、駆動するＣＲＴ銃について、
該ＣＲＴ銃の走査制御信号と同期して検出信号を検出す
る。
【００７０】図１７は複数のＣＲＴ銃を備えた第３の構
成例の概略ブロック図であり、図１８は第３の構成例に
よる走査領域を説明する図である。第３の構成例は、前
記した図１２の構成において、各ＣＲＴ銃１Ａ〜１Ｄ毎
に電子検出器３ａ〜３ｄを備え、各ＣＲＴ銃１Ａ〜１Ｄ
の副作業領域を重なるようにＣＲＴ銃を配列する構成で
ある。この構成によって各ＣＲＴ銃の各走査領域はオー
バーラップし、基板４上で走査漏れとなる領域を除去す
ることができる。
【００７１】基板４の検査は、各ＣＲＴ銃１Ａ〜１Ｄを
順次駆動し、各駆動毎に放出される二次電子を各電子検
出器３ａ〜３ｄで検査する。図１８（ａ）〜図１８
（ｄ）は、ＣＲＴ銃１Ａ〜１Ｄを順次駆動し、各電子検
出器３ａ〜３ｄで検出される走査領域であり、各副作業
領域ＳＲＡ〜ＳＲＤに対応している。
【００７２】図１８（ｅ）は、図１８（ａ）〜図１８
（ｄ）の検出結果を重ねた状態を示している。各副作業
領域ＳＲＡ〜ＳＲＤ（電子検出器３ａ〜３ｄの検出領
域）に重複部分ＯＲＡＢ，ＯＲＢＣ，ＯＲＣＤの重なり
を設けることによって、走査漏れを除去することができ
る。電子検出器３は、駆動するＣＲＴ銃について、該Ｃ
ＲＴ銃の走査制御信号と同期して検出信号を検出する。
【００７３】図１９は複数のＣＲＴ銃を備えた第４の構
成例の概略ブロック図であり、図２０は第４の構成例に
よる走査領域を説明する図である。第４の構成例は、前
記した図１２の構成において、各ＣＲＴ銃１Ａ〜１Ｄ毎
に電子検出器３ａ〜３ｄを備え、各ＣＲＴ銃１Ａ〜１Ｄ
の副作業領域を重なりがないよう分離してＣＲＴ銃を配
列する構成である。この構成によって各ＣＲＴ銃の各走
査領域は分離するため、基板を移動させて段階的に走査
を行い、検出した信号を重ねることによって、基板４上
で走査漏れとなる領域を除去することができる。
【００７４】基板４の検査は、各ＣＲＴ銃１Ａ〜１Ｄに
よる順次駆動を段階的に行い、各駆動毎に放出される二
次電子を電子検出器３で検査する。図２０（ａ）〜図２
０（ｄ）は、第１段において、ＣＲＴ銃１Ａ〜１Ｄを順
次駆動して各電子検出器３ａ〜３ｄで得られる走査領域
であり、各副作業領域ＳＲＡ〜ＳＲＤに対応している。
また、図２０（ｅ）〜図２０（ｆ）は、基板４を所定距
離移動させた第２段において、ＣＲＴ銃１Ａ〜１Ｄを順
次駆動して各電子検出器３ａ〜３ｄで得られる走査領域
であり、各副作業領域ＳＲＡ〜ＳＲＤに対応している。
【００７５】図２０（ｇ）は、図２０（ａ）〜図２０
（ｆ）の検出結果を重ねた状態を示している。基板４の
移動量を、副作業領域ＳＲＡ〜ＳＲＤに重複部分が生じ
るように定めることによって、走査漏れを除去すること
ができる。電子検出器３は、駆動するＣＲＴ銃につい
て、該ＣＲＴ銃の走査制御信号と同期して検出信号を検
出する。
【００７６】図２１は複数のＣＲＴ銃を備えた第５の構
成例の概略ブロック図であり、図２２は第５の構成例に
よる走査領域を説明する図である。第５の構成例は、第
４の構成例と同様に、各ＣＲＴ銃１Ａ〜１Ｄ毎に電子検
出器３ａ〜３ｄを備え、各ＣＲＴ銃１Ａ〜１Ｄの副作業
領域を重なりがないよう分離してＣＲＴ銃を配列する構
成であり、各ＣＲＴ銃１Ａ〜１Ｄ及び対応する電子検出
器３ａ〜３ｄの間に静電遮蔽を設け、各電子検出器は、
対応しないＣＲＴ銃の影響を受けることなく検出を行
う。
【００７７】基板４の検査は、各ＣＲＴ銃１Ａ〜１Ｄに
よる駆動を段階的に行い、各駆動毎に放出される二次電
子を電子検出器３で検査する。図２２（ａ）は、第１段
において、ＣＲＴ銃１Ａ〜１Ｄを駆動して各電子検出器
３ａ〜３ｄで得られる走査領域であり、各副作業領域Ｓ
ＲＡ〜ＳＲＤに対応している。また、図２２（ｂ）は、
基板４を所定距離移動させた第２段において、ＣＲＴ銃
１Ａ〜１Ｄを駆動して各電子検出器３ａ〜３ｄで得られ
る走査領域であり、各副作業領域ＳＲＡ〜ＳＲＤに対応
している。なお、ＣＲＴ銃１Ａ〜１Ｄの駆動及び各電子
検出器３ａ〜３ｄの検出は、静電遮蔽を設けることによ
って同時に行うことができる。
【００７８】図２２（ｃ）は、図２２（ａ）及び図２２
（ｂ）の検出結果を重ねた状態を示している。基板４の
移動量を、副作業領域ＳＲＡ〜ＳＲＤに重複部分が生じ
るように定めることによって、走査漏れを除去すること
ができる。電子検出器３は、駆動するＣＲＴ銃につい
て、該ＣＲＴ銃の走査制御信号と同期して検出信号を検
出する。
【００７９】図２３は、第５の構成例のＣＲＴ銃１及び
電子検出器３を二次元に配列した状態を示す図である。
真空室２内において、基板４を実線と破線の間で移動さ
せ、各位置で走査することによって、大型の基板４を二
次元的に検査することができる。なお、上記説明では、
ＣＲＴ銃は、ＣＲＴの表示装置からガラス容器とスクリ
ーンとを除いた構成を用いているが、ＣＲＴ銃は該構成
に限らず、電子線の発生及び走査について同等の特性を
備える電子銃とすることができることは明らかである。
【００８０】
【発明の効果】以上説明したように、本発明によれば、
フラットパネルディスプレイのピクセルの検査装置及び
基板検査方法において、高速検査を行うことができ、ま
た、ピクセルの状態、特にピクセルの欠陥の有無や欠陥
の内容を検査することができる。
【図面の簡単な説明】
【図１】本発明によるフラットパネルディスプレイを検
査する第１の実施形態の一構成例を示す概略図である。
【図２】一つのＴＦＴピクセルの代表的な回路構成を示
す図である。
【図３】本発明による入出力信号波形例を示す図であ
る。
【図４】本発明に用いられる整合フィルターの概略ブロ
ック図である。
【図５】複数の整合フィルターの構成を示すブロック図
である。
【図６】本発明を実施するための電気回路の典型的な構
成例である。
【図７】本発明を実施するための電気回路の典型的な構
成例である。
【図８】本発明を実施するための電気回路のタイミング
図である。
【図９】本発明で形成される代表的なイメージである。
【図１０】通常知られるＣＲＴ（陰極線管）の図であ
る。
【図１１】本発明の検査装置の一構成例の概略ブロック
図である。
【図１２】本発明の検査装置の複数のＣＲＴ銃を備えた
構成例の概略ブロック図である。
【図１３】複数のＣＲＴ銃を備えた第１の構成例の概略
ブロック図である。
【図１４】第１の構成例による走査領域を説明する図で
ある。
【図１５】複数のＣＲＴ銃を備えた第２の構成例の概略
ブロック図である。
【図１６】第２の構成例による走査領域を説明する図で
ある。
【図１７】複数のＣＲＴ銃を備えた第３の構成例の概略
ブロック図である。
【図１８】第３の構成例による走査領域を説明する図で
ある。
【図１９】複数のＣＲＴ銃を備えた第４の構成例の概略
ブロック図である。
【図２０】第４の構成例による走査領域を説明する図で
ある。
【図２１】複数のＣＲＴ銃を備えた第５の構成例の概略
ブロック図である。
【図２２】第５の構成例による走査領域を説明する図で
ある。
【図２３】第５の構成例のＣＲＴ銃及び電子検出器を二
次元に配列した状態を示す図である。
【図２４】典型的なＴＦＴ ＦＰＤを示す概略図であ
る。
【図２５】ＴＦＴ ＦＰＤのピクセルの構成を示す概略
図である
【図２６】機械的接触プローブによる基板の一検査方法
を説明するための図である。
【図２７】機械的接触プローブによる基板の一検査方法
を説明するための図である。
【図２８】他の機械的接触プローブによる基板の一検査
方法を説明するための図である。
【図２９】電圧コントラスト現象を説明する電子検出図
である。
【図３０】電圧コントラスト現象を説明するエネルギー
分布図である。
【図３１】電圧コントラスト現象を説明する移動関数図
である。
【符号の説明】
１，１Ａ〜１Ｄ…ＣＲＴ銃、２…真空室、３，３ａ〜３
ｄ…電子検出器、４…基板、５…フラットパネルディス
プレイ（ＦＰＤ）、６…ピクセル、８…信号発生器及び
解析器、９…整合フィルター、１１…電子線源、１２…
電子線制御部、１５…内部発光燐コーティング、２２…
真空ポンプ装置、２３…静電遮蔽領域、５１…ピクセ
ル、５２…ピクセル電極、５３…ＴＦＴ、５４…蓄積容
量、６０…パネル、６１…縦行のライン、６２…横列の
ライン、７１，７２，７５…機械的プローブ、７３，７
４，７７，７９…信号源、７６，７８…プローブ、９０
…フィルターモジュール、９１…乗算器、９２…遅延
器、９３…積分器、９４…サンプル／ホールド回路、９
５…タイミング及び信号発生回路、９６…増幅器、Ｓ…
試料、ＥＢ…電子線、ＳＥ…二次電子、ＤＥ…電子検出
器、ＭＦ１〜ＭＦｎ…整合フィルター、からＯＲＡＢ〜
ＯＲＣＤ…重複部分、Ｒ…作業領域、ＳＲＡ〜ＳＲＤ…
副作業領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−269198（ＪＰ，Ａ) 特開 平４−314032（ＪＰ，Ａ) 特開 平４−80668（ＪＰ，Ａ) 特開 平９−219427（ＪＰ，Ａ) 特開 平５−55318（ＪＰ，Ａ) 特開 昭63−155737（ＪＰ，Ａ) 特開 平２−297855（ＪＰ，Ａ) 実開 昭56−48009（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09F 9/00 G09G 3/36 G01R 31/00 G01R 31/28

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 選択的にアドレスすることができるピク
    セルをアレイ状に備えるフラットパネルディスプレイの
    検査方法であり、 一つあるいはそれ以上の固有の駆動信号でピクセルを駆
    動してアレイ状の複数のピクセルから検査ピクセルを電
    気的に選択し、 前記検査ピクセルに少なくとも一つの電子線を照射して
    電子放出を行わせ、 前記電子放出を検出し、 当該検出信号を一つあるいはそれ以上の整合フィルター
    に供給し、当該整合フィルターにおいて、前記固有の駆
    動信号及び検査ピクセルの状態に応じて定まる固有の検
    査信号と前記検出信号との類似性を示す相関出力を出力
    し、当該整合フィルターの出力によって検査ピクセルの
    状態を検査する、電子線によるフラットパネルディスプ
    レイのピクセル検査方法。
  2. 【請求項２】 電圧コントラストを用いて、薄膜トラン
    ジスターをアレイ状に配したフラットパネルディスプレ
    イの検査方法であり、 アレイ状の各薄膜トランジスターを個別的に選択して検
    査薄膜トランジスターとし、 検査薄膜トランジスターに一つあるいはそれ以上の固有
    の駆動信号を供給し、 検査薄膜トランジスターから電子線照射による電子放出
    を測定して電圧信号を測定し、 前記電圧信号と、前記固有の駆動信号のパターン及び検
    査薄膜トランジスターの状態に応じて定まる固有の検査
    信号との間の類似の程度に比例した複数の相関出力を形
    成し、 前記複数の相関出力の中から最も類似状態の程度を高く
    示す信号を選択して、薄膜トランジスターの状態検査を
    行う、電子線によるフラットパネルディスプレイのピク
    セル検査方法。
  3. 【請求項３】 フラットパネルディスプレイのピクセル
    状態を測定する装置であって、 ピクセルからの二次電子放出を発生させるように配置し
    た電子線源と、 前記二次電子放出を検出しピクセルの電圧を表す出力信
    号を形成する電子検出器と、 ピクセルに少なくとも一つの固有の駆動信号を供給する
    駆動信号源と、 前記電子検出器からの検出信号を入力する相関手段とを
    備え、 前記相関手段は、前記検出信号と、前記固有の駆動信号
    及びピクセルの状態に応じて定まる固有の検査信号との
    間の相関関係に比例した相関出力を発生し、当該相関出
    力によってピクセル状態を表す、電子線によるフラット
    パネルディスプレイのピクセル検査装置。
JP02524799A 1998-02-04 1999-02-02 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 Expired - Fee Related JP3425386B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/018,559 US5982190A (en) 1998-02-04 1998-02-04 Method to determine pixel condition on flat panel displays using an electron beam
US09/018.559 1998-02-04

Publications (2)

Publication Number Publication Date
JP2000003142A JP2000003142A (ja) 2000-01-07
JP3425386B2 true JP3425386B2 (ja) 2003-07-14

Family

ID=21788569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02524799A Expired - Fee Related JP3425386B2 (ja) 1998-02-04 1999-02-02 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置

Country Status (2)

Country Link
US (1) US5982190A (ja)
JP (1) JP3425386B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089856A1 (ja) * 2009-02-04 2010-08-12 株式会社島津製作所 Ｔｆｔアレイ検査方法およびｔｆｔアレイ検査装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545500B1 (en) * 1999-12-08 2003-04-08 John E. Field Use of localized temperature change in determining the location and character of defects in flat-panel displays
US6729922B2 (en) * 2000-06-05 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Device for inspecting element substrates and method of inspection using this device
US6801046B1 (en) * 2000-09-26 2004-10-05 National Semiconductor Corporation Method of testing the electrostatic discharge performance of an IC device
JP4491977B2 (ja) * 2001-02-27 2010-06-30 株式会社島津製作所 Ｅｚフィルタ分光方法及びその装置
US7129694B2 (en) * 2002-05-23 2006-10-31 Applied Materials, Inc. Large substrate test system
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
US7116290B2 (en) * 2002-08-13 2006-10-03 Lg Electronics Inc. Method and apparatus for diagnosing cell defect of PDP module
DE10253717B4 (de) * 2002-11-18 2011-05-19 Applied Materials Gmbh Vorrichtung zum Kontaktieren für den Test mindestens eines Testobjekts, Testsystem und Verfahren zum Testen von Testobjekten
US6765203B1 (en) * 2003-01-31 2004-07-20 Shimadzu Corporation Pallet assembly for substrate inspection device and substrate inspection device
US7012583B2 (en) * 2003-02-07 2006-03-14 Shimadzu Corporation Apparatus and method for testing pixels of flat panel display
US6873175B2 (en) * 2003-03-04 2005-03-29 Shimadzu Corporation Apparatus and method for testing pixels arranged in a matrix array
JP2004363085A (ja) * 2003-05-09 2004-12-24 Ebara Corp 荷電粒子線による検査装置及びその検査装置を用いたデバイス製造方法
JP4062527B2 (ja) * 2003-05-09 2008-03-19 株式会社島津製作所 Ｔｆｔアレイ検査装置
US6987400B2 (en) * 2003-05-20 2006-01-17 Panelvision Technologies Testing flat panel display plates using high frequency AC signals
JPWO2004109376A1 (ja) * 2003-06-04 2006-07-20 東芝松下ディスプレイテクノロジー株式会社 アレイ基板の検査方法
KR20060020651A (ko) * 2003-06-04 2006-03-06 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 어레이 기판의 검사 방법
CN1802593A (zh) * 2003-06-04 2006-07-12 东芝松下显示技术有限公司 阵列基板检查方法及阵列基板检查设备
US7227142B2 (en) * 2004-09-10 2007-06-05 Multibeam Systems, Inc. Dual detector optics for simultaneous collection of secondary and backscattered electrons
US7435956B2 (en) * 2004-09-10 2008-10-14 Multibeam Systems, Inc. Apparatus and method for inspection and testing of flat panel display substrates
US7928404B2 (en) * 2003-10-07 2011-04-19 Multibeam Corporation Variable-ratio double-deflection beam blanker
JP4203811B2 (ja) * 2003-12-24 2009-01-07 株式会社島津製作所 Ｔｆｔアレイ検査装置
JP4158199B2 (ja) * 2004-01-30 2008-10-01 株式会社島津製作所 Ｔｆｔアレイ検査装置
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US20060038554A1 (en) * 2004-02-12 2006-02-23 Applied Materials, Inc. Electron beam test system stage
US6833717B1 (en) * 2004-02-12 2004-12-21 Applied Materials, Inc. Electron beam test system with integrated substrate transfer module
US7319335B2 (en) 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
KR100708837B1 (ko) * 2004-05-24 2007-04-17 삼성에스디아이 주식회사 발광 표시 패널 어레이의 화소 검사 방법 및 그 구동장치
US7075323B2 (en) * 2004-07-29 2006-07-11 Applied Materials, Inc. Large substrate test system
US7256606B2 (en) * 2004-08-03 2007-08-14 Applied Materials, Inc. Method for testing pixels for LCD TFT displays
US7456402B2 (en) * 2004-09-10 2008-11-25 Multibeam Systems, Inc. Detector optics for multiple electron beam test system
US20060181266A1 (en) * 2005-02-14 2006-08-17 Panelvision Technology, A California Corporation Flat panel display inspection system
US7535238B2 (en) * 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
KR100643389B1 (ko) * 2005-07-04 2006-11-10 삼성전자주식회사 박막트랜지스터 기판의 검사장치와 박막트랜지스터 기판의검사방법
TW200717682A (en) * 2005-10-11 2007-05-01 Orbotech Ltd Method for inspecting microelectronic components on a substrate and apparatus for testing same
JP4640163B2 (ja) * 2005-12-22 2011-03-02 株式会社島津製作所 Ｔｆｔアレイ検査装置
CN101400991B (zh) * 2006-03-14 2013-03-20 应用材料公司 减小多个柱状电子束测试系统中的串扰的方法
DE102006015714B4 (de) * 2006-04-04 2019-09-05 Applied Materials Gmbh Lichtunterstütztes Testen eines optoelektronischen Moduls
US7941237B2 (en) * 2006-04-18 2011-05-10 Multibeam Corporation Flat panel display substrate testing system
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
JP2008032505A (ja) * 2006-07-28 2008-02-14 Shimadzu Corp 基板検査方法、および基板検査装置
US7327158B1 (en) * 2006-07-31 2008-02-05 Photon Dynamics, Inc. Array testing method using electric bias stress for TFT array
US7397266B2 (en) * 2006-10-16 2008-07-08 Amber Precision Instuments, Inc System and method for testing the electromagnetic susceptibility of an electronic display unit
JP4941645B2 (ja) * 2006-10-19 2012-05-30 株式会社島津製作所 基板検査装置
JPWO2009040909A1 (ja) * 2007-09-27 2011-01-13 株式会社島津製作所 データ処理方法、データ処理装置、および検査装置
JP5311058B2 (ja) * 2007-10-18 2013-10-09 株式会社島津製作所 Ｔｆｔアレイ検査装置および同期方法
JP5163948B2 (ja) * 2008-04-28 2013-03-13 株式会社島津製作所 走査ビーム検査装置、および欠陥検出の信号処理方法
JP5692691B2 (ja) * 2008-05-09 2015-04-01 Ｎｌｔテクノロジー株式会社 表示装置の検査方法と検査装置及び表示装置用基板と表示装置
US8278959B2 (en) * 2008-12-18 2012-10-02 Semicaps Pte Ltd Method and system for measuring laser induced phenomena changes in a semiconductor device
KR20130104563A (ko) * 2012-03-14 2013-09-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
JP5967538B2 (ja) * 2012-09-25 2016-08-10 株式会社日立ハイテクノロジーズ 電子顕微鏡および電子線検出器
CN103777379B (zh) 2012-10-17 2017-01-04 北京京东方光电科技有限公司 一种液晶显示屏亮点检测方法
CN105931590B (zh) * 2016-04-28 2019-07-05 深圳市海达唯赢科技有限公司 一种lcd驱动板自动检测方法和系统
CN109634005A (zh) * 2018-11-30 2019-04-16 深圳市华星光电技术有限公司 阵列基板制作过程中的修补方法
WO2020244756A1 (en) * 2019-06-05 2020-12-10 Applied Materials, Inc. Method for identifying a defect on a substrate, and apparatus for identifying a defective driver circuit on a substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648009U (ja) * 1980-08-21 1981-04-28
JPS63155737A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 信号処理装置
JPS63269198A (ja) * 1987-04-28 1988-11-07 富士ケンブリツジインスツルメント株式会社 液晶表示器用駆動回路基板の検査方法
JPH02297855A (ja) * 1989-05-10 1990-12-10 Hitachi Ltd 電子ビームテスタ装置の信号処理方法
GB8921561D0 (en) * 1989-09-23 1989-11-08 Univ Edinburgh Designs and procedures for testing integrated circuits containing sensor arrays
JPH0480668A (ja) * 1990-07-23 1992-03-13 Fuji Electric Co Ltd エレクトロルミネッセンス表示パネルの検査方法
JPH04314032A (ja) * 1991-04-12 1992-11-05 Seiko Instr Inc 薄膜トランジスタの欠陥検査方法
US5432461A (en) * 1991-06-28 1995-07-11 Photon Dynamics, Inc. Method of testing active matrix liquid crystal display substrates
US5268638A (en) * 1991-07-15 1993-12-07 Siemens Aktiengesellschaft Method for particle beam testing of substrates for liquid crystal displays "LCD"
JPH0555318A (ja) * 1991-08-28 1993-03-05 Nec Corp 半導体集積回路試験方法
US5504438A (en) * 1991-09-10 1996-04-02 Photon Dynamics, Inc. Testing method for imaging defects in a liquid crystal display substrate
JP2951609B2 (ja) * 1997-01-20 1999-09-20 株式会社日立製作所 電子ビーム検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089856A1 (ja) * 2009-02-04 2010-08-12 株式会社島津製作所 Ｔｆｔアレイ検査方法およびｔｆｔアレイ検査装置
JP5224194B2 (ja) * 2009-02-04 2013-07-03 株式会社島津製作所 Ｔｆｔアレイ検査方法およびｔｆｔアレイ検査装置

Also Published As

Publication number Publication date
US5982190A (en) 1999-11-09
JP2000003142A (ja) 2000-01-07

Similar Documents

Publication Publication Date Title
JP3425386B2 (ja) 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置
JP3563283B2 (ja) 基板検査用高速電子線計測装置及び基板検査方法
JP4034500B2 (ja) 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
US5680056A (en) Apparatus and method for testing circuit board
US7276693B2 (en) Inspection method and apparatus using charged particle beam
US9523714B2 (en) Electrical inspection of electronic devices using electron-beam induced plasma probes
JP2009511898A (ja) 光導電によるトランジスタ・アレイの電気的検査
JP2006506629A (ja) 検査体の接触のための装置及び方法
US8222911B2 (en) Light-assisted testing of an optoelectronic module
JP2004264035A (ja) プローブ装置及びそれを用いたディスプレイ基板の試験装置
KR20040016795A (ko) 통합 비주얼 이미징 및 전자 감지 검사 시스템
US7157921B2 (en) TFT array inspection apparatus
WO2011070663A1 (ja) Ｔｆｔ基板検査装置およびｔｆｔ基板検査方法
JP4856698B2 (ja) 導体路構造体の検査方法
TWI419245B (zh) Ｔｆｔ陣列檢測裝置
JP4728207B2 (ja) 検査装置
JPH01292736A (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
JPS63269198A (ja) 液晶表示器用駆動回路基板の検査方法
JP4320308B2 (ja) 欠陥検査方法
JPH01117261A (ja) 欠陥画素の検査方法
JP2579893B2 (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
US6839646B2 (en) Electron beam test system and electron beam test method
EP0526734A2 (en) Noncontact probe and active matrix array inspection apparatus using the same
KR20130012920A (ko) 전기 회로 검사 시스템 및 그 방법
JPH0648552Y2 (ja) Ｔｆｔ基板検査装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030417

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees