JPH01292736A - スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法 - Google Patents

スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法

Info

Publication number
JPH01292736A
JPH01292736A JP63119382A JP11938288A JPH01292736A JP H01292736 A JPH01292736 A JP H01292736A JP 63119382 A JP63119382 A JP 63119382A JP 11938288 A JP11938288 A JP 11938288A JP H01292736 A JPH01292736 A JP H01292736A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
matrix substrate
resistance
defect inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63119382A
Other languages
English (en)
Other versions
JPH073446B2 (ja
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11938288A priority Critical patent/JPH073446B2/ja
Publication of JPH01292736A publication Critical patent/JPH01292736A/ja
Publication of JPH073446B2 publication Critical patent/JPH073446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は1画像表示機能を有する液晶パネル、とりわけ
画素毎にスイッチング素子を内蔵したアクティブ型の液
晶パネルの欠陥検査に関するものである。
(従来の技術) 微細加工技術、液晶材料および実装技術等の進歩により
、小さな画面サイズではあるが5.08〜15.24(
!I+(2〜6インチ)程度の液晶パネルで実用上支障
ないテレビジョン画像がコマーシャルベースで得られる
ようになってきた。
液晶パネルを構成する2枚のガラス基板の一方にR,G
、Bの着色層を形成しておくことによりカラー表示も容
易に実現され、また、画素毎にスイッチング素子を内蔵
させた、いわゆるアクティブ型の液晶パネルではクロス
トークもなく、高いコントラスト比を有する画像が保証
される。
このような液晶パネルは、走査線としては120〜24
0本、信号線としては240〜720本程度のマトリク
ス編成が標準的で、例えば第3図に示すように、液晶パ
ネル1を構成する一方のガラス基板2上に形成された走
査線の端子群(図示せず)に駆動信号を供給する半導体
集積回路チップ3を直接接続するC0G(チップ・オン
・ガラス)方式や、例えばポリイミド系樹脂薄膜をベー
スとし、金メツキされた銅箔の端子群を有する接続フィ
ルム4を信号線の端子群5に圧接しながら固定する方式
などの実装手段によって電気信号が画像表示部に供給さ
れる。なお、6,7は液晶パネル1中夫の画像表示部と
信号線の端子群5および走査線の端子群との間を接続す
る配線路で、必ずしも端子群と同じ導電材で構成される
必要はない。
8は、全ての画素に共通の対抗電極を有するもう一方の
ガラス基板で、2枚のガラス基板2,8は所定の距離を
隔てて形成され、その隙間はシール材と封口材で封止さ
れた閉空間になっており、閉空間には液晶が充填されて
いる。多くの場合。
ガラス基板8の閉空間側に着色層と称する染料または顔
料を含む有機薄膜が被着されて色表示機能が与えられる
ので、ガラス基板8は一般的にカラーフィルタと呼ばれ
る。そして、液晶材の性質によってガラス基板8上面ま
たはマトリクス基板と呼ばれるガラス基板2上面のいず
れかもしくは両面上に偏光板が貼付され、電気光学素子
として機能する。
第4図は、例えばスイッチング素子として絶縁ゲート型
トランジスタ9を画素毎に配置したアクティブ型液晶パ
ネルの等価回路図であり、第5図は同パネルの要部断面
図である。走査線10と信号線11は、例えば非晶質シ
リコンを半導体層とし。
Si、N4をゲート絶縁膜とする薄膜トランジスタ9と
同時にガラス基板2上に形成される。液晶セル12は、
ガラス基板2上に形成された透明導電性の絵素電極13
と、カラーフィルタ8上に形成された同じく透明導電性
の対抗電極14と、2枚のガラス基板で構成された閉空
間を満たす液晶15とで構成され、電気的にはコンデン
サと同じ扱いを受ける。
着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層16は、先述したようにカラーフィルタ8の
閉空間側で絵素電極13に対応してR2O,Bの三原色
で所定の配列に従って配置される。
全ての絵素電極13に共通の対抗電極14は1着色層1
6の存在による電圧配分損失を避けるためには、図示し
たように着色層16上に形成される。
なお、第4図において、蓄積容量17はアクティブ型の
液晶パネルとしては必ずしも必須の構成因子とは限らな
いが、駆動用信号源の利用効率の向上や浮遊寄生容量の
障害を抑制したり、高温動作時のちらつき防止等に効果
があり、適宜採用される。また、話を簡単にするため、
薄膜トランジスタ9.走査線10.信号線11および蓄
積容量17に加えて配向膜や偏光板、さらには光源など
の主要因子は第5図では省略されている。
R,G、Bの着色層16の境界に低反射性の不透明膜1
8を配置すると、ガラス基板2上の信号線等の配線層か
らの反射光を防止できてコントラスト比が向上するとか
、スイッチング素子9の光照射によるリーク電流の増大
が防げて強い外光の下でも動作させることが可能となり
、いわゆるブラックマトリクスと称される。ブラックマ
トリクス材の構成も多数考えられるが1着色層の境界に
おける段差の発生状況と光の透過率を考慮に入れる−と
原価高となるが、 1000人程度0Cr薄膜が簡便で
ある。
(発明が解決しようとする課題) フルカラー表示機能を有する液晶パネルは、テレビ画像
を提供するという意味ではCRTとよく比較されるが、
コストパフォーマンスは非常に悪いと言わざるを得ない
のが現状である。その理由は歩留りが低いからである。
まず、線欠陥について言えば、走査線10や信号線11
の断線が挙げられ、次いでそれらの交差点19における
短絡が問題となる。線欠陥は画像表示装置としては致命
的なもので、−本の存在も許されず、まずは線欠陥のな
いマトリクス基板2を得ることが困難である。工程内ダ
ストの撲滅を筆頭に、冗長度を持たせた設計技術、ある
いはレーザ光線等の補助手段を用いた欠陥救済技術と各
方面から歩留り向上のための技術開発がなされているが
決め手はなく、低密度ではあるが大面積の無欠陥プロセ
スの難しさが分かろうというものである。
次に、点欠陥について述べれば状況はさらに厳しい、少
なくとも現時点では、マトリクス基板2上の数万個にお
よぶ全画素を短時間で効率よく検査・判定する点欠陥検
査機を入手することは見通しがないといえよう。そのた
め、カラーフィルタ8と組み合わせて液晶パネル化した
後の画像判定で点欠陥の有無を認識せざるを得ず、マト
リクス基板2に内在している点欠陥のために無駄になる
カラーフィルタおよび組立工程が大きな損失となってい
るのである0点欠陥は線欠陥と異なり、中間調表示の制
御性、すなわち画素を構成する全ての素子の均一性を要
求されるので、技術的にも高度な取組が必要である。プ
ロセス的にはさらにダスト管理を厳しく必要とし、トラ
ンジスタ特性については均一性を高めることが急務であ
る。設計的な面では1つの画素を2個の薄膜トランジス
タで構成するとか、1つの画素を2組の薄膜トランジス
タと絵素電極で構成し、少なくとも1組の動作は確保し
ようとする試みがなされており1点欠陥の発生状況と評
価基準は大きく変化する可能性を秘めている。
電子ビームを半導体集積回路に照射し、半導体集積回路
内の配線層の電位を非接触で計測する評価機としてEB
テスタが知られている。これと同じ原理で電子ビームを
マトリクス基板2に照射し。
絵素電極13の電位を間接的に知ることができる。
第6図はこのシステムの概念図を示し、測定室20は1
0−5〜10−’ Torr程度の真空度を保つための
排気手段(図示せず)によって排気口21より排気され
る。
22は電子線を発生する電子銃、23は電子線を加速す
る格子群、24は電子線を偏向するレンズ系であり、C
RTとよく似た構成となっている。電子銃22より飛び
出した電子線(ビーム)25は、電子銃22に対して正
にバイアスされ格子23中を通過することによって加速
され、偏向レンズ系24でその進路を曲げられる。した
がって、xyの2次元の偏向によって、電子線25は試
料台26上に置かれたマトリクス基板2上を走査するこ
とができる。その走査する領域は、電子線25が偏向レ
ンズを出た時の偏向角θと偏向レンズから試料台26ま
での距離27によって決まる。一方、偏向角θは電子線
25の速度と偏向レンズ24の長さと偏向エネルギ(静
電力または静磁力)によって決まる。要は対象とする試
料の観測したい領域を歪なく走査するための光学設計が
重要であり、マトリクス基板2が5.08cm(2イン
チ)よりも大きいために全面を一括走査することはかな
り困難となる。適当な大きさの走査領域を設定し1画像
合成で一括観測する方が合理的であろう。電子線25の
加速電圧はマトリクス基板2上の薄膜トランジスタ9へ
の衝突損傷を小さく押さえるためには低い方が望ましく
、一方、電子ビーム25が絵素’1ll1413に衝突
して発生する2次電子線28は高い方がエネルギが高く
高感度となるので、1〜10kVで設定される。また、
電子線25のビームの大きさと強さは、絵素電極13の
大きさと他の電位を有する配線層、走査線10や信号線
11との相対値な大きさで決まり、数μm、 0.1〜
1μAもあればまず支障ない。
測定室20外部の駆動用信号源29より探針または圧接
フィルム等の接続手段30を用いて走査線10や信号線
11等の電極に電気信号を供給し、電子線25をマトリ
クス基板2に照射しながら走査し、絵素電極13からの
2次電子線28をシンチレーションカウンタ(2次電子
増倍管)31で検知し、その出力信号を電子線25の走
査と同期させてCRT上(図示せず)で観測すれば、絵
素電極13の電位分布が濃淡の画像信号として提供され
、同じ信号電圧を供給しているにもかかわらず、他の絵
素電極13と同じ挙動を示さないものを点欠陥として発
見することができる。もちろん線欠陥も容易に検出され
る。
ところが、マトリクス基板2に内蔵する点欠陥を上記し
たシステムで固定し、液晶パネル化した後の画像検査と
照合したところ、非常に一致率が低く、点欠陥選別機と
しての機能が十分に発揮されないことがわかった。この
理由は、液晶パネルの書き込み終了から次の書き込みま
での蓄積時間の等価回路が第7図で示されるのに対して
、液晶マトリクス基板2の等価回路が第8図で示される
ことによるものである、すなわち、液晶セル12を抵抗
分RL、32と容量分CL033との並列回路で表わし
た場合に、蓄積容量17に貯えられた電荷の放電系路と
しての抵抗分RL、32がマトリクス基板2上に存在し
ないために、絵素電極13の電位の蓄積期間中の変化量
がマトリクス基板2単体では液晶パネルの実動作状態と
かけはなれてしまうからである。液晶セルの容量分CL
、33は絵素電極13の電位の変化を抑制する方向に作
用するが、例えば蓄積容i17がIPFで容量分CL、
33が0,3PFの場合には、抵抗分RL032の存在
を無視できないことが明らかとなった。このため、実駆
動状態では正常な絵素と比べてやや書き込み不足の絵素
の電位変化が。
マトリクス基板2上では電位変化が小さく正常と判定さ
れてしまう。液晶セル12の光学特性は、TN型では高
々4vもあれば十分なので、8階調の中間調表示を得よ
うとするならばO,SVの電位差を検知する必要があり
、実動作状態とはかけはなれたマトリクス基板単体での
点欠陥の検知には無理がある。
本発明の目的は、従来の欠点を解消し、走査線に書き込
み信号を印加し、この書き込み信号に同期した映像信号
で蓄積容量を充電すると、再び書き込み信号が印加され
るまでの絵素電極の電位は抵抗分を付加させれば実線か
ら点線に移行して。
マトリクス基板上の動作状態を液晶パネル状態でシュミ
レートできて点欠陥検査機としての一致率が向上する欠
陥検査装置および欠陥検査方法を提供することである。
(課題を解決するための手段) 本発明の欠陥検査装置は、液晶セルの抵抗分に相当する
だけ蓄積容量の放電量を増やすことによって点欠陥検査
機としての性能を向上させるものであり、蓄積容量の放
電量を増やすためには、第9図の等価回路図に示したよ
うに、薄膜トランジスタ9の蓄積時のリーク抵抗R8□
34に並列に抵抗分R35を存在させればよく、その具
体的手段としては薄膜トランジスタ9の動作温度を変化
させたり、あるいは薄膜トランジスタ9に光を照射させ
ることによって新たなリーク抵抗R35を添加するもの
である。
(作 用) 第10図に示すように、走査線10に書き込み信号36
を印加し、書き込み信号36に同期した映像信号37で
蓄積容量17を充電すると、再び書き込み信号36が印
加されるまでの絵素電極13の電位は抵抗分R35を付
加させれば実線38から破線39に移行し、マトリクス
基板2上の動作状態を液晶パネル状態でシュミレートで
きて点欠陥検査機としての一致率が向上する。
(実施例) 本発明の実施例を第1図および第2図に基づいて説明す
る。同図において、上記の従来例を説明した第3図以下
の部分と同じ部分については同一符号を付し、その説明
を省略する。
第1図は本発明の一実施例による欠陥検査装置の概念図
を示し、薄膜トランジスタ9の蓄積時のリーク電流を液
晶パネルとしての動作状態の値にまで増加させるに十分
な照度を有する光源を、検査対象であるマトリクス基板
2の上方41と、マトリクス基板2の下方、すなわち透
明物質で構成された試料台26中に埋め込まれた42と
に有している。
2つの光源41.42のどちらが支配的にリーク電流を
増加させる役割を担うかは、薄膜トランジスタ9の構造
、カラーフィルタの構造および光源光や外来光の強度等
の使用条件などによって左右されるので、必要とあらば
2つ同時に使用することもありうる。ただし、2次電子
増倍管31自身、内部で微弱光を取り扱う素子であるの
で、光源41.42と増倍管31との相対位置関係の最
適化は、マトリクス基板2面からの乱反射光の影響を避
けることも含めて重要である。
第2図は本発明の他の実施例による欠陥検査機の概念図
を示し、薄膜トランジスタ9の蓄積時のリーク電流を液
晶パネルとしての動作状態の値にまで増加させるに十分
な加熱または冷却能力を有する温度制御素子43を試料
台26中に配置し、マトリクス基板2の裏面からの熱伝
導で行なうものである。非晶質シリコンを半導体層とす
る絶縁ゲート型トランジスタのリーク電流は温度係数が
正、すなわち温度が上がるとリーク電流が増大するので
、温度制御素子43としてはヒータが簡便であろう、逆
に、リーク電流の温度係数が負の場合には。
電子冷却素子とか炭酸ガスの断熱膨張管などの冷却素子
を用いればよい。
光照射や加熱・冷却による薄膜トランジスタのリーク電
流の変化は予め測定できるので、液晶パネルの動作条件
に適応した測定条件で検査してもよいし、逆に、点欠陥
の検査結果と液晶パネル状態での画像検査結果が一致す
るよう測定条件を探索しても構わないことはいうまでも
ない。
(発明の効果) 以上述べたごとく1画像表示機能を有するマトリクス型
液晶パネルの画像品質、とりわけ点欠陥の発生状況をパ
ネル組立工程前で事前チエツクできるので、パネル組立
以降の製造工程や検査工程における材料費や製造工数の
無用な使用がなくなり、コスト面での寄与は高い。特に
カラー化された液晶パネルでは、材料費としては最も高
価なカラーフィルタの無駄な使用が避けられ、ロスコス
トの抑制にかけては著しく効果的である。
【図面の簡単な説明】
第1図、第2図は本発明によるマトリクス基板の点欠陥
検査機の概念図、第3図は液晶パネルの外観図、第4図
、第5図は液晶パネルの等価回路と要部断面図、第6図
はマトリクス基板上の絵素電極の電位を検知する点欠陥
検査機の概念図、第7図、第8図は液晶パネルとマトリ
クス基板の蓄積時の等価回路、第9図は本発明の実施に
よるマトリクス基板の蓄積時の等価回路、第10図は駆
動用信号と絵素電極の電位変化との時間的な関係を示す
図である。 1・・・液晶パネル、 2・・・マトリクス基板、3・
・・半導体集積回路チップ、 4・・・接続フィルム、
 5・・・端子群、 6,7・・・配線路。 8・・・カラーフィルタ、 9・・・絶縁ゲート型トラ
ンジスタ、 10・・・走査線、 11・・・信号線、
 12・・・液晶セル、 13・・・絵素電極、14・
・・対抗電極、  15・・・液晶、 16・・・着色
層、17・・・蓄積容量、 20・・・測定室、  2
1・・・排気口、22・・・電子銃、 23・・・加速
格子、 24・・・偏向レンズ、25・・・電子線、 
26・・・試料台、 27・・・距離、 28・・・2
次電子線、 29・・・駆動用信号源、  30・・・
接続手段、 31・・・2次電子増倍管、 32.33
・・・液晶セルの抵抗分、同じく容量分、34・・・絶
縁ゲート型トランジスタのリーク抵抗、 35・・・本
発明の実施によって与えられるリーク抵抗。 36・・・走査信号、 37・・・映像信号、 38.
39・・・従来法と本発明によるマトリクス基板上の絵
素電極の電位、41.42・・・光源、 43・・・温
度制御素子。 特許出願人 松下電器産業株式会社 第1区 2 マトリクス基板上    2o ?)良t 21 
)昨叢つ  22− 電3鶴。 23− 、?++’連$3      24 4烏すし
〕・ス゛ 25−ta 大*   2a−2;に?34
&29.1叡雪biう41号う津、         
30−J城1δ−5ケタ9ミ    26−iノ(耕(
531・・2戊屯4!y6A@菅        41
,42  危念第2図 26・ジコ$%a 43−温&船御禾3 第3図 1   備品ンマキ九1 2  マトソクス#橡 3  キ牛イ令ケ、yプ 4j樫晩フベルム 5  禍y群 6.7 ・ 伯乙 鳶に 発 8  pラーフ4(り 第4図 9  オ色伶をプ゛−ト型トランジスタ+OL場1考套
?     11 イ占ミシ課    12 浪Jし七
二九/14・ケ封氾屯染  17・毛傾絡畳 第5図 ご 2.8    力゛ラス某才及 13   余に乗屯銅と 14   グ(ゴ氾屯輪 15  −X品 16   着 乞 1 旧  ブラックマ’p′)クス看 第6図 20−[’lii      22−IJil、+  
    23   カー**y24  上旬しンス゛ 
   25 1乞′3jA式寥と□      28−
2ンシ;□屯3腺31 2、体;吃3)−−tイきジ;
i第7図 32  ・・備品セレラ祢抗成分 33 ・浪轟セII、l容量式谷 34・ リークお3洸 第8図 第9図 17菖梗溶( 34・リークき、抗 35 ・ 付加リーク涜(鎖j

Claims (3)

    【特許請求の範囲】
  1. (1)アクティブ型液晶マトリクスパネルを構成し、画
    素毎にスイッチング素子を有する一方の基板に電子線を
    照射し、絵素電極の電位を検出する機能を備えた電子顕
    微鏡システムに動作環境の制御機能が付加されているこ
    とを特徴とする欠陥検査装置。
  2. (2)動作環境の制御が外光を遮断された測定系内でス
    イッチング素子を有する一方の基板の上方よりの光照射
    または前記基板の下方よりの光照射のいずれか、もしく
    は両者よりの光照射によってなされることを特徴とする
    欠陥検査方法。
  3. (3)動作環境の制御がスイッチング素子を有する一方
    の基板の支持台中に設置された加熱または冷却素子によ
    る前記基板の温度制御であることを特徴とする請求項(
    2)記載の欠陥検査方法。
JP11938288A 1988-05-18 1988-05-18 スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法 Expired - Fee Related JPH073446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11938288A JPH073446B2 (ja) 1988-05-18 1988-05-18 スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11938288A JPH073446B2 (ja) 1988-05-18 1988-05-18 スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP13681394A Division JP2579893B2 (ja) 1994-06-20 1994-06-20 スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法

Publications (2)

Publication Number Publication Date
JPH01292736A true JPH01292736A (ja) 1989-11-27
JPH073446B2 JPH073446B2 (ja) 1995-01-18

Family

ID=14760127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11938288A Expired - Fee Related JPH073446B2 (ja) 1988-05-18 1988-05-18 スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法

Country Status (1)

Country Link
JP (1) JPH073446B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396299B1 (en) 1998-03-20 2002-05-28 Nec Corporation Method and apparatus for substrate defect testing by surface illumination
WO2004109374A1 (ja) * 2003-06-04 2004-12-16 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の検査装置
WO2004109375A1 (ja) * 2003-06-06 2004-12-16 Toshiba Matsushita Display Technology Co., Ltd. 基板の検査方法
WO2005083452A1 (ja) * 2004-02-27 2005-09-09 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の製造方法
WO2007115774A1 (de) * 2006-04-04 2007-10-18 Applied Materials Gmbh Lichtunterstütztes testen eines optoelektronischen moduls
CN100356166C (zh) * 2005-03-04 2007-12-19 广辉电子股份有限公司 用于检测液晶显示器阵列的检测方法及其检测设备
US7399965B2 (en) 2005-01-26 2008-07-15 Au Optronics Corp. Method of detecting array of liquid crystal display and apparatus thereof
JPWO2006120861A1 (ja) * 2005-05-02 2008-12-18 株式会社島津製作所 Tftアレイ基板検査装置
US7947953B2 (en) 2008-10-08 2011-05-24 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Charged particle detection apparatus and detection method
JP2017535787A (ja) * 2014-12-22 2017-11-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板の検査装置、基板の検査方法、大面積基板検査装置、及びその操作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396299B1 (en) 1998-03-20 2002-05-28 Nec Corporation Method and apparatus for substrate defect testing by surface illumination
WO2004109374A1 (ja) * 2003-06-04 2004-12-16 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の検査装置
WO2004109375A1 (ja) * 2003-06-06 2004-12-16 Toshiba Matsushita Display Technology Co., Ltd. 基板の検査方法
WO2005083452A1 (ja) * 2004-02-27 2005-09-09 Toshiba Matsushita Display Technology Co., Ltd. アレイ基板の検査方法およびアレイ基板の製造方法
US7399965B2 (en) 2005-01-26 2008-07-15 Au Optronics Corp. Method of detecting array of liquid crystal display and apparatus thereof
CN100356166C (zh) * 2005-03-04 2007-12-19 广辉电子股份有限公司 用于检测液晶显示器阵列的检测方法及其检测设备
JPWO2006120861A1 (ja) * 2005-05-02 2008-12-18 株式会社島津製作所 Tftアレイ基板検査装置
WO2007115774A1 (de) * 2006-04-04 2007-10-18 Applied Materials Gmbh Lichtunterstütztes testen eines optoelektronischen moduls
JP2009532687A (ja) * 2006-04-04 2009-09-10 アプライド マテリアルズ ゲーエムベーハー オプトエレクトロニックモジュールの光補助試験
US8222911B2 (en) 2006-04-04 2012-07-17 Applied Materials Gmbh Light-assisted testing of an optoelectronic module
TWI383133B (zh) * 2006-04-04 2013-01-21 Applied Materials Gmbh 用以測試光電模組之裝置與方法
US7947953B2 (en) 2008-10-08 2011-05-24 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Charged particle detection apparatus and detection method
JP2017535787A (ja) * 2014-12-22 2017-11-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 基板の検査装置、基板の検査方法、大面積基板検査装置、及びその操作方法

Also Published As

Publication number Publication date
JPH073446B2 (ja) 1995-01-18

Similar Documents

Publication Publication Date Title
JP3563283B2 (ja) 基板検査用高速電子線計測装置及び基板検査方法
JP3425386B2 (ja) 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置
EP0590524A1 (en) Defect detection and defect removal apparatus of thin film electronic device
US7362124B2 (en) Method and apparatus for testing liquid crystal display using electrostatic devices
CN1234523A (zh) 液晶面板及其制造方法
KR101342460B1 (ko) 광전자 모듈의 광-보조 테스팅
JP2004264035A (ja) プローブ装置及びそれを用いたディスプレイ基板の試験装置
JPH01292736A (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
US20060103415A1 (en) Array substrate inspecting method and array substrate inspecting device
US7012583B2 (en) Apparatus and method for testing pixels of flat panel display
US7446543B2 (en) Non-contact electrical connections test device
US20050212782A1 (en) Control device having improved testing properties
US20070023656A1 (en) Method for inspecting substrate, and method and apparatus for inspecting array substrates
US7009405B2 (en) Method and apparatus for testing flat display apparatus
JPS63269198A (ja) 液晶表示器用駆動回路基板の検査方法
JP2579893B2 (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
JPWO2004109628A1 (ja) アレイ基板の検査方法
Kramer Thin-film-transistor switching matrix for flat-panel displays
Luo et al. Design and fabrication of large-area thin-film transistor matrix circuits for flat-display panels
KR100299535B1 (ko) 엑스-선 검출소자의 테스트 방법 및 장치
EP0526734A2 (en) Noncontact probe and active matrix array inspection apparatus using the same
CN117456959A (zh) 显示模组及其控制方法、显示装置
JP2008292582A (ja) アレイ基板の検査方法
JPH06138437A (ja) 線順次駆動型光導電型液晶ライトバルブ表示装置
KR20220014885A (ko) 기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees