KR20220014885A - 기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치 - Google Patents

기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치 Download PDF

Info

Publication number
KR20220014885A
KR20220014885A KR1020217043125A KR20217043125A KR20220014885A KR 20220014885 A KR20220014885 A KR 20220014885A KR 1020217043125 A KR1020217043125 A KR 1020217043125A KR 20217043125 A KR20217043125 A KR 20217043125A KR 20220014885 A KR20220014885 A KR 20220014885A
Authority
KR
South Korea
Prior art keywords
driver circuit
substrate
identifying
pixels
driver
Prior art date
Application number
KR1020217043125A
Other languages
English (en)
Other versions
KR102632426B1 (ko
Inventor
악셀 벤젤
태기 이
경찬 황
로버트 트라우너
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220014885A publication Critical patent/KR20220014885A/ko
Application granted granted Critical
Publication of KR102632426B1 publication Critical patent/KR102632426B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법이 설명된다. 이 방법은, 기판 상에 제공된 드라이버 회로로 디스플레이의 일부를 구동하기 위한 클록 신호를 제공하는 단계; 드라이버 회로의 적어도 하나의 부분의 적어도 하나의 이미지를 획득하도록, 클록 신호와 동기화되어 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계; 및 적어도 하나의 이미지 내에서 드라이버 회로의 결함을 식별하는 단계를 포함한다.

Description

기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치
[0001] 본 개시내용의 실시예들은 기판들의, 특히 디스플레이 제조를 위한 대면적 기판들의 테스트에 관한 것이다. 실시예들은 결함 식별에 관한 것이다. 본 개시내용의 실시예들은 일반적으로, 전자 디바이스들이 상부에 형성된 대면적 기판들에 대한 테스트 시스템들에 관한 것으로, 보다 구체적으로는 이러한 전자 디바이스들에 대한 드라이버 결함들의 위치를 찾는(locate) 것에 관한 것이다. 특히, 실시예들은 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법, 대응하는 방법을 위한 프로그램을 포함하는 컴퓨터 판독 가능 매체, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치에 관한 것이다.
[0002] 많은 애플리케이션들에서는, 기판의 품질을 모니터링하기 위해 기판을 검사할 필요가 있다. 예를 들어, 코팅 재료의 층들이 증착되는 유리 기판들이 디스플레이 시장을 위해 제조된다. 기판들의 프로세싱 동안, 예컨대 기판들의 코팅 또는 코팅된 층들을 구조화하는 동안 결함들이 발생할 수 있기 때문에, 결함들을 검토하기 위한 그리고 디스플레이들의 품질을 모니터링하기 위한 기판의 검사가 필요하다.
[0003] 디스플레이들은 흔히, 지속적으로 성장하는 기판 크기들을 갖는 대면적 기판들 상에서 제조된다. 또한, TFT 디스플레이들과 같은 디스플레이들은 지속적으로 개선된다. 예를 들어, 디스플레이 베젤(bezel)들이 점점 좁아지고 있고, OLED 디스플레이들은 모바일 디바이스들 외에도 랩톱들, 데스크톱 PC 모니터들 및 TV들에 대해서도 또한 점점 더 많이 사용되고 있으며, 첫 번째 μ-LED 디스플레이들은 상업적으로 입수 가능하다.
[0004] 능동 매트릭스 LCD(liquid crystal display)들 및 OLED 디스플레이들은 일반적으로, 컴퓨터 및 텔레비전 모니터들, 휴대 전화 디스플레이들, PDA(personal digital assistant)들, 및 증가하는 수의 다른 디바이스들과 같은 애플리케이션들에 사용된다. 일반적으로, 능동 매트릭스 LCD 및/또는 OLED 디스플레이는 2개의 평판들 또는 평면 패널들을 포함하며, 이러한 평판들 사이에는 액정 재료들 또는 OLED 재료의 층이 각각 샌드위치된다. 평판들은 통상적으로 유리, 중합체, 또는 평판들 위에 형성된 전자 디바이스들을 갖는 데 적합한 다른 재료로 만들어진다. 디스플레이는 통상적으로, 픽셀에 각각 결합된 TFT(thin film transistor)들의 어레이를 포함한다. 각각의 픽셀은 데이터 및 게이트 라인들 그리고 트랜지스터들과 같은 드라이버 회로들에 신호들을 제공함으로써 활성화되며, 적절한 데이터 라인 및 게이트 라인을 동시에 어드레싱함으로써 픽셀의 활성화가 제공될 수 있다. TFT들은 온 또는 오프 스위칭되어 컬러 필터의 일부와 개개의 TFT 사이에 전기장을 생성할 수 있다. TFT들은 온 또는 오프 스위칭되어 OLED 또는 μ-LED를 통해 전류를 구동할 수 있다. 높은 픽셀 밀도들, 게이트 라인들과 데이터 라인들의 근접도, 및 TFT들을 형성하는 복잡성으로 인해, 제조 프로세스 동안 결함들의 높은 확률이 존재한다.
[0005] 위에서 설명된 바와 같이, TFT 어레이가 LCD 디스플레이들에 이용될 수 있다. 그러나 OLED 및 μ-LED 디스플레이들 및 다른 디스플레이들은 또한 TFT 어레이 백플레인(backplane)에 기반할 수 있으며, 여기서 픽셀 전극은 하전되어 디스플레이의 픽셀을 활성화한다.
[0006] 디스플레이의 제조 비용들을 감소시키기 위해 그리고 디스플레이의 베젤을 좁히기 위해, 게이트 드라이버, 즉 드라이버 회로가 TFT 어레이를 갖는 기판 상에 제조될 수 있고, 또한 테스트 장치로 테스트를 받을 수 있다. 예를 들어, US 2008/0284760은 복수의 픽셀들이 상부에 위치된 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 방법을 설명한다. 이 방법은, 복수의 픽셀들 중 일부에 대한 픽셀들의 작동성을 결정하기 위해 복수의 픽셀들 중 적어도 일부를 테스트하는 단계, 복수의 픽셀들 내에서 오작동 픽셀들의 위치를 찾는 단계, 오작동 픽셀과 연관된 드라이버 회로를 테스트하는 단계, 및 드라이버 회로 내의 결함의 위치를 찾는 단계를 포함한다.
[0007] 식별될 수 있는 결함들의 수를 더 개선하기 위해, 테스트 방법들 및 테스트 장치들의 추가 개선이 유리하다.
[0008] 위의 내용을 고려하여, 기판 상의 결함을 식별하기 위한 방법, 기판 상의 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독 가능 매체, 및 복수의 픽셀들이 상부에 위치된 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치가 제공된다. 추가 양상들, 이점들 및 특징들은 종속 청구항들, 상세한 설명 및 첨부 도면들로부터 명백하다.
[0009] 일 실시예에 따르면, 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법이 제공된다. 이 방법은, 기판 상에 제공된 드라이버 회로로 디스플레이의 일부를 구동하기 위한 클록 신호를 제공하는 단계; 드라이버 회로의 적어도 하나의 부분의 적어도 하나의 이미지를 획득하도록, 클록 신호와 동기화되어 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계; 및 적어도 하나의 이미지 내에서 드라이버 회로의 결함을 식별하는 단계를 포함한다.
[0010] 일 실시예에 따르면, 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독 가능 매체가 제공되며, 프로그램은 프로세서에 의해 실행될 때, 본 개시내용의 실시예들에 따른 방법을 수행한다.
[0011] 일 실시예에 따르면, 복수의 픽셀들이 상부에 위치된 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치가 제공된다. 이 장치는, 기판 상의 드라이버 회로의 전압 콘트라스트(contrast) 이미지 생성을 위해 구성된 검출기; 및 기판 상의 드라이버 회로를 활성화하기 위한 클록 신호와 이미지 생성을 동기화하기 위한 동기화 신호를 제공하는 제어기를 포함한다.
[0012] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나 첨부된 도면들은 단지 예시적인 실시예들만을 예시하는 것이며 따라서 범위를 제한하는 것으로 간주되지 않아야 하고, 다른 동등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0013] 도 1a는 본 명세서에서 설명되는 실시예들에 따라 테스트될 수 있는, 픽셀에 각각 결합된 TFT(thin film transistor)들의 어레이를 갖고 게이트 드라이버들을 갖는 예시적인 대면적 평면 패널 기판을 예시한다.
[0014] 도 1b는 본 개시내용의 실시예들에 따라 테스트될 드라이버 회로의 개략도이다.
[0015] 도 2는 본 개시내용의 실시예들에 따른 방법으로 또는 본 개시내용의 실시예들에 따른 장치로 테스트될 기판의 일부를 예시한다.
[0016] 도 3은 본 개시내용에 따라, 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법들을 예시하는 신호들의 타임 라인을 도시한다.
[0017] 도 4는 본 개시내용의 실시예들에 따른 하전 입자 빔 디바이스를 도시한다.
[0018] 도 5는 본 개시내용의 일 실시예에 따라 전자 빔 테스트를 위해 사용될 수 있는 전자 빔 테스트 장치를 예시한다.
[0019] 도 6은 본 개시내용의 일 실시예에 따라, 결함이 픽셀에 존재하는지 또는 드라이버 회로에 존재하는지를 식별하기 위한 예시적인 동작들의 흐름도이다.
[0020] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 가리키는 데, 가능한 경우, 동일한 참조 부호들이 사용되었다. 한 실시예의 엘리먼트들 및 특징들은 추가 언급 없이 다른 실시예들에 유리하게 포함될 수 있다는 것이 고려된다.
[0021] 이제 예시적인 실시예들에 대한 상세한 참조가 이루어질 것이며, 이러한 실시예들의 하나 이상의 예들이 도면들에 예시된다. 각각의 예는 설명으로 제공되며 제한으로 여겨지는 것은 아니다. 예를 들어, 일 실시예의 일부로서 예시되거나 설명되는 특징들은 다른 실시예들에 대해 또는 다른 실시예들과 함께 사용되어 또 추가 실시예들을 야기할 수 있다. 의도는 본 개시내용이 그러한 수정들 및 변형들을 포함한다는 것이다.
[0022] 도면들의 다음 설명 내에서, 동일한 참조 번호들은 동일한 컴포넌트들을 지칭한다. 개개의 실시예들에 관한 차이점들만이 설명된다. 도면들에 도시된 구조들은 반드시 실측대로 도시되는 것이 아니라 오히려 실시예들의 더 나은 이해를 제공하도록 도시된다.
[0023] 본 개시내용의 실시예들은, 기판 상에 제공되는 드라이버 회로, 예를 들어 게이트 드라이버가 결함이 있는지 여부를 결정하기 위한 기법들 및 장치를 제공한다. 현대의 디스플레이 제조는 기판, 즉 TFT 어레이가 제조되는 기판 상의 드라이버 회로들을 포함할 수 있다. 이는 특히, 게이트 드라이버들이 기판 상에 제조되기 더 쉽기 때문에, GOA(gate driver on array)로 지칭될 수 있다. 기판 상에 제조될 수 있는 신호 드라이버는 본 개시내용의 실시예들에 따른 방법들 및 장치들로 유사하게 테스트될 수 있다.
[0024] 디스플레이 기판을, 특히 디스플레이의 제조 중에, 즉 제조 프로세스가 완료되기 전에 테스트하기 위한 방법들, 및 대응하는 장치들은 통상적으로 기판 픽셀들의 테스트를 포함한다. 추가로, 기판 상의 드라이버 회로의 테스트에는 테스트 방법들 및 테스트 장치들이 제공될 수 있다. 본 개시내용의 실시예들은 드라이버 회로의 동기화된 테스트의 옵션을 제공한다. 예를 들어, 디스플레이 패널들의 어레이 상의 게이트 드라이버 회로들의 동기화된 테스트를 위한 방법들 및 장치들이 제공된다. LCD(liquid crystal display) 패널 또는 OLED 패널과 같은 대면적 기판에서 오작동 픽셀을 결정하는 것은 픽셀, 그 픽셀에 대한 드라이버 회로, 라인(게이트 라인 또는 신호 라인), 또는 이들의 조합에 기반할 수 있다. 추가로, 드라이버 회로 결함들의 위치를 찾는 것이 유리하다.
[0025] 도 1a는 복수의 픽셀들(12)을 갖는 평면 패널 기판(110)의 섹션을 예시한다. 평면 패널 기판(110)은 통상적으로, 편평한 직사각형 유리 조각, 중합체 재료, 또는 전자 디바이스들이 상부에 형성될 수 있는 다른 적절한 재료이고, 통상적으로 넓은 표면적을 갖는다. 하나 이상의 TFT(thin film transistor)들(18) 및 예컨대, 하나 이상의 커패시터들이 각각의 픽셀(12)과 연관될 수 있다. 평면 패널 기판(110)은 데이터 라인들(14) 및 게이트 라인들(16)을 더 포함한다. 추가로, 필요하다면 공통 라인들 및 또한 다른 라인들이 제공될 수 있다. 픽셀들(12), 박막 트랜지스터들(18), 데이터 라인들(14) 및 게이트 라인들(16)은 CVD(chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition), PVD(physical vapor deposition), 포토리소그래피 방법들, 또는 다른 적절한 제작 프로세스들에 의해 평면 패널 기판(110) 상에 형성될 수 있다.
[0026] 드라이버 회로들(20), 예를 들어 게이트 드라이버 회로들은 개개의 라인, 예를 들어 게이트 라인(16)에 연결된다. 평면 패널 기판(110)의 테스트 동안, 드라이버 회로들(20)은 픽셀들(12)을 구동하도록 동작될 수 있다. 게이트 드라이버 회로들인 드라이버 회로들(20)은 데이터 라인들, 즉 신호 라인들의 동작과 조합하여 동작될 수 있다. 데이터 라인들은 외부 드라이버 회로에 의해, 하나 이상의 단락 바(shorting bar)들을 바이어스함으로써, 또는 다른 동작 방법에 의해 동작될 수 있다.
[0027] 픽셀들(12)은 예를 들어, 픽셀 상에 제공된 전하를 결정하는 전압 콘트라스트 측정에 의해 테스트될 수 있다. 예를 들어, 픽셀(12)의 트랜지스터(18)는 트랜지스터(18)의 게이트에 +15V를 인가함으로써 개방될 수 있고, 5V의 전압이 신호 라인을 통해 픽셀 전극에 제공될 수 있으며, 트랜지스터는 -15V의 게이트 전압으로 폐쇄될 수 있고, 그리고 폐쇄된 트랜지스터 상태로 -10V의 전압이 신호 라인에 제공될 수 있다. 단락 또는 개방과 같은 결함 없이, 픽셀 전극 상의 폐쇄된 트랜지스터에 대해 5V의 전하가 유지되어야 한다. 디스플레이의 행 및/또는 열의 하나 이상의 픽셀들에 대한 예상 값으로부터 벗어나는 측정된 전압 값에 따라, 결함 및 심지어 타입의 식별이 가능할 수 있다. 라인 결함들, 트랜지스터(18)의 결함들, 또는 다른 결함들을 검출하기 위해 매우 다양한 패턴들 및 테스트 알고리즘들이 제공될 수 있다. 평면 패널 기판들 상의 결함들은 픽셀 결함들, 라인 결함들 및/또는 드라이버 회로의 결함들을 포함할 수 있다. 픽셀 결함들은 픽셀 게이트 라인에 대한 단락 및 픽셀 데이터 라인에 대한 단락을 포함할 수 있다. 라인 결함들은 라인-라인 단락들(예컨대, 데이터 라인-데이터 라인 또는 게이트 라인-게이트 라인), 교차 단락들(예컨대, 데이터 라인-게이트 라인) 및 개방 라인 결함들을 포함할 수 있다. 인쇄 회로 기판들 및 다중 칩 모듈들과 같은 다른 평탄한 회로 패널들이 또한, 본 명세서에서 설명되는 다양한 실시예들에 따라 테스트될 수 있다.
[0028] 본 개시내용의 실시예들에 따르면, 드라이버 회로 또는 드라이버 회로의 적어도 일부의 전압 콘트라스트 이미지가 제공될 수 있다. 이에 따라, 특히 픽셀들의 테스트에 추가하여, 드라이버 회로의 이미지가 제공될 수 있다. 본 개시내용의 실시예들에 따르면, 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함, 즉 기판 상의 결함의 존재를 식별하기 위한 방법이 제공된다. 이 방법은 선택적으로, 복수의 픽셀들 중 일부에 대한 픽셀들의 작동성을 결정하기 위해 복수의 픽셀들 중 적어도 일부를 테스트하는 단계를 포함할 수 있다. 이 방법은, 기판 상에 제공된 드라이버 회로로 디스플레이의 일부를 구동하기 위한 클록 신호를 제공하는 단계; 드라이버 회로의 적어도 하나의 부분의 (단일 픽셀의 크기로 축소될 수 있는) 적어도 하나의 이미지를 획득하도록, 클록 신호와 동기화되어 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계; 및 적어도 하나의 이미지 내에서 드라이버 회로의 결함의 위치를 찾거나 결함의 존재를 결정하는 단계를 포함한다. 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계는, 전자 빔 이미징, 전압 이미지 캡처, 전기-광 감지 디바이스를 이용한 전하 감지, 또는 드라이버 회로에 용량 결합된 전극 중 적어도 하나를 포함한다.
[0029] 도 1b는 드라이버 회로(20), 예를 들어 게이트 드라이버의 개략도를 도시한다. 도 2와 관련하여 보다 상세히 설명되는 바와 같이, 복수의 드라이버 회로들이 기판 상에 제공될 수 있다. 복수의 게이트 드라이버들은 시프트 레지스터로서 동작될 수 있으며, 게이트 드라이버들은 차례로 동작된다. 예를 들어, 게이트 드라이버들은 디스플레이의 반복 주파수와 게이트 라인 번호의 곱, 예를 들어 풀(Full) HD 디스플레이의 경우 60㎐ × 1080으로 동작될 수 있다.
[0030] 드라이버 회로(20)는 동작 전압을 위한 단자(21), 그리고 입력 단자(22), 클록 단자(24), 출력 단자(26) 및 리셋 단자(27)를 포함한다. 입력 단자에서의 신호와 클록 단자에서의 신호의 조합이 드라이버 회로를 활성화할 수 있다. 출력 단자는 예를 들어, 디스플레이의 게이트 라인들을 구동할 수 있고, 후속 드라이버 회로를 추가로 활성화할 수 있다. 리셋 단자는 활성 드라이버 회로를 비활성화하는 데 사용될 수 있다. 본 개시내용의 실시예들에 따르면, 적어도 클록 단말이 제공된다. 실시예들은 위에서 설명된 단자들을 포함할 수 있고, 또 추가 단자들을 포함할 수 있다. 복수의 트랜지스터들이 드라이버 회로(20)에 포함될 수 있다. 도 1b는 트랜지스터(120)를 예시적으로 도시한다. 일례로, 트랜지스터(120)는 다이오드로서 동작될 수 있다.
[0031] 예를 들어, 기판 상의 픽셀들에 추가하여, 기판 상의 드라이버 회로들의 테스트는 전압 콘트라스트 이미징을 포함할 수 있다. 예를 들어, 아래에서 설명되는 바와 같이, 전압 콘트라스트를 포함하는 SEM(scanning electron microscope) 이미지가 제공될 수 있다. 드라이버 회로의 부분들의 이미징은 잠재적으로 발생할 수 있는 일부 결함들을 식별하는 것을 가능하게 할 수 있다. 본 개시내용의 실시예들에 따르면, 드라이버 회로의 적어도 하나의 부분의 이미징은 드라이버 회로의 클록 신호와 동기화된다. 이에 따라, 드라이버 회로의 동작과 드라이버 회로의 이미징이 동기화된다.
[0032] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로의 이미징은 드라이버 회로의 동작 동안 또는 드라이버 회로의 동작에 대해 미리 결정된 지연과 함께 제공될 수 있다. 지연기 동작은 예를 들어, 드라이버 회로의 동작 직후에 또는 심지어 드라이버 회로의 동작 직전에 제공될 수 있다. 이미징은 클록 신호, 예를 들어 드라이버 회로에 대한 클록 신호와 동기화된다. 위의 내용을 고려하면, 본 개시내용의 실시예들은, 동작 동안에만 또는 드라이버 회로의 동작에 대해 미리 결정된 타이밍으로 발생할 수 있는 결함 타입들의 식별을 가능하게 하는 이점을 갖는다. 이에 따라, 일부 실시예들에 따르면, 디스플레이가 동적으로 구동되고 결함 있는 게이트 드라이버가 활성화될 때 결함이 식별된다.
[0033] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 게이트 드라이버의 적어도 일부는 게이트 드라이버가 활성인 시점에 이미징된다. 예를 들어, 다이오드로서 작용하는 트랜지스터(120)는 드라이버 회로의 동작 시에만 나타나는 결함을 가질 수 있다. 예를 들어, 드라이버 회로는 입력 단자(22) 및 클록 단자(24)에서 입력 신호 및 클록 신호를 수신할 때 동작된다.
[0034] 본 명세서에서 설명되는 테스트 절차들은 전자 빔 또는 하전 입자 방출기를 사용하여 예시적으로 설명되지만, 본 명세서에서 설명되는 특정 실시예들은 광학 디바이스들, 전하 감지, 광학 디바이스들, 용량 결합 전극 어레인지먼트들, 또는 진공 조건들에서, 또는 대기압에서 또는 그 근처에서 대형 기판들 상의 전자 디바이스들을 테스트하도록 구성된 다른 테스트 애플리케이션들을 사용하여 동일하게 효과적일 수 있다.
[0035] 도 2는 디스플레이의 복수의 픽셀들이 상부에 위치된 기판(110)을 도시한다. 도 2는 드라이버 회로들의 어레이 옆에 있는 개략적인 픽셀 예시들(212)을 도시한다. 디스플레이의 작은 에지 구역, 예를 들어 5㎜ 이하 또는 심지어 2㎜ 이하의 구역에서 드라이버 회로들의 어레이, 예를 들어 GOA를 제조하는 능력에 기반하여, 디스플레이들의 제조가 가능해진다. 그러나 기판 상에 제공되는 드라이버 회로들은 기판 상의 TFT 어레이와 함께 유리하게 테스트된다.
[0036] 드라이버 회로들의 어레이는 드라이버 회로들(20-1, 20-2, 20-3, 20-4)을 포함한다. 예를 들어, 드라이버 회로들은 TFT 어레이의 제조와 동시에 또는 제조에 후속하여 제조된 드라이버들일 수 있다. 예를 들어, 게이트 드라이버들은 비정질 실리콘 또는 LTPS 또는 금속 산화물, 이를테면 IGZO(InGaZnO)로 제조될 수 있다. 이에 따라, 드라이버 회로의 트랜지스터들 중 일부는 원하는 전류를 제공하도록 비교적 클 수 있다. 도 2에 도시된 드라이버 회로들(20-1, 20-2, 20-3, 20-4)은 예시적으로 제1 구역들(221), 제2 구역들(222) 및 제3 구역들(223)을 포함한다. 구역들 각각은 하나 이상의 트랜지스터들, 커패시터들 및/또는 연결 라인들을 포함할 수 있다.
[0037] 드라이버 회로들(20-1, 20-2, 20-3, 20-4)은 시프트 레지스터로서 어레이로 연결된다. 하나 이상의 클록 신호들(124)이 제공된다. 추가로, 시작 신호(122)가 제공될 수 있다. 시작 신호는 예를 들어, 제1 드라이버 회로(20-1) 및 선택적으로 제2 드라이버 회로(20-2)의 입력 단자(22) 상에 제공될 수 있다. 서브시퀀스 드라이버 회로들, 예를 들어 드라이버 회로들(20-3, 20-4 등)의 입력 단자들(22)은 이전 드라이버 회로들 중 하나의 드라이버 회로의 출력 단자들(26)에 연결된다. 도 2에 도시된 예에서, 드라이버 회로들(N 및 N+2)(N은 정수임)이 서로 링크된다. 다른 수정들에 따르면, 드라이버 회로들(N 및 N+3, N 및 N+4, N 및 N+5, N 및 N+6)이 상호 링크될 수 있다. 상호 링크된 드라이버 회로들의 어레인지먼트는 디스플레이 크기, 디스플레이에 대해 제공되는 클록 신호들의 수, 및 디스플레이 제조자마다 변할 수 있는 다른 파라미터들에 의존한다.
[0038] 동작 동안, 예를 들어, 제1 드라이버 회로(20-1)에서 시작하여, 드라이버 회로가 차례로 동작된다. 예를 들어, 도 2의 하향식인 드라이버 회로들의 후속적인 동작은 특히, 하나 이상의 클록 신호들(124), 시작 신호(122), 그리고 추가 드라이버 회로에 대한 입력으로서 사용되는 이전 드라이버 회로의 출력에 기초한다. 복수의 드라이버 회로들에 의해 한정된 시프트 레지스터에 추가로, 도 2의 개략적인 픽셀 예시들(212)로서 도시된 픽셀들에 대한 출력이 제공된다. 도 2에 도시된 예에서, 게이트 라인에 대한 출력은 시프트 레지스터에 대한 출력과 별개로 제공된다. 그러나 출력 단자(26)는 또한, 픽셀들을 구동하기 위해 게이트 라인에 연결될 수 있다.
[0039] 본 개시내용의 실시예들은 복수의 드라이버 회로들의 드라이버 회로의 테스트 능력, 그리고 특히 드라이버 회로의 활성화와 동기화되는 테스트를 제공한다. 예를 들어, 드라이버 회로의 테스트는 하나 이상의 클록 신호들 중 적어도 하나와 동기화될 수 있다. 감지 전압들은 전압을 측정하기 위해 어떠한 접촉도 이루어지지 않는 비-접촉 테스트를 수반할 수 있다. 일 실시예에서, 접촉은 드라이버 회로 입력 패드들, 단락 바들, 픽셀 어레이의 둘레에서 TFT 어레이 상에 배치된 다른 전도성 접촉점들 또는 접촉 패드들, 및 이들의 조합들에서만 이루어진다. 전압들 또는 전하를 감지하기 위해 다양한 디바이스들이 사용될 수 있다. 예들은 전자 빔, 전기-광 센서, 및 픽셀 또는 드라이버에 용량 결합된 드라이버들 및/또는 픽셀들의 표면에 매우 근접한 전극을 포함한다. 전자 빔 테스트의 경우, 1차 빔은 드라이버 회로의 특정 구역들로 편향될 수 있다. SEM 이미지가 획득될 수 있는데, 여기서 전압 콘트라스트 측정은 예를 들어, 도 4와 관련하여 설명되는 바와 같이 제공된다.
[0040] 드라이버 회로 또는 드라이버 회로의 구역들에서 감지된 전압이 예상 전압과 대략 동일하다면(즉, 측정 허용 오차들 이내라면), 드라이버 회로 또는 드라이버 회로의 구역은 동작 가능한 것으로 간주될 수 있다. 이 경우, 드라이버 회로 또는 드라이버 회로의 일부는 결함이 없다. 개개의 드라이버 회로와 연관되는 픽셀 또는 복수의 픽셀들이 기능하지 않는다면, 픽셀(또는 픽셀에 결합된 라인들)은 결함이 있는 것으로 추론될 수 있다. 픽셀 또는 픽셀에 결합된 라인들을 보수하기 위한 적절한 단계들이 취해질 수 있다.
[0041] 드라이버 회로 또는 드라이버 회로의 구역에서 감지된 전압이 예상 전압들과 상이하다면, 드라이버는 동작 불가능한 것으로 간주될 수 있고, 드라이버 회로 내의 결함이 식별되고 예컨대, 보고될 수 있다. 일부 실시예들의 경우, 결함이 있는 드라이버 회로는 보수될 수 있다. 보수는 드라이버 회로 내의 부적절한 연결(예컨대, 단락)을 절단하는 것, 개방 회로를 폐쇄하도록 전도성 재료를 증착하는 것, 그리고 리던던트 드라이버 구조를 회로에 연결하는 것을 포함할 수 있다. 연결들의 절단, 연결들의 보수, 및/또는 연결부들의 결합은 레이저에 의해 가능해질 수 있다.
[0042] 도 3은 타이밍, 즉 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법들에 대한 신호들의 동기화된 타이밍을 예시하는 도면을 도시한다. 동작 전압(VSS)은 참조 번호(321)로 예시된 바와 같이 도시된다. 시작 신호(122)는 복수의 드라이버 회로들의 동작을 시작한다. 하나 이상의 클록 신호들(124), 예를 들어 제1 클록 신호 및 제2 클록 신호는 드라이버 회로들(G1 내지 G7)을 차례로, 예를 들어 도 2의 최상부에서부터 아래쪽으로(또는 대안으로 최하부에서부터 위쪽으로) 동작시킨다. 드라이버 회로들의 동작과 동기화되어, 동작된 드라이버 회로의 이미지가 촬영된다. 이는 이미지 동기화 신호인 신호(300)로 도시된다. 예를 들어, 신호(300)의 첫 번째 트리거에서, 드라이버 회로(G1)의 이미지가 촬영되고, 신호(300)의 두 번째 트리거에서, 드라이버 회로(G2)의 이미지가 촬영되는 식이다. 드라이버 회로 또는 드라이버 회로의 일부의 이미징은 드라이버 회로의 동작과 동기화된다. 예를 들어, 드라이버 회로의 동작의 시작에 대해 미리 결정된 지연이 있을 수 있거나, 다른 미리 결정된 시간 관계가 있을 수 있다. 본 개시내용의 실시예들에 따르면, 드라이버 회로의 동작에 대한 동기화된 이미징은 미리 결정된 시간 관계와 관련된다. 특히, 이미징은 드라이버 회로의 동작과 중첩되는 시간 기간에 발생한다.
[0043] 도 3에 도시된 예시적인 도면은 추가로, 드라이버 회로 또는 드라이버 회로의 하나 이상의 부분들을 이미징하기 위한 시간이 약 50㎲인 것을 표시한다. 예를 들어, 60㎐의 동작 주파수로 구동되는 디스플레이는, 복수의 드라이버 회로들의 개개의 드라이버 회로, 예를 들어 게이트 드라이버가 활성인 통상적인 시간을 야기한다. 예를 들어, 테스트 동안 디스플레이의 동적 구동을 위해, 클록 시간은 약 50㎲ 내지 100㎲일 수 있다. 이에 따라, 드라이버 회로 또는 드라이버 회로의 하나 이상의 부분들의 고속 이미징이 본 개시내용의 실시예들에 유리하다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로는 500㎲ 이하, 특히 300㎲ 이하 내에서 이미징된다. 예를 들어, 이미징은 60㎲ 이하 동안 발생할 수 있다.
[0044] 일부 실시예들에 따르면, 드라이버 회로들의 하나 이상의 부분들의 이미지의 해상도는 50㎛ 이하, 특히 20㎛ 이하, 이를테면 약 15㎛일 수 있다. 이에 따라, 드라이버 회로의 동기화된 이미징, 드라이버 회로 내의 결함들의 식별에 유리한 해상도 및 미리 결정된 클록 시간을 위해, 빠른 이미징이 유리하다. 도 2에 도시된 바와 같이, 드라이버 회로들(20-1 내지 20-4) 각각은 제1 구역(221), 제2 구역(222) 및 제3 구역(223)을 포함한다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로의 적어도 하나의 부분을 이미징하는 것은 드라이버 회로의 2개 이상의 개별 부분들을 이미징하는 것을 포함한다. 예를 들어, 제1 구역, 제2 구역 및 제3 구역만이 이미징된다. 또 추가로, 구역들 중 하나만이 이미징될 수 있다. 특히, 일부 실시예들에 따라 드라이버 회로의 부분들은 이미징되지 않을 수 있다. 이에 따라, 이미지 생성은 특정 관심 구역들로 한정될 수 있다. 이미징될 구역들을 제한하는 것은 특정 드라이버 회로에 대한 이미징 속도를 증가시킬 수 있다. 특히, 스캐닝 전자 빔을 이용한 이미지 생성을 위해, 드라이버 회로의 충전을 감소시키도록 테스트 동안 이미징되는 드라이버 회로의 구역들을 한정하는 것이 더 유리하다.
[0045] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로의 하나 이상의 구역들에서 전압 콘트라스트 이미지가 생성된다. 예를 들어, 전압 콘트라스트 이미지에 스캐닝 하전 입자 빔이 제공될 수 있다. 도 2에 도시된 바와 같이, 제1 피처(231)는 제1 드라이버 회로(20-1), 제2 드라이버 회로(20-2), 제4 드라이버 회로(20-4) 및 제5 드라이버 회로(20-5)에서 전압, 예컨대 예상 전압을 나타낼 수 있다. 제1 피처(231)는 제3 드라이버 회로(20-3)에서의 예상 전압에서 보이지 않을 수 있다. 이에 따라, 제3 드라이버 회로(20-3)의 제2 구역(222)의 일부는 결함 있는 것으로 마킹될 수 있다.
[0046] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로에서 결함 있는 피처들을 식별하는 것은 비교에, 특히 이웃하는 드라이버 회로들 내의 대응하는 피처들 중 하나 이상에 대한 비교에 기반할 수 있다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 디스플레이의 테스트를 위한 이미징 장치는 넓은 시야, 예를 들어 200㎜ 이상의 치수를 갖는 시야, 이를테면 400㎜ 이상의 치수를 갖는 시야를 포함할 수 있다. 높은 해상도 및 넓은 시야에서의 이미징 동작들은 이미지의 감소된 균일성, 예를 들어 전체 시야에 걸친 콘트라스트 균일성, 왜곡 균일성 또는 다른 이미징 특성들의 균일성을 제공할 수 있다. 이에 따라, 이웃 드라이버 회로들의 구역들 또는 피처들에 대한 비교는 유사한 이미징 특성들을 야기할 수 있다. 이에 따라, 이웃 드라이버 회로들과의 비교에 기반한 결함 식별이 본 개시내용의 일부 실시예들에 따라 유리하게 제공될 수 있다. 다른 예로서, 제2 피처(232)는 제3 드라이버 회로(20-3)에만 도시되며, 복수의 이웃 드라이버 회로들 중 하나 이상, 예를 들어 10개 이하의 이웃 드라이버 회로들 내의 다음 이웃 또는 복수의 이웃들과의 비교는 제2 피처(232)가 제3 드라이버 회로(20-3)의 제1 구역(221) 내의 결함 있는 피처들에 대응한다는 것을 표시할 수 있다.
[0047] 도 4는 TFT 어레이와 같은 대면적 기판의 오작동 픽셀들과 연관된, 예컨대 픽셀 및/또는 드라이버 회로의 결함들의 위치를 찾기 위한 전자 빔(e-빔) 테스트 장치, 예컨대 하전 입자 빔 현미경(400)을 예시한다. 테스트 장치에서는, 하전 입자 빔 건(gun), 예컨대 e-빔 건으로의 전력이 전력 공급부로부터 공급될 수 있다. 제어기는 또한, TFT 어레이 상에 제작된 픽셀 어레이의 개별 픽셀들에 전자 빔을 스캐닝하기 위한 노력으로 또는 전압 콘트라스트 이미지, 예컨대 SEM 이미지의 생성을 위해 스캐닝하기 위한 노력으로 (예컨대, 실행 가능한 소프트웨어를 통해) 편향 엘리먼트들(예컨대, 편향 코일들 또는 플레이트들)의 동작을 제어할 수 있다. 신호 입자들, 예컨대 후방 산란 또는 2차 전자들로부터의 전압을 감지하기 위해, 검출기가 제공될 수 있다.
[0048] 도 4는 하전 입자 빔 디바이스 또는 하전 입자 빔 현미경(400)을 도시한다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 하전 입자 빔 디바이스 또는 하전 입자 빔 현미경은 200㎜ 이상의 치수를 갖는 시야를 갖는다. 당업자는 예를 들어, 반도체 산업을 위한 고해상도 이미징을 위한 스캐닝 전자 현미경이 이러한 디바이스의 제한된 크기의 시야를 고려하여 고속으로 대면적 기판들을 테스트하기 위한 적절한 장치가 아닐 수 있음을 인식할 것이다. 전자 빔 소스(412)에 의해 전자 빔(점선)이 생성될 수 있다. 건 챔버(410) 내에, 억제기, 추출기 및/또는 애노드와 같은 추가 빔 성형 엘리먼트들이 제공될 수 있다. 전자 빔 소스는 TFE 방출기를 포함할 수 있다. 건 챔버는 10-8mbar 내지 10-9mbar의 압력으로 진공배기될 수 있다. 예들에서는 스캐닝 전자 빔 디바이스가 참조되지만, 일반적으로는 하전 입자 빔 디바이스가 이용될 수 있다.
[0049] 하전 입자 빔 현미경(400)의 컬럼(column)의 추가 진공 챔버(420)에서, 집광기 렌즈가 제공될 수 있다. 추가 진공 챔버에 추가 전자 광학 엘리먼트들이 제공될 수 있다. 추가 전자 광학 엘리먼트들은: 스티그메이터(stigmator), 색수차 및/또는 구면 수차들에 대한 보정 엘리먼트들로 구성된 그룹으로부터 선택될 수 있다.
[0050] 1차 전자 빔 또는 1차 하전 입자 빔은 대물 렌즈(424)에 의해 기판(110) 상에 포커싱될 수 있다. 기판(110)은 기판 지지부(435) 상의 기판 포지션 상에 포지셔닝된다. 기판(110) 상으로의 전자 빔의 충돌 시에, 신호 전자들, 예를 들어 2차 및/또는 후방 산란 전자들, 및/또는 x-선들이 기판(110)으로부터 방출되며, 이는 검출기(440)에 의해 검출될 수 있다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 그리드(441)와 같은 전압 콘트라스트 필터가 제공될 수 있다. 그리드(441)는 전위로 바이어스되어, 특정 전압을 넘는 전자들이 대응하는 전압 미만의 에너지로 전자들을 밀어내면서 그리드를 통과할 수 있게 할 수 있다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 또 추가 실시예들에 따르면, 에너지 필터링을 위한 2차 전자들 상에 필드를 생성하기 위해, 즉 전압 콘트라스트 이미지를 생성하기 위해, 기판에 전압이 제공될 수 있다(제공된 전압들은 시프트될 수 있음).
[0051] 도 4와 관련하여 설명되는 예시적인 실시예들에서, 집광기 렌즈(423)가 제공된다. 도 4에 도시된 바와 같이, 대물 렌즈(424)는 극편(pole piece)들을 갖고 코일을 갖는 자기 렌즈 컴포넌트를 가질 수 있다. 대물 렌즈는 기판(110) 상에 1차 전자 빔을 포커싱한다. 대물 렌즈는 예컨대, 축 방향 갭 또는 반경 방향 갭을 갖는 정전-자기 복합 렌즈일 수 있거나, 대물 렌즈는 정전 지연 필드 렌즈(electrostatic retarding field lens)일 수 있다.
[0052] 추가로, 스캐닝 편향기 어셈블리가 제공될 수 있다. 스캐닝 편향기 어셈블리는 예를 들어, 높은 픽셀 레이트들을 위해 구성되는 자기 및/또는 정전 스캐닝 편향기 어셈블리일 수 있다. 스캐닝 편향기 어셈블리는 단일 스테이지 어셈블리일 수 있다. 대안으로, 또한, 2-스테이지 또는 심지어 3-스테이지 편향기 어셈블리가 스캐닝을 위해 제공될 수 있다. 각각의 스테이지는 광학 축을 따라 상이한 포지션에 제공될 수 있다.
[0053] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 자기 스캐닝 편향기(471)와 정전 스캐닝 편향기(472)가 조합될 수 있다. 자기 스캐닝 편향기와 정전 스캐닝 편향기의 조합은 예를 들어, 자기 스캐닝 편향기에 의해 제공되는 넓은 시야를 가능하게 한다. 추가로, 더 넓은 시야 내에서, 정전 스캐닝 편향기로 더 빠른 속도로 시야의 하위 구역이 스캐닝될 수 있다. 이에 따라, 자기 스캐닝 편향기와 정전 스캐닝 편향기의 조합에 의해 빠른 이미지 획득이 제공될 수 있다. 일부 실시예들에 따르면, 자기 스캐닝 편향기는 빔을 하위 구역으로 조향할 수 있다. 정전 스캐닝 편향기는 예를 들어, 20㎛ 이하, 이를테면 5㎛의 해상도로 하위 구역 내에서 빔을 스캐닝할 수 있다. 하위 구역이 스캐닝된 후에, 자기 스캐닝 편향기는 빔을 추가 분리로 조향할 수 있으며, 이는 차례로 정전 스캐닝 편향기에 의해 스캐닝된다. 이에 따라, 자기 스캐닝 편향기의 정밀도는 정전 편향기의 자기 히스테리시스(및 대응하는 감소된 스캐닝 속도)의 결여와 조합될 수 있다. 도 4에 도시된 하전 입자 빔 현미경(400)은 검출기(440)를 포함한다. 검출기(440)는 신틸레이터(scintillator) 어레인지먼트 및 예를 들어, 광 증배기를 포함한다.
[0054] 본 개시내용의 실시예들에 따르면, 하전 입자 빔 디바이스 및/또는 하전 입자 빔 디바이스를 포함하는 테스트 시스템은 제어기(430)를 포함하며, 제어기는 신호 라인(432)으로 하전 입자 빔 디바이스에 연결되어 동기화 신호를 제공하는데, 특히 기판 상의 영역의 이미징을 트리거링한다. 동기화 신호는, 드라이버 회로의 적어도 하나의 부분의 적어도 하나의 이미지를 획득하도록, 클록 신호와 동기화되어 드라이버 회로의 적어도 하나의 부분을 이미징할 수 있게 한다.
[0055] 하전 입자 빔 디바이스 및/또는 테스트 시스템의 제어기는 CPU(central processing unit), 메모리 및 예를 들어, 지원 회로들을 포함할 수 있다. 하전 입자 빔 디바이스의 제어를 가능하게 하기 위해, CPU는 다양한 컴포넌트들 및 서브-프로세서들을 제어하기 위해 산업 환경에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 메모리는 CPU에 결합된다. 메모리 또는 컴퓨터 판독 가능 매체는 하나 이상의 쉽게 입수할 수 있는 메모리 디바이스들, 이를테면 랜덤 액세스 메모리, 판독 전용 메모리, 플로피 디스크, 하드 디스크, 또는 로컬 또는 원격인 임의의 다른 형태의 디지털 저장소일 수 있다. 종래의 방식으로 프로세서를 지원하기 위해 지원 회로들이 CPU에 결합될 수 있다. 이러한 회로들은 캐시, 전력 공급 장치들, 클록 회로들, 입력/출력 회로 및 관련 서브시스템들 등을 포함한다. 검사 프로세스 명령들 및/또는 드라이버 회로의 적어도 일부의 동기화된 이미징을 위한 명령들은 일반적으로, 통상적으로는 레시피(recipe) 알려진 소프트웨어 루틴으로서 메모리에 저장된다. 소프트웨어 루틴은 또한, CPU에 의해 제어되고 있는 하드웨어로부터 원격 위치되는 제2 CPU에 의해 저장 및/또는 실행될 수 있다. 소프트웨어 루틴은 CPU에 의해 실행될 때, 하전 입자 빔 디바이스를 제어하는 특수 목적 컴퓨터(제어기)로 범용 컴퓨터를 변환하고, 본 개시내용의 실시예들 중 임의의 실시예에 따라, 동기화된 드라이버 회로 이미징, 예컨대 동기화된 게이트 드라이버 이미징을 제공할 수 있다. 본 개시내용의 방법 및/또는 프로세스가 소프트웨어 루틴으로서 구현되는 것으로 논의되지만, 본 명세서에 개시되는 방법 동작들 중 일부는 하드웨어에서뿐만 아니라 소프트웨어 제어기에 의해서도 수행될 수 있다. 이에 따라, 실시예들은 컴퓨터 시스템 상에서 실행되는 소프트웨어로, 그리고 주문형 집적 회로 또는 다른 타입의 하드웨어 구현으로서 하드웨어로, 또는 소프트웨어와 하드웨어의 조합으로 구현될 수 있다. 제어기는 본 개시내용의 실시예들에 따라, 예를 들어 디스플레이 제조를 위해 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법을 실행 또는 수행할 수 있다.
[0056] 본 명세서에 설명되는 실시예들에 따르면, 본 개시내용의 방법들은 컴퓨터 프로그램들, 소프트웨어, 컴퓨터 소프트웨어 제품들 및 상호 관련된 제어기들을 사용하여 수행될 수 있는데, 이들은 장치의 대응하는 컴포넌트들과 통신하는 CPU, 메모리, 사용자 인터페이스 및 입출력 디바이스들을 가질 수 있다.
[0057] 도 5는 본 개시내용의 하나 이상의 실시예들과 관련하여 전자 빔 테스트를 위해 사용될 수 있는 예시적인 전자 빔 테스트 시스템(500)(e-빔 테스트 시스템)의 외부도를 예시한다. 전자 빔 테스트 시스템(500)은 최소 공간을 요구하는 통합 시스템이며, 최대 1.25미터 x 1.5미터 그리고 1.25미터 x 1.5미터를 초과하는, 예를 들어 최대 2.94미터 x 3.37미터 그리고 2.94미터 x 3.37미터를 초과하는 대형 유리 패널 기판들을 테스트할 수 있다. 전자 빔 테스트 시스템(500)은 로드락 챔버(504) 및 테스트 챔버(550)를 포함할 수 있다. 추가로, 선택적으로, 프로버(prober) 저장 어셈블리 및/또는 프로버 이송 어셈블리가 제공될 수 있다.
[0058] 일부 실시예들에 따르면, 대면적 기판들은 적어도 1.375㎡의 크기를 가질 수 있다. 크기는 약 1.375㎡(1100㎜ × 1250㎜ - GEN 5) 내지 약 9㎡, 보다 구체적으로 약 2㎡ 내지 약 9㎡ 또는 심지어 최대 12㎡일 수 있다. 본 명세서에서 설명되는 실시예들에 따른 구조들, 장치들 및 방법들이 제공되는 기판들 또는 기판 수용 영역들은 본 명세서에서 설명되는 바와 같은 대면적 기판들일 수 있다. 예컨대, 대면적 기판 또는 캐리어는 약 1.375㎡ 기판들(1.1m × 1.25m)에 대응하는 GEN 5, 약 4.39㎡ 기판들(1.95m × 2.25m)에 대응하는 GEN 7.5, 약 5.7㎡ 기판들(2.2m × 2.5m)에 대응하는 GEN 8.5, 또는 심지어 약 10.5㎡ 기판들(2.94m × 3.37m)에 대응하는 GEN 10.5일 수 있다. 훨씬 더 큰 세대들, 이를테면 GEN 11 및 GEN 12 그리고 대응하는 기판 면적들도 유사하게 구현될 수 있다.
[0059] 프로버 저장 어셈블리가 제공될 수 있으며, 예를 들어 하나 이상의 프로버들을 수용할 수 있거나, 용이한 사용 및 회수를 위해 테스트 챔버(550) 근처에 프로버 바(prober bar)들을 포함할 수 있다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 유리한 실시예들에 따르면, 테스트 챔버(550)는 대면적 기판 상의 디스플레이들의 다양한 구성들 또는 설계들에 적응할 수 있는 프로버 바를 포함한다. 이에 따라, 기판 상의 디스플레이 레이아웃을 위한 특정 프로버들이 방지될 수 있고, 프로버 저장 어셈블리가 또한 방지될 수 있다.
[0060] 전자 빔 테스트 시스템(500)은 4개 이상의 EBT(electron beam test) 컬럼들(525), 이를테면 10개 이상의 EBT 컬럼들을 더 포함할 수 있다. EBT 컬럼들은 테스트 챔버(550)의 상부 표면 상에 배치될 수 있다. 전자 빔 테스트 동안, 특정 전압들이 하나 이상의 프로버들을 사용함으로써 TFT들에 인가될 수 있고, EBT 컬럼으로부터의 전자 빔은 조사 중인 개별 픽셀들로 그리고/또는 드라이버 회로를 위한 접촉 패드들로 지향된다. 픽셀들 또는 접촉 패드들로부터 방출된 2차 전자들이 감지되어 TFT 또는 드라이버 회로 전압들을 각각 결정할 수 있다.
[0061] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 대면적 기판의 테스트는 2개 이상의 전자 빔 테스트 컬럼들의 동작을 포함할 수 있다. 특정 구현들에서, 이웃 테스트 컬럼들의 동작이 동기화되어 이웃 컬럼들 사이의 크로스토크를 감소시킬 수 있다. 이에 따라, 예를 들어, 드라이버 회로 동작과 동기화된 드라이버 회로들의 테스트를 위해, 예를 들어 50㎲마다 각각의 컬럼을 동작시키는 것이 유리할 수 있다.
[0062] 도 6은 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법(600)을 예시하는 흐름도를 도시한다. 위에서 설명된 바와 같이, 동작(602)에서, 복수의 픽셀들 중 적어도 일부가 테스트되어 복수의 픽셀들 중 일부에 대한 픽셀들의 작동성을 결정할 수 있다. 드라이버 회로의 테스트 이전 또는 이후에 선택적인 픽셀 테스트가 제공될 수 있다. 하나 이상의 드라이버 회로들 및 하나 이상의 픽셀들 모두를 테스트하는 것은, 드라이버 테스트에 픽셀 테스트와 동일한 테스트 장비가 제공될 수 있다는 이점을 갖는다. 동작(604)에서, 드라이버 회로로 디스플레이의 일부를 구동하기 위한 클록 신호가 기판 상에 제공된다. 드라이버 회로의 적어도 하나의 부분이 이미징되며, 동작(606)에서 이미징이 클록 신호와 동기화되어 드라이버 회로의 적어도 하나의 부분의 적어도 하나의 이미지를 획득한다. 동작(608)에서, 적어도 하나의 이미지 내에서 드라이버 회로의 결함이 식별된다.
[0063] 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 드라이버 회로 내의 결함을 식별하는 것은 예상 전압과 상이한 전압을 감지하는 것을 포함하며, 특히 예상 전압은 추가 드라이버 회로로부터 유도된다. 일부 수정들에 따르면, 결함을 식별하는 것은 결함의 위치를 찾는 것을 더 포함할 수 있다. 본 명세서에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에 따르면, 방법은 드라이버 회로 내의 결함을 보수하는 단계를 더 포함할 수 있다.
[0064] 전술한 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 기본 범위를 벗어나지 않으면서 본 개시내용의 다른 실시예들 및 추가 실시예들이 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (14)

  1. 디스플레이의 복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 방법으로서,
    상기 기판 상에 제공된 드라이버 회로로 상기 디스플레이의 일부를 구동하기 위한 클록 신호를 제공하는 단계;
    상기 드라이버 회로의 적어도 하나의 부분의 적어도 하나의 이미지를 획득하도록, 상기 클록 신호와 동기화되어 상기 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계; 및
    상기 적어도 하나의 이미지 내에서 상기 드라이버 회로의 결함을 식별하는 단계를 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  2. 제1 항에 있어서,
    상기 복수의 픽셀들 중 일부에 대한 픽셀들의 작동성을 결정하기 위해 상기 복수의 픽셀들 중 적어도 일부를 테스트하는 단계를 더 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  3. 제2 항에 있어서,
    상기 복수의 픽셀들 중 일부를 테스트하는 단계는, 전자 빔 테스트, 전압 이미지 캡처, 전기-광 감지 디바이스를 이용한 전하 감지, 또는 상기 복수의 픽셀들에 용량 결합된 전극 중 하나를 사용하는 단계를 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계는, 전자 빔 이미징, 전압 이미지 캡처, 전기-광 감지 디바이스를 이용한 전하 감지, 또는 상기 드라이버 회로에 용량 결합된 전극 중 하나를 사용하는 단계를 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 드라이버 회로 내의 결함을 식별하는 단계는 예상 전압과 상이한 전압을 감지하는 단계를 포함하며,
    특히 상기 예상 전압은 추가 드라이버 회로로부터 유도되는,
    기판 상의 결함을 식별하기 위한 방법.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 결함을 식별하는 단계는 상기 결함의 위치를 찾는 단계를 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 드라이버 회로의 적어도 하나의 부분을 이미징하는 단계는, 상기 드라이버 회로의 2개 이상의 개별 부분들을 이미징하는 단계를 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  8. 제7 항에 있어서,
    상기 드라이버 회로의 부분들은 이미징되지 않는,
    기판 상의 결함을 식별하기 위한 방법.
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 드라이버 회로의 적어도 하나의 부분의 이미징은 상기 드라이버 회로가 활성인 동안 상기 이미지를 획득하도록 동기화되는,
    기판 상의 결함을 식별하기 위한 방법.
  10. 제1 항 내지 제9 항 중 어느 한 항에 있어서,
    상기 드라이버 회로는 데이터 라인 또는 게이트 라인, 특히 게이트 라인에 연결되는,
    기판 상의 결함을 식별하기 위한 방법.
  11. 제1 항 내지 제10 항 중 어느 한 항에 있어서,
    상기 드라이버 회로 내의 결함을 보수하는 단계를 더 포함하는,
    기판 상의 결함을 식별하기 위한 방법.
  12. 복수의 픽셀들이 상부에 위치된 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치로서,
    상기 기판 상의 드라이버 회로의 전압 콘트라스트(contrast) 이미지 생성을 위해 구성된 검출기; 및
    상기 기판 상의 드라이버 회로를 활성화하기 위한 클록 신호와 이미지 생성을 동기화하기 위한 동기화 신호를 제공하는 제어기를 포함하는,
    기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치.
  13. 제12 항에 있어서,
    1차 하전 입자 빔을 생성하기 위한 하전 입자 빔 건(gun); 및
    드라이버 회로의 일부에 걸쳐 상기 1차 하전 입자 빔을 편향시키도록 구성된 하나 이상의 스캐닝 편향기들을 더 포함하며,
    특히 상기 검출기는, 상기 기판 상의 상기 편향된 1차 하전 입자 빔의 충돌에 의해 생성된 신호 전자들에 기반하여 전압 콘트라스트 이미지 생성을 위한 전압 콘트라스트 필터를 더 포함할 수 있는,
    기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치.
  14. 제12 항 또는 제13 항에 있어서,
    복수의 픽셀들이 상부에 위치된 기판 상의 결함을 식별하기 위한 프로그램을 포함하는 컴퓨터 판독 가능 매체를 포함하며,
    상기 프로그램은 프로세서에 의해 실행될 때, 제1 항 내지 제11 항 중 어느 한 항에 따른 방법을 수행하는,
    기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치.
KR1020217043125A 2019-06-05 2019-06-05 기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치 KR102632426B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2019/064702 WO2020244756A1 (en) 2019-06-05 2019-06-05 Method for identifying a defect on a substrate, and apparatus for identifying a defective driver circuit on a substrate

Publications (2)

Publication Number Publication Date
KR20220014885A true KR20220014885A (ko) 2022-02-07
KR102632426B1 KR102632426B1 (ko) 2024-01-31

Family

ID=66821239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217043125A KR102632426B1 (ko) 2019-06-05 2019-06-05 기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치

Country Status (3)

Country Link
KR (1) KR102632426B1 (ko)
CN (1) CN113906491A (ko)
WO (1) WO2020244756A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003142A (ja) * 1998-02-04 2000-01-07 Shimadzu Corp 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置
KR20140108694A (ko) * 2008-09-25 2014-09-12 포톤 다이나믹스, 인코포레이티드 자동 동적 픽셀 맵 정정 및 구동 신호 교정
KR20150042134A (ko) * 2013-10-09 2015-04-20 포톤 다이나믹스, 인코포레이티드 플랫 패널 장치의 주변 회로에 대한 직접적인 테스팅

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407770B1 (en) * 1999-08-19 2002-06-18 General Electric Company Apparatus and method for detecting defects in a discrete picture element detector circuit
JP3866017B2 (ja) * 2000-06-30 2007-01-10 三菱電機株式会社 欠陥画素検出装置及び欠陥画素検出プログラムが記録された記録媒体
JP3882773B2 (ja) * 2003-04-03 2007-02-21 ソニー株式会社 画像表示装置、駆動回路装置および発光ダイオードの不良検出方法
CN1802593A (zh) * 2003-06-04 2006-07-12 东芝松下显示技术有限公司 阵列基板检查方法及阵列基板检查设备
US8115506B2 (en) * 2007-05-14 2012-02-14 Applied Materials, Inc. Localization of driver failures within liquid crystal displays
US20110043541A1 (en) * 2009-08-20 2011-02-24 Cok Ronald S Fault detection in electroluminescent displays
JP2012078127A (ja) * 2010-09-30 2012-04-19 Shimadzu Corp Ｔｆｔアレイ検査装置およびｔｆｔアレイ検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003142A (ja) * 1998-02-04 2000-01-07 Shimadzu Corp 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置
KR20140108694A (ko) * 2008-09-25 2014-09-12 포톤 다이나믹스, 인코포레이티드 자동 동적 픽셀 맵 정정 및 구동 신호 교정
KR20150042134A (ko) * 2013-10-09 2015-04-20 포톤 다이나믹스, 인코포레이티드 플랫 패널 장치의 주변 회로에 대한 직접적인 테스팅

Also Published As

Publication number Publication date
WO2020244756A1 (en) 2020-12-10
KR102632426B1 (ko) 2024-01-31
CN113906491A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
US5982190A (en) Method to determine pixel condition on flat panel displays using an electron beam
US6075245A (en) High speed electron beam based system for testing large area flat panel displays
US8208114B2 (en) Drive apparatus with improved testing properties
US7317325B2 (en) Line short localization in LCD pixel arrays
KR101671690B1 (ko) 롤 대 롤 테스터 및 가요성 기판들을 롤 대 롤로 테스팅하는 방법
US20050174140A1 (en) Thin film transistor array inspection device
TW200417737A (en) Apparatus and method for contacting of test objects
KR20050089095A (ko) 프로브 장치 및 그것을 이용한 디스플레이 기판의 시험장치
US8115506B2 (en) Localization of driver failures within liquid crystal displays
US7012583B2 (en) Apparatus and method for testing pixels of flat panel display
KR102632426B1 (ko) 기판 상의 결함을 식별하기 위한 방법, 및 기판 상의 결함 있는 드라이버 회로를 식별하기 위한 장치
JP2020523683A (ja) インセル型タッチパネル用試験回路
US7880856B2 (en) Display panel and short circuit detection device thereof
US20070023656A1 (en) Method for inspecting substrate, and method and apparatus for inspecting array substrates
JPH073446B2 (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
WO2022017608A1 (en) Method for identifying a line defect on a substrate, and apparatus for identifying a line defect on a substrate
TW202212813A (zh) 用於對基板作缺陷檢查量測的方法、用於對基板成像的設備及其操作方法
US20010040456A1 (en) Method and apparatus for detecting line-shorts by potential and temperature distribution
JP6995648B2 (ja) 計測検査装置
JP2001021912A (ja) 薄膜トランジスタ回路基板及び液晶表示装置の製造方法
JP5752868B2 (ja) Ｌｃｄ‐ｔｆｔディスプレイの画素テスト方法
Hunter et al. 63.4: Invited Paper: Issues and Challenges Associated with Electrical Testing of Large LCD‐TV Arrays
JP5423664B2 (ja) Ｔｆｔアレイ検査装置
JPH07151808A (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
JPH06281955A (ja) アクティブマトリクス型表示装置のリーク検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant