JPH06281955A - アクティブマトリクス型表示装置のリーク検査方法 - Google Patents
アクティブマトリクス型表示装置のリーク検査方法Info
- Publication number
- JPH06281955A JPH06281955A JP6874193A JP6874193A JPH06281955A JP H06281955 A JPH06281955 A JP H06281955A JP 6874193 A JP6874193 A JP 6874193A JP 6874193 A JP6874193 A JP 6874193A JP H06281955 A JPH06281955 A JP H06281955A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- pixel electrode
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス型表示装置のソース電極
とドレイン電極の間のリーク検査を効率的に行う方法を
提供する。 【構成】本発明によれば、アクティブマトリクス型表示
装置において、補助容量の絵素電極に対する電位６がそ
の補助容量を構成するゲート配線Ｘ２の電位に等しいの
で、ソース配線Ｙ１とドレイン電極３（絵素電極４）の
間でリークが発生している場合、ソース配線Ｙ１と補助
容量の絵素電極４に対向するゲート配線Ｘ２との間に容
量が発生する。この容量を測定することによりリーク発
生の有無を判定する。すなわち、ソース配線Ｙ１とドレ
イン電極３（絵素電極４）の間のリーク検査を行う場
合、検査する際のプローバ接触部をソース電極２とゲー
ト電極１のみで検出できる。
とドレイン電極の間のリーク検査を効率的に行う方法を
提供する。 【構成】本発明によれば、アクティブマトリクス型表示
装置において、補助容量の絵素電極に対する電位６がそ
の補助容量を構成するゲート配線Ｘ２の電位に等しいの
で、ソース配線Ｙ１とドレイン電極３（絵素電極４）の
間でリークが発生している場合、ソース配線Ｙ１と補助
容量の絵素電極４に対向するゲート配線Ｘ２との間に容
量が発生する。この容量を測定することによりリーク発
生の有無を判定する。すなわち、ソース配線Ｙ１とドレ
イン電極３（絵素電極４）の間のリーク検査を行う場
合、検査する際のプローバ接触部をソース電極２とゲー
ト電極１のみで検出できる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子例え
ば薄膜トランジスタ（以下ＴＦＴと略称する）を備えた
アクティブマトリクス型表示装置のリーク欠陥検出方法
に関するものである。
ば薄膜トランジスタ（以下ＴＦＴと略称する）を備えた
アクティブマトリクス型表示装置のリーク欠陥検出方法
に関するものである。
【０００２】
【従来の技術】近年、液晶表示装置の大画面化、高精細
化に伴って走査線数が増え、従来から用いられている単
純マトリクス型液晶表示装置では表示コントラストや応
答速度が低下するため、各絵素のそれぞれにスイッチン
グ素子を配置したアクティブマトリクス型液晶表示装置
が普及されつつある。
化に伴って走査線数が増え、従来から用いられている単
純マトリクス型液晶表示装置では表示コントラストや応
答速度が低下するため、各絵素のそれぞれにスイッチン
グ素子を配置したアクティブマトリクス型液晶表示装置
が普及されつつある。
【０００３】このアクティブマトリクス型液晶表示装置
に用いるアクティブマトリクス基板は一枚の基板上に数
万個以上のＴＦＴを形成しなければならないので、すべ
てのＴＦＴを無欠陥に形成することは非常に困難であ
る。従って、絵素に正常な電圧がかかるか否かを検査す
る必要がある。
に用いるアクティブマトリクス基板は一枚の基板上に数
万個以上のＴＦＴを形成しなければならないので、すべ
てのＴＦＴを無欠陥に形成することは非常に困難であ
る。従って、絵素に正常な電圧がかかるか否かを検査す
る必要がある。
【０００４】図２にアクティブマトリクス基板の平面構
成の一部を示す。このアクティブマトリクス基板は絶縁
性の基板３０上に互いに平行に配設される複数のゲート
配線Ｘ１〜Ｘ４、…（以下、一つのゲート配線はＸとい
う）に直交して、複数のソース配線Ｙ１〜Ｙ４、…（以
下、一つのソース配線はＹという）が互いに平行に配設
されている。隣接するソース配線Ｘとゲート配線Ｙとが
囲むそれぞれの領域には、この領域を形作る一組のソー
ス配線Ｘ、Ｘとゲート配線Ｙ、Ｙの交点に近接して、両
配線Ｘ、Ｙに接続されて、ＴＦＴ８が設けられている。
ＴＦＴ８はソース配線Ｘとはソース電極２と接続され、
ゲート配線Ｙとはゲート電極１で接続されている。ま
た、各領域のＴＦＴ８を除く残りの領域には、この残り
の領域をほぼ埋める形で絵素電極４が形成されている。
そして、各領域のＴＦＴ８はドレイン電極３を介して絵
素電極４と接続されている。
成の一部を示す。このアクティブマトリクス基板は絶縁
性の基板３０上に互いに平行に配設される複数のゲート
配線Ｘ１〜Ｘ４、…（以下、一つのゲート配線はＸとい
う）に直交して、複数のソース配線Ｙ１〜Ｙ４、…（以
下、一つのソース配線はＹという）が互いに平行に配設
されている。隣接するソース配線Ｘとゲート配線Ｙとが
囲むそれぞれの領域には、この領域を形作る一組のソー
ス配線Ｘ、Ｘとゲート配線Ｙ、Ｙの交点に近接して、両
配線Ｘ、Ｙに接続されて、ＴＦＴ８が設けられている。
ＴＦＴ８はソース配線Ｘとはソース電極２と接続され、
ゲート配線Ｙとはゲート電極１で接続されている。ま
た、各領域のＴＦＴ８を除く残りの領域には、この残り
の領域をほぼ埋める形で絵素電極４が形成されている。
そして、各領域のＴＦＴ８はドレイン電極３を介して絵
素電極４と接続されている。
【０００５】このような、アクティブマトリクス基板を
備えたアクティブマトリクス型の液晶表示装置では、ゲ
ート電極１にオン電圧が印加されると、ソース電極２か
らドレイン電極３を介して絵素電極４に信号電圧が印加
される。
備えたアクティブマトリクス型の液晶表示装置では、ゲ
ート電極１にオン電圧が印加されると、ソース電極２か
らドレイン電極３を介して絵素電極４に信号電圧が印加
される。
【０００６】このとき、電荷が絵素容量に保持される。
この絵素容量はふつう液晶そのものであるが、これだけ
では容量が小さく保持動作が不十分であったり、寄生容
量の影響を受けることが多い。このために補助容量を別
に配置し、容量を大きくして表示の高画質化のための動
作をより完全にしている。
この絵素容量はふつう液晶そのものであるが、これだけ
では容量が小さく保持動作が不十分であったり、寄生容
量の影響を受けることが多い。このために補助容量を別
に配置し、容量を大きくして表示の高画質化のための動
作をより完全にしている。
【０００７】この補助容量５は一般に各絵素電極４の一
部と、この絵素電極４の属する領域のＴＦＴ８が接続さ
れたゲート配線Ｘとは反対側のゲート配線Ｘとの間に絶
縁膜（図示せず）を介して形成する方式がとられてい
る。
部と、この絵素電極４の属する領域のＴＦＴ８が接続さ
れたゲート配線Ｘとは反対側のゲート配線Ｘとの間に絶
縁膜（図示せず）を介して形成する方式がとられてい
る。
【０００８】さて、図２に示すようなアクティブマトリ
クス基板において、リーク欠陥は液晶表示装置の表示品
位に大きな悪影響を及ぼす。例えば、ＴＦＴのゲート電
極１とソース電極２との間にリークが発生すると、リー
ク部分を含むゲート配線Ｘとソース配線Ｙに接続してい
る全絵素が正常に点灯しなくなる。これが、線欠陥であ
る。
クス基板において、リーク欠陥は液晶表示装置の表示品
位に大きな悪影響を及ぼす。例えば、ＴＦＴのゲート電
極１とソース電極２との間にリークが発生すると、リー
ク部分を含むゲート配線Ｘとソース配線Ｙに接続してい
る全絵素が正常に点灯しなくなる。これが、線欠陥であ
る。
【０００９】一方、ゲート電極１とドレイン電極３の間
のリーク及びソース電極２とドレイン電極３の間のリー
クは、その欠陥を含むＴＦＴ８が接続されている絵素だ
けが点灯不良となる。これが点欠陥である。
のリーク及びソース電極２とドレイン電極３の間のリー
クは、その欠陥を含むＴＦＴ８が接続されている絵素だ
けが点灯不良となる。これが点欠陥である。
【００１０】ここで、ＴＦＴのゲート電極１とソース２
電極の間にリークが発生している時、アクティブマトリ
クス基板のゲート配線Ｘとソース配線Ｙがリーク状態と
なっているので、この場合のリーク検査は、両配線の信
号入力用端子間の抵抗測定を行うことで比較的容易に検
出することができる。
電極の間にリークが発生している時、アクティブマトリ
クス基板のゲート配線Ｘとソース配線Ｙがリーク状態と
なっているので、この場合のリーク検査は、両配線の信
号入力用端子間の抵抗測定を行うことで比較的容易に検
出することができる。
【００１１】ＴＦＴのゲート電極１とドレイン電極３と
の間及びソース電極２とドレイン電極３との間にリーク
が発生した場合には、ドレイン電極３が絵素電極４に接
続されていて外部端子に直接引き出されていないのでリ
ーク検査が困難である。
の間及びソース電極２とドレイン電極３との間にリーク
が発生した場合には、ドレイン電極３が絵素電極４に接
続されていて外部端子に直接引き出されていないのでリ
ーク検査が困難である。
【００１２】そこで図２に示すように、ドレイン電極３
に対するゲート電極１あるいはドレイン電極３に対する
ソース電極２の抵抗を測定する場合、ドレイン電極３の
かわりに、絵素電極４にプローブ１０をあて、もう一方
のプローブ９をゲート電極１あるいはソース電極２にあ
てて検出していた。
に対するゲート電極１あるいはドレイン電極３に対する
ソース電極２の抵抗を測定する場合、ドレイン電極３の
かわりに、絵素電極４にプローブ１０をあて、もう一方
のプローブ９をゲート電極１あるいはソース電極２にあ
てて検出していた。
【００１３】この他にもゲート電極１とドレイン電極３
との間のリーク検査方法として、アクティブマトリクス
基板と対向基板（図示せず）を液晶を介して貼り合わ
せ、液晶表示装置を構成した形にしてから所定の駆動電
圧を印加する方法がある。
との間のリーク検査方法として、アクティブマトリクス
基板と対向基板（図示せず）を液晶を介して貼り合わ
せ、液晶表示装置を構成した形にしてから所定の駆動電
圧を印加する方法がある。
【００１４】この方法によれば、対向電極に印加する直
流電圧をゲート信号のオフ電圧と同じ値にすると、リー
クの発生している絵素のみ非点灯状態となるので、リー
クが比較的容易に検出される。
流電圧をゲート信号のオフ電圧と同じ値にすると、リー
クの発生している絵素のみ非点灯状態となるので、リー
クが比較的容易に検出される。
【００１５】
【発明が解決しようとする課題】しかしながら、ＴＦＴ
のゲート電極１とドレイン電極３（絵素電極４）の間及
びソース電極２とドレイン電極３（絵素電極４）の間の
リーク検査の場合には、上記の方法ではプローブ１０を
各絵素電極にコンタクトしなければならないので、非常
に作業性が悪く、かつ絵素電極４を傷つけることがあ
る。
のゲート電極１とドレイン電極３（絵素電極４）の間及
びソース電極２とドレイン電極３（絵素電極４）の間の
リーク検査の場合には、上記の方法ではプローブ１０を
各絵素電極にコンタクトしなければならないので、非常
に作業性が悪く、かつ絵素電極４を傷つけることがあ
る。
【００１６】特に、ソース電極２とドレイン電極３（絵
素電極４）の間のリーク検査を行う場合には、アクティ
ブマトリクス基板と対向基板とを貼り合わせてパネル状
態にしてしまうと容易に検査できないのが現状である。
素電極４）の間のリーク検査を行う場合には、アクティ
ブマトリクス基板と対向基板とを貼り合わせてパネル状
態にしてしまうと容易に検査できないのが現状である。
【００１７】本発明の目的は、アクティブマトリクス型
の表示装置において、絵素電極を傷つけることなく、か
つ効率的にソース電極とドレイン電極（絵素電極）の間
に発生したリークの検査を行う方法を提供することであ
る。
の表示装置において、絵素電極を傷つけることなく、か
つ効率的にソース電極とドレイン電極（絵素電極）の間
に発生したリークの検査を行う方法を提供することであ
る。
【００１８】
【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置のリーク検査方法は、ベース基板と、
該ベース基板上に互いに平行に配設された複数本のソー
ス配線と、該ソース配線に交差してたがいに平行に配設
された複数本のゲート配線と、各信号線と各走査線とが
交差する部分のそれぞれに設けられた薄膜トランジスタ
と、該信号線と該走査線とが囲む領域のそれぞれに設け
られた絵素電極と、該領域の一方の走査線と絵素電極と
の間に絶縁膜を挟んで形成される補助容量と、該ベース
基板との間に表示媒体を挟持して配置される対向基板と
を有するアクティブマトリクス型表示装置における該ソ
ース配線と該薄膜トランジスタのドレイン電極および該
絵素電極間のリーク検査を、該ソース配線と該絵素電極
に対する補助容量の電極との間の容量を測定して行うア
クティブマトリクス型表示装置のリーク検査方法であ
り、そのことにより、上記目的が達成される。
リクス型表示装置のリーク検査方法は、ベース基板と、
該ベース基板上に互いに平行に配設された複数本のソー
ス配線と、該ソース配線に交差してたがいに平行に配設
された複数本のゲート配線と、各信号線と各走査線とが
交差する部分のそれぞれに設けられた薄膜トランジスタ
と、該信号線と該走査線とが囲む領域のそれぞれに設け
られた絵素電極と、該領域の一方の走査線と絵素電極と
の間に絶縁膜を挟んで形成される補助容量と、該ベース
基板との間に表示媒体を挟持して配置される対向基板と
を有するアクティブマトリクス型表示装置における該ソ
ース配線と該薄膜トランジスタのドレイン電極および該
絵素電極間のリーク検査を、該ソース配線と該絵素電極
に対する補助容量の電極との間の容量を測定して行うア
クティブマトリクス型表示装置のリーク検査方法であ
り、そのことにより、上記目的が達成される。
【００１９】
【作用】上記の構成によれば、アクティブマトリクス基
板において、補助容量の絵素電極に対する電位がその補
助容量を構成するゲート電極の電位に等しいので、ソー
ス配線とドレイン配線（絵素電極）の間でリークが発生
している場合、ソース配線と補助容量の絵素電極に対向
するゲート配線との間に容量が発生する。この容量を測
定することによりリーク発生の有無を判定する。
板において、補助容量の絵素電極に対する電位がその補
助容量を構成するゲート電極の電位に等しいので、ソー
ス配線とドレイン配線（絵素電極）の間でリークが発生
している場合、ソース配線と補助容量の絵素電極に対向
するゲート配線との間に容量が発生する。この容量を測
定することによりリーク発生の有無を判定する。
【００２０】すなわち、ソース配線とドレイン電極（絵
素電極）の間のリーク検査を行う場合、検査する際のプ
ローバ接触部をソース電極とゲート電極のみで検出でき
る。
素電極）の間のリーク検査を行う場合、検査する際のプ
ローバ接触部をソース電極とゲート電極のみで検出でき
る。
【００２１】
【実施例】以下、本発明に係るアクティブマトリクス型
表示装置のソース配線とドレイン配線（絵素電極）の間
のリーク検出方法を示す。
表示装置のソース配線とドレイン配線（絵素電極）の間
のリーク検出方法を示す。
【００２２】図１は、本実施例１にかかるアクティブマ
トリクス基板の模式回路図である。全絵素領域の構成は
前記従来例と同様であるので、この部分についての説明
は省略し、また、以下の説明にあたって、従来例と同様
の要素については同じ番号を付して説明する。
トリクス基板の模式回路図である。全絵素領域の構成は
前記従来例と同様であるので、この部分についての説明
は省略し、また、以下の説明にあたって、従来例と同様
の要素については同じ番号を付して説明する。
【００２３】テストプローブとＬＣＲメーターの間にゲ
ート配線Ｘ１〜Ｘ４とＬＣＲメーターの接続をオン、オ
フにするためのスイッチＳ21〜Ｓ24、ソース端子Ｙ１〜
Ｙ４とＬＣＲメーターの接続をオン、オフするためのス
イッチＳ11〜Ｓ14を設けた。今、ソース電極２とドレイ
ン電極３の間にリーク７が発生している場合を説明す
る。
ート配線Ｘ１〜Ｘ４とＬＣＲメーターの接続をオン、オ
フにするためのスイッチＳ21〜Ｓ24、ソース端子Ｙ１〜
Ｙ４とＬＣＲメーターの接続をオン、オフするためのス
イッチＳ11〜Ｓ14を設けた。今、ソース電極２とドレイ
ン電極３の間にリーク７が発生している場合を説明す
る。
【００２４】ＴＦＴアレイまたは液晶を封入した液晶パ
ネルの状態で、先ず、ソース配線Ｘ、ゲート配線Ｙの各
端子にテストプローブを接触させた。
ネルの状態で、先ず、ソース配線Ｘ、ゲート配線Ｙの各
端子にテストプローブを接触させた。
【００２５】次に、一端のソース配線Ｙ１から順に、こ
のソース配線Ｙ１のスイッチＳ11のみオンしその他をオ
フ状態にする。
のソース配線Ｙ１のスイッチＳ11のみオンしその他をオ
フ状態にする。
【００２６】この状態で、ゲート配線Ｘについては各絵
素の補助容量５の絵素電極４に対する電極６を有するゲ
ート配線Ｘ２の端子のスイッチＳ22からＳ23、Ｓ24へと
順にオンしていく。配線及びＴＦＴパターンが正常で、
ソース配線Ｙと絵素電極４、ドレイン電極３のリークが
ないものと比べてリークがあるものではＬＣＲメーター
の示す容量値が大きくなる。このようにして、ソース配
線Ｙ１に付属する絵素の検査が終了する。
素の補助容量５の絵素電極４に対する電極６を有するゲ
ート配線Ｘ２の端子のスイッチＳ22からＳ23、Ｓ24へと
順にオンしていく。配線及びＴＦＴパターンが正常で、
ソース配線Ｙと絵素電極４、ドレイン電極３のリークが
ないものと比べてリークがあるものではＬＣＲメーター
の示す容量値が大きくなる。このようにして、ソース配
線Ｙ１に付属する絵素の検査が終了する。
【００２７】次はソース配線Ｙ２に付属する絵素の検査
のため、このソース配線Ｙ２のスイッチＳ12のみオンに
して、以下、上記と同様の手順で全絵素の検査を行っ
た。
のため、このソース配線Ｙ２のスイッチＳ12のみオンに
して、以下、上記と同様の手順で全絵素の検査を行っ
た。
【００２８】このような検査方法により、絵素電極４に
プローバを接触させる必要がないので、絵素電極４を傷
つけることなく、ソース電極２とドレイン電極３（絵素
電極４）の間のリーク検査を実施できた。
プローバを接触させる必要がないので、絵素電極４を傷
つけることなく、ソース電極２とドレイン電極３（絵素
電極４）の間のリーク検査を実施できた。
【００２９】本発明は、ＴＦＴ基板が作製された時点で
リーク検査を行う場合においても同様の手法で検査が可
能である。また、リークを有する絵素の位置特定を行う
必要のない場合は、このテストプローブとしてＬＣＲメ
ーターの間のゲート配線Ｘ１〜Ｘ４とＬＣＲメーターの
接続をオン、オフするためのスイッチＳ21〜Ｓ24、ソー
ス端子Ｙ１〜Ｙ４とＬＣＲメーターの接続をオン、オフ
するためのスイッチＳ11〜Ｓ14をすべてオンにして容量
測定を行うことにより、同一基板もしくは同一パネル内
のソース電極２とドレイン電極３（絵素電極４）の間の
リークの有無を検出できる。
リーク検査を行う場合においても同様の手法で検査が可
能である。また、リークを有する絵素の位置特定を行う
必要のない場合は、このテストプローブとしてＬＣＲメ
ーターの間のゲート配線Ｘ１〜Ｘ４とＬＣＲメーターの
接続をオン、オフするためのスイッチＳ21〜Ｓ24、ソー
ス端子Ｙ１〜Ｙ４とＬＣＲメーターの接続をオン、オフ
するためのスイッチＳ11〜Ｓ14をすべてオンにして容量
測定を行うことにより、同一基板もしくは同一パネル内
のソース電極２とドレイン電極３（絵素電極４）の間の
リークの有無を検出できる。
【００３０】
【発明の効果】以上、説明したように本発明によれば、
アクティブマトリクス基板において、絵素電極を傷つけ
ることなく、効率的にソース電極とドレイン電極（絵素
電極）の間のリーク検査を行うことができる。
アクティブマトリクス基板において、絵素電極を傷つけ
ることなく、効率的にソース電極とドレイン電極（絵素
電極）の間のリーク検査を行うことができる。
【図１】本発明の実施例のアクティブマトリクス基板の
模式回路図。
模式回路図。
【図２】従来のアクティブマトリクス基板の模式回路
図。
図。
【符号の説明】 １ ゲート電極 ２ ソース電極 ３ ドレイン電極 ４ 絵素電極 ５ 補助容量 ６ 補助容量の絵素電極に対向する電極 ７ ソースとドレイン間のリーク部 ８ ＴＦＴ ９、１０ プローバ Ｘ１〜Ｘ４ ゲート配線 Ｙ１〜Ｙ４ ソース配線 ３０ 絶縁性基板
Claims (1)
- 【請求項１】ベース基板と、 該ベース基板上に互いに平行に配設された複数本のソー
ス配線と、 該ソース配線に交差してたがいに平行に配設された複数
本のゲート配線と、 各信号線と各走査線とが交差する部分のそれぞれに設け
られた薄膜トランジスタと、 該信号線と該走査線とが囲む領域のそれぞれに設けられ
た絵素電極と、 該領域の一方の走査線と絵素電極との間に絶縁膜を挟ん
で形成される補助容量と、 該ベース基板との間に表示媒体を挟持して配置される対
向基板とを有するアクティブマトリクス型表示装置にお
ける該ソース配線と該薄膜トランジスタのドレイン電極
および該絵素電極間のリーク検査を、 該ソース配線と該絵素電極に対する補助容量の電極との
間の容量を測定して行うアクティブマトリクス型表示装
置のリーク検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6874193A JPH06281955A (ja) | 1993-03-26 | 1993-03-26 | アクティブマトリクス型表示装置のリーク検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6874193A JPH06281955A (ja) | 1993-03-26 | 1993-03-26 | アクティブマトリクス型表示装置のリーク検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06281955A true JPH06281955A (ja) | 1994-10-07 |
Family
ID=13382515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6874193A Withdrawn JPH06281955A (ja) | 1993-03-26 | 1993-03-26 | アクティブマトリクス型表示装置のリーク検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06281955A (ja) |
-
1993
- 1993-03-26 JP JP6874193A patent/JPH06281955A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
| JPH0569410B2 (ja) | ||
| JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| JPH06324348A (ja) | 光弁装置 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| JP2001021912A (ja) | 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 | |
| JPS6244717A (ja) | 表示装置 | |
| JPH06281955A (ja) | アクティブマトリクス型表示装置のリーク検査方法 | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2010198023A (ja) | 液晶表示装置及びその検査方法 | |
| JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH10268273A (ja) | 液晶表示基板 | |
| JP2629213B2 (ja) | アクティブマトリックスアレイの検査方法および検査装置 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| JP2005321658A (ja) | 回路検査方法、液晶表示装置の製造方法および回路検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |