JPS6244717A

JPS6244717A - 表示装置

Info

Publication number: JPS6244717A
Application number: JP60185153A
Authority: JP
Inventors: Junichi Owada; 淳一大和田; Masayoshi Suzuki; 鈴木　政善; Hideaki Kawakami; 英昭川上; Kenkichi Suzuki; 堅吉鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-08-23
Filing date: 1985-08-23
Publication date: 1987-02-26
Anticipated expiration: 2011-07-10
Also published as: JP2516197B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は表示装置に係り、詳しくは薄膜トランジスタ等
を用いたアクティブマトリクス表示装置に関する。

〔発明の背景〕

ＴＰＴなどのスイッチ素子と、液晶あるいはエレクトロ
ルミネセンス等とを組み合わせたアクティブマトリクス
は、“ビー　ジエー　レツシャーＢ、Ｊ、Ｌｅｃｈｅｒ
）らにより、「液晶マトリックスディスプレイ（Ｌｉｑ
ｕｉｄ　Ｃｒｙｓｔａｌ　Ｍａｔｒｉｘ　Ｄｉｓｐｌａ
ｙｓ）　Ｐｒｏｃ。

ＩＥＥＥ　５９　、１５６６　（１９７１）　Ｊ”に提
案されて以来。

各種のスイッチ素子について研究が続けられている。そ
の画素部の回路構成方式としては、１画素に１個のＴＰ
Ｔを形成し、液晶を駆動する方式や、１画素に２個のＴ
ＰＴと、電圧保持用の容量を形成し液晶層への電圧印加
時間を改善する方式などが提案されている。これらの方
式では、ＴＰＴ素子に欠陥が発生した場合には、その画
素の液晶層に正常な駆動電圧が印加されなくなり、点欠
陥が発生し、ディスプレイの表示特性を劣化させてしま
う。また、断線等の欠陥が発生した場合には、その配線
に接続された表示画素が動作不能となり、線欠陥が発生
してしまう。一般に線欠陥が発生した場合には、ディス
プレイの使用ができなくなるとされている。

現在、これらの各種の欠陥の存在を知るための手段とし
ては、たとえばアクティブマトリクス基板上に対向ガラ
スを積層し、液晶を封入してディスプレイの形状として
、目視あるいは光学的測定により欠陥の存在を知る方法
が提案されている。

さらには、特開昭５７−３８４９８号公報に記載された
如く、画素または配線に付いた寄生容量に蓄積された電
荷量の変化を測定することにより、配線’　　　　Ｉｖ
Ｉｏ、、Ｊ、ｇ＊ｔ＝ｍ、ｔｔａヵ＠’Ｉ−ｔＪ！’１
ｌｉｈｌｂ、６゜しかしながら、前者の方法では、液晶
封入後に欠陥の有無を見い出して、しかる後に良品か不
良品かの判断を行うことは、欠陥品に対しては無駄な液
晶工程を施したことになり、生産性の著しい低下の原因
となってしまう。

また後者の方法によれば、液晶封入前にＴＰＴ基板を検
査することが可能であるが、基板内に存在する浮遊容量
を用いているためなどにより、ＴＰＴ素子の特性まで正
確に知ることが不可能である。またＴＰＴ素子の特性を
正確に知るためには、画素部の透明電極上に探針等を接
触せしめ諸特性を測定することが最も有効な方法である
が。

表示画素数の膨大なディスプレイにおいてはこのような
測定をすることは測定時間が長時間となり、かつまた探
針等の機械的な接触により表面に傷などを生じせしめる
ことになるため、実用的な方法とはいえなかった。

〔発明の目的〕

本発明は上述した問題に鑑みてなされたものであり、そ
の目的は信号配線、走査配線の数を増加させることなく
外部の端子からのみ表示部の内部を測定、検査が可能な
構造を有する表示装置を提供することにある。

〔発明の慨要〕

上記目的を達成するため、本発明は、通常のアクティブ
マトリクスディスプレイにおいて、液晶封入前には開放
状態になっている透明電極等で形成されている表示電極
を、抵抗、容量等により電気的に他の配線に結合せしめ
、ＴＰＴの特性、配線の状態を測定、検査しようとする
ものである。

このようにした本発明によれば１１車な構成で、確実に
表示装置の内部を測定できる。

〔発明の実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図（ａ）乃至（ｄ）は本発明の一実施例を示す回路
図である。

第１図（ａ）は表示部の一画素の構造を示したものであ
る。第１図（ａ）において、ＴＰＴ素子１、信号電極２
，２Ａ、走査電極３．３Ａ、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔ
ｉｎ　０ｘｉｄｅ）等の透明電極により形成された画素
電極４、及び抵抗素子、容量等の画素電極４に対して信
号電極２Ａから電圧を印加する手段のための素子５から
構成されている。

また、第１図（ｂ）は他の実施例である。第１図（ｂ）
の実施例が第１図（ａ）の構造と異なるところは、素子
５をＴＦＴ素子１の端子電極であるソース電極に直接接
続する構造とした点にある。

ここで本説明では、便宜的に信号電極２に接続したＴＰ
Ｔ素子１の電極をドレイン電極、画素電極に接続した電
極をソース電極と呼ぶことにする。

第１図（ｃ）は、さらに別の実施例である。第１図（ｃ
）の実施例が前記第１図（ａ）の実施例と異なるところ
は、素子５を信号電極３Ａに接続する構成とした点にあ
る。

第１図（ｄ）はさらに他の実施例である。第１図（ｄ）
の実施例が第１図（Ｑ）と異なるところは素子５をＴＦ
Ｔ素子１の端子電極であるソース電極と信号電極３Ａと
の間に接続する構成とした点にある。

上述の実施例において、素子５の役割は第１図（ａ）、
（ｂ）の場合には、信号電極２と２Ａとの間に電気的に
回路を形成して、ＴＰＴ素子１の特性を測定、検査する
とともに、信号電極２゜２Ａ、あるいは走査電極３の断
線、短絡等の欠陥の有無を検出することを可能とするも
のである。

また、上記実施例において、第１図（Ｃ）。

（ｄ）の場合には、信号電極２と走査電極３Ａとの間で
電気的回路を形成し、同様の動作を実現するものである
。

ここで、素子５は、各種の素子を用いることが可能であ
る６以下の具体的な実施例に述べるように、液晶を封入
後に表示装置として動作させる場合には素子５の接続に
よっても従来から使用されている公知の駆動法が適用で
きる。

第２図は第１図（ａ）の素子５として静電容量６を用い
た構造である。この構造は従来の静電容量６の存在しな
い構造と比較し、特に製造工程を増加させることなく製
造が可能である。それでは、第２図に示す回路を実現す
る構造を第３図に示す。

多結晶シリコン薄膜、非晶質シリコン薄膜、あるいは熱
等を加えて再結晶化したシリコン薄膜等の半導体薄膜７
と、信号電極差ＴＰＴ素子のドレイン電極８、走査電極
蓋ＴＰＴ素子のゲート電極９、ＩＴＯ等の透明電極材料
により形成された表示電極１０、コンタクト穴１１から
構成された１画素において、信号電極８と画素電極１０
を信号電極上の符号１２の部分で重量することにより、
静電容量を構成している。

第３図のＡ−Ａ’間とＢ−Ｂ’間の断面構成をそれぞれ
第４図（ａ）と（ｂ）とに示す。Ａ−Ａ′間の断面構造
は従来良く知られたＴＰＴ構造と全く同一である。また
Ｂ−Ｂ’間断面構造はＴＰＴ素子の保護用に形成された
ＳｉＯ２、ＰＳＧ等のパッシベーション膜を絶膜として
、透明画素電極１ｏと信号電極８との間で静電容量１２
が形成されている。この構造では静電容量を形成するた
めに特別に新しい製造工程を導入する必要がなく、ホト
マスクのパターンの変更のみで素子が得られるため、デ
ィスプレイの製造コストを高めることなく製造すること
が可能である。

次に、第２図に示す構成の実施例について、第５図（ａ
）、（ｂ）及び第６図を参照しながら、その動作原理を
説明することにする。

第５図（ａ）は表示装置を検査するための回路であり、
試験用信号電圧源１６、走査電圧源１７、スイッチ回路
１８、電流検出回路１９、ディスプレイ基板２０を有し
ている。また、Ｑｘｘ＋　ｕＸ２１ＱＸ３．・・・・・
・は走査電極、ＱＹｌ、　ＱＹ２１　Ｑｖａｔ・・・・
・・は信号電極、Ｐｘｖは画素、ＶＴは試験用の信号電
圧、Ｖ　Ｘｌ、Ｖ　Ｘｌ　ｔ　Ｖ　Ｘａ　ｍ　”’　”
’は走査電圧、また符号２１は表示基板２０の外部接続
端子部である。

このような要素を次の如く接続する。

表示基板２０の外部接続端子部２１に対し、走査電極Ｑ
　Ｘｉ　＋　Ｑ　Ｘｌ　ＨＱ　Ｘｌ　ｇ・・・・・・に
対して走査電圧Ｖ　Ｘｌ　、　Ｖ　Ｘｌ　、　Ｖ　Ｘｌ
　、・・・・・・を発生する回路１７を接続し、また信
号電極Ｑｖｓ、　Ｑｖｘ、　Ｑｖｓ、・・団・に対して
スイッチ回路１８を通して試験用信号電圧ＶＴを発生す
る回路１６および信号電流検出回路１９を接続する。そ
してスイッチ回路の接続を第５図に示す如く、たとえば
奇数番、目の信号線１２Ｙ１゜Ｑｖｓ、　Ｑｖｓ＋・・
・・・・は電流検出回路１９に接続し、偶数番目の信号
線は試験用信号電圧発生回路１６に接続する。電流検出
回路１９は、たとえば第５図（ｂ）に示すように、抵抗
Ｒと演算増幅器○Ｐとで構成することができる。

以上のような回路構成において、第１行目の奇数個の画
素ｐ１１ｔ　Ｐｔｓ、　Ｐｔｓ、・・・・・・を検査す
る場合には、第６図に示した波形の電圧をそれぞれの端
子に印加する。まず、試験用信号電圧発生回路１６から
出力される信号電圧ＶＴとしては、電圧の立上りｄ　ｖ
　／　ｄ　ｔが一定のランプ関数状の電圧波形としてＱ
ｖｘ、＊　Ｑｙａ、　ＱＹ８．・・・・・・の端子に印
加し、またｖｘｔ、　ＶＸ４．・・・・・・としては矩
形波の走査電圧を印加する。これに対して信号電極Ｑｖ
ｘｖＱｖｓ、　Ｑｖｓ、・・・・・・の端子から検出さ
れる電流は第６図（ａ）、（ｂ）、（ｃ）のようにＴＰ
Ｔ素子特性により異なる電流波形が観測される。

この電流波形について第７図に示す１画素の等価回路を
用いて説明する。試験用の信号電圧ＶＴを信号電極２Ａ
に印加すると容量Ｃ，、ＴＰＴに付随した容量Ｃｙｓｔ
　Ｃｇｄｗ　Ｃａｓ、及び画素電極の抵抗ＲＰの各定数
と、ＴＦＴＩのドレイン・ソース間の抵抗Ｋ”ｍｓによ
り出力電流ｉｙが決定される。

まずＶＴとして第６図に示したランプ関数状の波形を印
加し、ＴＦＴＩのゲート電圧ｖｘｉがＴＦＴ　１のしき
い値電圧以下でドレイン・ソース抵抗Ｔ”ａｓが十分大
きい場合には電流ｉｖは各容量により構成された回路を
流れる電流となる。このとき、容量Ｃｕ５ｐ　Ｃｇａ、
　Ｃ−ｓの各容量を、容量Ｃｔより、はるかに小さな値
となるようにすると、電流ｉｖは、となる、ここで、　ＣＴＦＴはＴＦＴ素子１の容量でな
る。次に、走査電圧ｖｘｚがＴＦＴ素子１のしき、　　
　　’ｔ’ｆａｔＥＥＶ　ｔｈｍｆ　ｋ　ｆｔ　’Ｊ　
、　ｒ’　ａｓｆＪＤＪ゛ｉ５　＠［ｌ　２゜た場合に
は、　Ｃａ５＝　ＣＩ、Ｃｚｓの各容量は短絡さｄする。すなわち、ＴＰＴ素子１がしきい値電圧Ｖｔｈを越
えたときに、電流ｉｖは上昇する波形となる。

次に、再びＴＰＴ素子１のゲート印加電圧をしきい値電
圧以下にして抵抗ｒａｓを十分大きな値とすると、ｉｙ
のレベルは初期の状態と等しくなり、低下する。一方、
もしＴＰＴ素子１のドレイン・ソース間がゲート電圧の
値にかかわらず常に低抵抗となる欠陥が発生した場合に
は、第６図（ｂ）のように、信号電圧ｖｔが印加されて
いる間大きな値の電流ｉｖが流れる。これに対し、ドレ
イン・ソース間がゲート電圧の値にかかわらず常に高抵
抗の場合には、電流ｉｙは常に低いレベルとなる。すな
わち、第６図に示す時刻ｔｚ　、　ｌｚ　、　ｔｓで出
力パルスをサンプリングして、それらの各レベルを比較
することにより、ＴＰＴ素子１の特性の良否が判別可能
となる。また、電流ｉｙの波形の各レベルの大小を精密
に測定することによりＴＦＴ素子１のドレイン・ソース
間抵抗ｒａｓの測定が可能となる。

このような方法により第５図の第１行目奇数列目の画素
の検査が終了する。その後、スイッチ１８の各スイッチ
を反対側に切りかえ、上述と同様な測定方法により偶数
列目の画素の検査を行う。

すなわち１表示部１行の検査は、２回の測定により終了
する。このため高速の検査が可能となる。

また、各信号線間の容量等による結合が存在するため、
試験用の信号電圧Ｖｔが近接した信号線に影響を及ぼし
、出力電流ｉｖの波形が乱れる場合には、たとえば３列
の信号線を１組として、そのうち２本を検査に使用し、
もう１本を一定電位に保持する等の手段により、各出力
電流ｉｖの波形を安定させることが可能である。

また、第６図では走査波形として矩形波信号を用いた場
合について述べたが、ＴＰＴ素子１の走査電極と信号電
極の容量結合により、走査波形の微分波形が重畳された
波形となり、この成分が測定の雑音成分となる。これを
小さくするため、第８図に信号ｖｘｉ＾とじて示したよ
うな、立上り、立下りを緩やかにした走査波形が考えら
れる。また、第６図では、試験用の信号電圧としてラン
プ関数状の波形について述べたが、これは、第８図に信
号ＶＴ＾とじて示したような正弦波状の波形、あるいは
信号ＶＴＲのように負のランプ関数状の波形を用いても
検査が可能であることはいうまでもない。

さらに１本実施例において、走査電圧ＶＸＩ。

ｖｘｚ、・・・・・・をΩＸｌｐ　ＱＸ２ｅ　Ｑｘａｐ
・旧・・と走査することにより、また、出力電流ｉｖの
出力端子Ｑｖ５ｎ　ｖｚｅ　Ｑ　ｖｓｅ・・・・・・位
置を評定することにより、走査配線及び信号配線の断線
及び走査電極と信号電極との短絡の有無、および断線の
発生場所を検出することが可能である。つまり、もし、
走査電極Ｑｘｎにおいて、第に列とに＋１列との間が断
線しているとすると、走査電圧ＶＸｎを印加したときに
、第に列目の画素までは第６図に示したいずれかの波形
が観測されるが、第に＋１列目以降では、第６図（ｂ）
または（Ｑ）の波形に対し走査電圧の微分波形が重畳さ
れない波形が出力されるためである。

もし、信号電極Ｑｖヨにおいて、第に行目と第に＋１行
目の間に断線が存在すると、走査電圧が第に行目までは
信号電極ＱＹｎの出力電流ｉｖが観測されるが、第に＋
１行目以降は出力電流が観測されなくなる。

一方、もし走査電極と信号電極との間に短絡が存在する
と、短絡した走査線に走査電圧ｖｘが印加されたとき走
査電圧が出力端子ｆｌｖに直接印加されるため、大きな
電流が観測される。

以上述べたように、それぞれの電流波形と出力とを比較
することにより、表示部におけるＴＰＴの欠陥、さらに
は配線の断線と配線間の短絡の有無を検査することがで
きる。

以上述べた構造の画素では１画素電極４と信号電極２′
との間に容量６が接続されるが、液晶封入後ディスプレ
イとして動作させる場合には、従来より公知の駆動法が
、変更なしに適用できることはいうまでもない。

第９図は１本発明の具体的な実施例を示す回路図である
。

第９図は第１図（ａ）の素子５に対してＴＰＴ素子２２
を用いた構成である。この実施例は、第２図に示す実施
例のごとく容量Ｃ１を用いたときと比較して出力電流ｉ
ｙを大きくでき、しかもＴＰＴ素子１内あるいは配線間
等に存在する容量の影響を受けにくいという利点がある
。

かかる実施例を検査する試験回路の構成は第５図に示す
構成のものを用いてよく、また印加電圧としては第１０
図に示した波形のものを印加すればよい。ただし、出力
電圧ｉｃが互いに干渉しないように、　ｍＹａ、　Ｑｖ
ｙＩ◆工ｔ　ｎＹｓ＋１の３本を１組として検査する。

しかして、試験用電圧ＶＴを印加した信号配線１１Ｙｌ
ｌ◆１の両側の信号線ｆＡｖｎ＊　Ｑｖｖａ＋ｓからそ
れぞれ信号電流ｉｃ　ｅ　ｉｃ＾を検出してＴＰＴ素子
１の特性を評価するのである。さらに具体的にその作用
を説明する。すなわち、１画素中の２個のＴＰＴ素子１
のいずれも正常に動作する場合、または１個が正常で、
１個のソース・ドレインが短絡状態の場合には第１０図
（ａ）のような波形が観測される。２個のＴＦＴともソ
ース・ドレインが短絡状態の場合には第１０図（ｂ）に
示すような波形が観測される。さらに２個のＴＦＴとも
ソース・ドレインがオープン状態の場合には第１０図（
ｃ）の波形が観測されることになる。そして、時刻ｔｚ
　＋　ｔｚ　ｔ　ｔａの各時点での電流の大小を比較す
ることにより、上記の３状態を判別し。

表示部内のＴＰＴ素子の欠陥の有無を検査できることに
なる。

また、本実施例でも上述の実施例と同様に、走査電圧と
出力波形の場所の評定から第１の実施例と同様に、走査
電極及び信号電極の断線、さらに。

それぞれの電極間の短絡の有無を検査することが可能で
ある。

さて、第９図の実施例の構成を液晶を封入してディスプ
レイとして駆動するとき、まず線順次走査を行う場合に
は、ＴＰＴ２２の形状をＴＦＴＩの形状に比べて、チャ
ル幅Ｗとチャネル長りの比Ｗ／Ｌを十分小さく設計する
必要がある。これによって表示電極４に対し、信号電極
ＪＩＹｎの電圧が十分に印加できるようになり、良好な
表示が実現できる。しかしながら、第９図の構造で点順
次走査を使用する場合は、走査電極３に対し走査電圧が
印加されている期間に信号電極ｆｉＹｎから印加された
信号電圧がＴＰＴ素子２２を通して隣りの信号電極ΩＹ
ｎ”ｌにリークするため１表示が可能となる。いずれに
しろ１本実施例は、線順次走査を用いたアクティブマト
リクスディスプレイの検査法に有効である。

第１１図は本実施例を実現するための表示部の平面構造
の一例を示す平面図である。第１１図では、第９図に示
したＴＰＴ素子２２に相当するＴＰＴ素子２３を隣りの
画素のＴＰＴ素子１と同一の半導体島上に形成している
。このように構成したことにより１画素開口率をそれほ
ど低下させずにディスプレイを作成することができる。

第１２図は本発明の他の具体的実施例を示す回路図であ
って、第９図の変形例である。ここで、第１図（ａ）に
示す素子５に相当するものはＴＰＴ素子２４である。

第１２図に示す実施例が第９図のものと異なるところは
、ＴＰＴ素子２４のゲート電極を次段の走査電極３Ａに
接続した点にあり、他の構成には変更がない。

上述した回路構成の実施例を検査する場合には。

第１３図に示すような波形を用いればよい。検査をする
ために上記回路に接続する装置としては、第５図に示す
ものでよい、ここで、第１３図で示す信号の印加タイミ
ングとしては第１０図に示すものとは異なっている。す
なわち、信号電極２Ａに印加する矩形波の試験用信号電
圧ｖ７に対し。

走査電極３および３Ａに印加する走査電圧ＶＸｉｅＶＸ
Ｚをタイミングをずらして重畳するように印加する。こ
の波形により、出力電流ｉｙは１画素中のＴＦＴＩ、２
４が２個とも正常に動作する場合には第１３図（ａ）の
波形となり、またＴＦＴ２４のソース・ドレイン間が常
に短絡状態のときには第１３図（ｂ）の波形となり、Ｔ
ＦＴＩのソ］−″″）′μ″″が常に短絡状態″ｌには
第１３図（ｃンの波形となり、さらに２個ＴＦＴｌ。

２４のうちいずれか１個以上のＴＰＴのソース・ドレイ
ン間が常にオープン状態のときには第１３図（ｄ）のよ
うな波形となる。

このような波形に対して時刻ｔｘｌｔｚｗｔａのそれぞ
れの時点において、電流ｉｙの大きさを観測することに
より、上記の４つの状態が判別できる。すなわち、第１
０図の実施例に対して、欠陥の判別の情報量が１つ増加
したことになる。

さて、本実施例の場合にも、先に述べた実施例と同様な
方法により、走査配線、信号配線それぞれの断線、およ
びそれらの間の短絡を検査することが可能である。

また、本実施例において液晶を封入してディスプレイを
駆動する場合には、線順次走査及び点順次走査のいずれ
も可能である。ただし、従来公知の駆動方法を用いた場
合には、表示状態を決定する信号電圧を印加するタイミ
ングが１ラインずつ遅れる。すなわち、従来、走査電極
３に走査電圧が印加されてＴＦＴＩを通して表示電極４
に信号電圧が印加されていたのに対し、本実施例では、
走査電極３Ａに走査電圧が印加されて、１ライン前の走
査のタイミングで印加された信号電圧を書き換えること
により、表示電極４の電圧が決定される。このことから
、ＴＦＴ２４は第１０図の実施例と異なり、画素電極４
に信号電圧を印加する役割があるため、ＴＰＴ２４はＴ
ＦＴＩと同等なチャネル幅Ｗとチャネル長りとの比に設
計することが必要である。

また１本実施例の場合にはＴＦＴＩとＴＦＴ２４とのい
ずれか１個に欠陥が発生し、ソース・ドレイン間が常に
オープン状態になったとき、さらにＴＦＴＩに接続され
た走査電極３と信号電極２の組、あるいはＴＦＴ２４に
接続された走査電極３Ａと信号電極２Ａの組のいずれか
の組の中の電極に断線が発生したときも画素電極４に信
号電圧を印加することが可能となる。すなわち、ディス
プレイとして使用する場合に１回路に冗長性が生じ、欠
陥の救済にも有効な構成となる。上記の欠陥が発生した
時には隣接した画素と同じ信号電圧が印加されることに
なるが、表示画像としてテレビ画像などの中間調表示が
多く、画面の濃淡が急激に変化しない画像に対しては特
に有効となる。

第１４図は、第１図（ｃ）に示す実施例の具体的な回路
構成例を示す回路図である。第１図（Ｑ）の素子５に相
当するものとしては容量２５である。

本実施例の回路を検査する場合には、第１５図に示すよ
うな回路をディスプレイ基板に接続し、検査を行うもの
である。第１５図の実施例が第５図のものと異なるとこ
ろは、電圧源１６およびスイッチ回路１８をなくした点
にある。また第１５＠に示す回路における走査電圧ＶＸ
ｌ＋　ＶＸ２ｐ　ＶＸ８ｇ・・・・・・の波形及び相互
のタイミングの関係は第１６図に示すようになる。すな
わち、走査電圧ＶＸ□。

ＶＸ４．　ＶＸ８．・・・・・・はそれ自身、負の傾き
を有するランプ関数状の試験用信号電圧と走査電圧との
２つの機能を有する。それゆえに、第５図に述べた検査
法において信号側電極に接続されたスイッチ回路１８は
不要となる。

次に１本実施例の動作を第１４図及び第１６図を用いて
説明する。走査電圧ＶＸＩＩ　ＶＸ２．・・・・・・は
走査電極ＱＸ１．　ｎｘｚ、・・・・・・に印加するも
のであるが、試験用の信号電圧と走査電圧が重畳された
波形とする。すなわち、第１６図において、負の傾きを
有するランプ関数状の電圧は試験用の信号電圧であり、
また、矩形波の電圧は走査用の電圧である。ここで、ラ
ンプ関数状の電圧を負の値にするのはＴＰＴ素子がｎチ
ャネル構造であり試験用電圧により、ＴＰＴ素子がオン
状態となるのを防止するためである。もし、ＴＰＴ素子
がＰチャネル構造の場合には、試験用のランプ関数状の
電圧を正、走査電圧を負というように、試験用の電圧と
走査電圧とを逆極性になるようにする必要がある。

さて、第１４図において、走査電極３に電圧ＶＸＩ、走
査電極３Ａに電圧ｖｘｚを第１６図のタイミングで印加
する。このとき、容量２５を通して流れる電流ｉｃは、
ｖｘｚのランプ関数電圧印加時ではランプ関数電圧の立
上り特性と走査電極３Ａから信号電極２に至る回路に付
随した容量によって決定する。もしこの期間に走査電極
３に印加された電圧ＶＸＩの電圧がＴＦＴＩのし・きい
値電圧を越えて上昇すると、ＴＦＴＩのソース・ドレイ
ン間がオン状態となり、ソース・ドレイン間を短絡した
状態となるため、容量２５を通して流れる電流は負の方
向に増加する。このようにして、信号電極２から出力さ
れる電流波形を観測すると、ＴＦＴＩが正常に動作して
いる場合には第１６図（ａ）の波形となり、ＴＦＴＩの
ソース・ドレイン間が常に短絡している場合には第１６
図（ｂ）の波形となり、常にオープン状態では第１６図
（Ｑ）のような波形が測定できる。このとき時刻ｔｘ　
、ｔｚにおいて、電流値を測定することにより、ＴＰＴ
の素子特性を検査することが可能である。　また、本実
施例において、走査電圧と出力電流との端子位置を評定
することにより、欠陥のあるＴＰＴの位置、あるいは配
線の断線、短絡等の検査、それらの位置の評定もさきに
述べた方法と同様な方法で可能である。

第１７図は第１４図に示す実施例を実現するための、表
示部の平面構造を示す平面図である。透明電極で形成さ
れた画素電極１０と走査電極９との間に容量部２６を形
成している。このように本実施例の構造では特に新しい
プロセスを付は加えることなく容量を形成することがで
きる。

本実施例の構成においても、液晶封入後にディスプレイ
として用いる場合には、その駆動波形は従来より公知の
、線順次走査法、点順次走査法等を全く変更することな
く適用することはいうまでもない。

このように、上記各実施例によれば、アクティブマトリ
クスディスプレイの表示画素中にＴＰＴ素子や配線等の
欠陥の有無を検査するための素子を設け、かつ検査用の
配線を新たに設けることなく、従来の走査配線、信号配
線を用いて、表示部内の欠陥の存在を測定できるため、
素子検査法の簡易化、高速化がはかれ、また液晶等を封
入、積層する前に基板の状態で検査できるため、欠陥の
あるディスプレイを液晶封入工程を施すことがなくなる
から、製造工程の簡易化が可能である。

さらに、本実施例は検査にパルス電圧を用い、出力の検
出も多チャネルの電流検出回路を用いるため、１枚の基
板の測定時閲す大幅に短縮することが可能であり、実用
性が大きい、加えて、表示部に対し、探針による接触や
電子ビーム、光等の走査をしないため、表度部を劣化さ
せることがない。

〔発明の効果〕

以上述べたように、本発明によれば、マトリックスディ
スプレイの表示画素中にＴＰＴ素子・配線の欠陥の有無
を検査する素子を設けたので、新たな配線が不要となり
、かつ素子検査が容易にして高速化が図れ、液晶封入前
に検査ができるため、製造工程の簡素化ができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路図、第２図、第９
図、第１２図および第１４図は本発明の具体的な実施例
を示す回路図、第３図、第１１図および第１７図は一画
素の平面構造を示す平面図、第４図は第３図のＡ−Ａ’
線、Ｂ−Ｂ’線に沿って示す断面図、第５図および第１
５図は検査回路を示す構成図、第６図、第８図、第１０
図、第１３図および第１６図は駆動及び出力波形を示す
波形図、第７図は第２図の１画素の等価回路を示す回路
図である。１．２２，２４・・・ＴＦＴ素子、２，２Ａ・・・信号
電極、３，３Ａ・・・走査電極、４・・・表示電極、５
・・・素子、６．２５・・・静電容量、７・・・半導体
薄膜、８・・・信号電極、９・・・走査電極、１０・・
・表示電極、１１・・・コンタクト穴、１２・・・静電
容量、１３・・・ガラス基板、１４．１５・・・絶縁膜
、１６・・・試験用信号電圧源、１７・・・走査電圧源
、１８・・・スイッチ回路、１９・・・電源検出回路、
２０・・・ディスプレイ基板、２１・・・接続点。

Claims

【特許請求の範囲】１、表示電極間に液晶を挾持可能とされ、複数の走査電
極と複数の信号電極との各々の交点にスイッチ素子を設
け、その交点の走査電極と信号電極の双方に信号がある
ときに作動するスイッチ素子により前記表示電極間に信
号が印加されるようにしてなる表示装置において、上記
スイッチ素子の基板側の表示電極および上記スイッチ素
子の端子電極のいずれかと、周辺の走査電極・信号電極
のいずれかとの間に、電圧を印加する電圧印加手段を接
続し、該走査電極・信号電極・該電圧印加手段・該スイ
ッチ素子を含んで電気的回路を形成可能とし、その電気
的回路に電圧を印加して電気的回路の形成状態を検査で
きるようにしてなることを特徴とする表示装置。２、特許請求の範囲第１項において、前記電圧加印手段
は、静電容量であることを特徴とする表示装置。３、特許請求の範囲第１項において、前記電圧印加手段
は、スイッチ素子としてなることを特徴とする表示装置
。