JP5311058B2 - Tftアレイ検査装置および同期方法 - Google Patents
Tftアレイ検査装置および同期方法 Download PDFInfo
- Publication number
- JP5311058B2 JP5311058B2 JP2009537813A JP2009537813A JP5311058B2 JP 5311058 B2 JP5311058 B2 JP 5311058B2 JP 2009537813 A JP2009537813 A JP 2009537813A JP 2009537813 A JP2009537813 A JP 2009537813A JP 5311058 B2 JP5311058 B2 JP 5311058B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tft array
- circuit
- tft
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000010894 electron beam technology Methods 0.000 claims abstract description 83
- 238000005259 measurement Methods 0.000 claims abstract description 68
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 8
- 239000011521 glass Substances 0.000 description 20
- 230000007246 mechanism Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、TFT基板等の基板上に形成されたTFTアレイを検査するTFTアレイ検査装置に関し、特に、TFTアレイの駆動、電子線の走査、および測定信号の信号処理の各処理間の同期に関するものである。
TFTアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。TFTアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にTFT(Thin film transistor)が配設され、このTFTに画素電極が接続される。
TFTアレイは格子状に配置することによってパネルを形成する。通常、液晶基板の製造では、一枚のガラス基板上に複数のパネルを形成し、各種工程を経た後に、各パネルに切り分けている。
液晶基板等のTFTアレイが形成された半導体基板の製造過程では、製造過程中にパネル上に形成されたTFTアレイを検査するTFTアレイ検査工程を含み、このTFTアレイ検査工程において、TFTアレイの欠陥検査が行われている。このTFTアレイ検査工程では、前記したゲートラインやソースラインに欠陥検査用の信号パターンの駆動信号を印加してTFTアレイを駆動し、このTFTアレイの駆動状態を検出することによってTFTアレイ検査を行う。
このTFTアレイ検査では、TFTアレイを駆動した際のITO電位を電子線照射によって発生する二次電子の強度で検出することが知られている。
ガラス基板上には、多面取りと呼ばれるように、一枚のガラス基板上に複数のパネルが形成されている。この多面取りのTFTガラス基板を検査する場合、TFTガラス基板上に形成された全パネルに駆動信号を印加して同時に全パネルのTFTアレイを駆動するとともに、このガラス基板を支持するステージを一定速度で移動させながら、パネルに電子線を連続的に走査させることで、ガラス基板上に形成される各パネルのTFTアレイを順に検査している(例えば、特許文献1参照)。
また、TFT基板上に照射する電子線の走査範囲が限られている場合には、大面積のTFT基板の全面を測定するには、電子線の走査および測定と、ステージの移動とを繰り返すことによって対応している。このとき、ステージの移動中においては、電子線の走査および測定を停止している。
特開2006−170697号公報
上記したように、大型の基板を走査する場合には、所定にステージを停止させた状態で電子線を走査して測定し、次の位置にステージを移動させた後に電子線を走査して測定するという、ステージの移動と電子線の走査および測定とを繰り返している。
このステージを移動させる工程ではTFT基板の測定は行われないため、このステージ移動に要する時間は検査時間(タクトタイム)を長引かせる要因となっている。検査時間(タクトタイム)を短縮する一方法として、このステージの移動を短縮することが考えられるが、大型のTFT基板を支持するために基板ステージの重さも増加させる必要があるため、ステージを駆動する駆動機構が大型化する他、さらに重量のステージを急速に加減速させるには、駆動機構を駆動するモータの容量を大きくする必要がある。
また、ステージの移動時間の短縮には限界があり、ステージの移動に要する時間を完全に無くすことはできない。
そこで、基板ステージの移動中に測定を実施することで、ステージの移動に伴う検査時間(タクトタイム)の長時間化を解消することが考えられる。
しかしながら、この場合には、基板ステージの移動と電子線の走査とを同時に行うことになるため、測定位置を同定する必要がある。TFT基板検査装置として、ステージ駆動回路、TFT基板に駆動信号を印加するTFT駆動回路、TFT基板のパネル上に電子線を照射して走査させる電子線走査回路、検出信号に基づいてTFT基板を検査する測定回路等を構成要素として備える場合、ステージ駆動回路で制御されるステージ位置と電子線走査回路で制御される電子線の照射位置の位置関係、TFT駆動回路で制御されるTFT基板への駆動信号の印加時刻と電子線走査回路で制御される電子線の照射時刻の時間関係、電子線走査回路で制御される電子線の照射時刻と測定回路で制御される測定時刻の時間関係について、良好な再現性が求められる。
これらの位置関係や時間関係について良好な再現性が得られない場合には、TFT基板の何れの箇所を測定しているか、また、何れの駆動信号に対する検出信号であるか不明確となり、TFT基板の測定精度が低下するという問題が生じる。
この課題に対して、各回路を構成するCPU(中央演算装置)によって時間を管理することで、上記した位置関係や時間関係に所定の関係に合わせることが考えられる。
このとき、TFT基板に駆動信号を印加する印加時刻と電子線を照射する照射時刻とが重ならないことが求められる。これは、TFT基板の各部の電位は、パネルが備える電極の容量やTFTアレイに寄生する容量等に対して、駆動信号を印加してから充放電が完了して所定電圧に達するまでに時間を要するため、駆動信号を印加すると同時に電子線を照射すると、TFT基板の電位で安定する前に検出を行うことになり、正確な測定が困難となるためである。
この駆動信号の印加時刻と電子線の照射時刻との時刻区別を、CPU(中央演算装置)のクロック信号等の時間管理機能によって解決するには、各回路を構成するCPU(中央演算装置)が有する時間管理能力のばらつきによって、各回路の時間関係を完全に同期させることが困難であるため、駆動信号の印加時刻と電子線の照射時刻との間に十分な空白時間を設ける必要がある。
この駆動信号の印加時刻と電子線の照射時刻との間に設けた空白時間は、検査時間(タクトタイム)を長時間化する要因となる。
そこで、本発明は上記課題を解決して、基板ステージの位置を基準として、駆動信号と、電子線走査信号と、測定信号とを時間同期させて検査を行うことを目的とする。
また、基板ステージ上に載置されたTFTアレイの位置を基準として、駆動信号と、電子線走査信号と、測定信号とを時間同期させて検査を行うことを目的とする
本発明は、駆動信号と同期する第1の同期信号を形成することによって駆動信号と電子線走査信号との間で時間同期させ、電子線走査信号と同期する第1の同期信号を形成することによって電子線走査信号と測定信号との間で時間同期させることによって、駆動信号と電子線走査信号と測定信号とを時間同期させる。さらに、基板ステージの位置に基づいて駆動信号を形成することによって、基板ステージの位置を基準として前記各信号を時間同期させることができる。
本発明は、TFTアレイ検査装置の態様と、TFTアレイ検査装置の同期方法の態様とすることができる。
本発明のTFTアレイ検査装置の同期方法の態様は、TFTアレイ基板を搬送する基板ステージを駆動するステージ駆動回路と、TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、電子銃から照射した電子線をTFTアレイ上で走査させる走査信号を制御する制御回路と、電子線照射によって前記パネルから取得される検出信号によりTFTアレイ基板を検査する測定回路とを備え、TFTアレイ基板に駆動信号を給電してパネルを駆動し、駆動したパネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置における同期方法である。
この同期方法では、基板ステージの位置と同期して、TFT駆動回路から駆動信号を出力し、ステージ駆動回路の駆動信号に基づいて生成した第1の同期信号と同期して、制御回路の走査信号を出力し、制御回路の走査信号に基づいて生成した第2の同期信号と同期して、測定回路の測定信号を検査する。これら第1の同期信号および第2の同期信号を用いることで、駆動信号、走査信号、および測定信号を時間同期させる。
また、駆動信号を基板ステージの位置と同期して出力することによって、基板ステージの位置の同期をとることができる。
本発明のTFTアレイ検査装置の態様は、TFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、TFTアレイ基板を搬送する基板ステージを駆動するステージ駆動回路と、TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、TFTアレイに電子線を照射する電子銃の走査を制御する走査制御回路と、電子線照射によって前記パネルから取得される検出信号によりTFTアレイ基板を検査する測定回路とを備える。
TFT駆動回路は、ステージ駆動回路から取得されるTFTアレイの位置信号に基づいて駆動信号と第1の同期信号とを生成する。生成した駆動信号をTFTアレイに印加してTFTアレイを駆動する。
次に、走査制御回路は、第1の同期信号に基づいて走査信号と第2の同期信号とを生成する。生成した走査信号に基づいて電子銃を制御し、TFTアレイ上で電子線を照射し走査する。走査信号は第1の同期信号と時間同期しているため、駆動信号と電子線の走査信号とは時間同期する。
次に、測定回路は、第2の同期信号に基づいて検出信号を測定して測定信号を取得し、TFTアレイ基板を検査する。
測定信号は第2の同期信号と時間同期しているため、電子線の走査信号と測定信号とは時間同期する。
したがって、駆動信号と走査信号は第1の同期信号によって時間同期し、また、走査信号と測定信号は第2の同期信号によって時間同期しているため、駆動信号と走査信号と測定信号は、互いに時間同期することになる。
また、最初の駆動信号は、ステージ駆動回路の位置と同期して出力することによって、駆動信号と走査信号と測定信号の同期関係を、ステージ駆動回路の所定位置に対して定めることができる。また、TFTアレイはステージ上に載置したTFTアレイ基板と一対一の関係で定めることができるため、ステージ駆動回路の所定位置に対する駆動信号と走査信号と測定信号の同期関係は、TFTアレイの所定位置に対する同期関係として定めることができる。
上記した本発明のTFTアレイ検査装置において、TFT駆動回路、走査制御回路、測定回路の少なくとも何れか一つは、個々の回路の動作タイミングを遅らせる遅延回路を備える構成とすることができる。
TFTアレイを駆動する機構、TFTアレイ上に電子線を照射して走査させる機構、測定信号を取得してTFTアレイ基板を検査する機構の各機構は、各機構における同期信号の生成において各機構に固有の時間遅れを有する場合があり、各機構の同期信号間で必ずしも時間同期がとれているとは限らない場合がある。
遅延回路は、TFT駆動回路、走査制御回路、測定回路において同期信号のタイミングを遅延させ、各機構が固有に有する同期信号の遅延固体差を吸収して、各回路間の同期信号を時間同期させ、各動作間に生じる時間ずれを補償する。
これによって、タイミングのずれによる画像の不連続性を解消することができ、従来この不連続性を解消するために行っていた、画像取得後の画像つながりの微調整を不要とすることができる。
また、本発明のTFTアレイ検査装置は主制御回路を備える。この主制御回路は、ステージ駆動回路、TFT駆動回路、走査制御回路の各回路の動作開始を制御する指令を形成し、この指令を各回路に出力する。
また、本発明のTFTアレイ検査装置は、検出信号を信号加工する信号加工回路を備える構成とすることができる。信号加工回路はTFT駆動回路の駆動信号又は第1の同期信号と同期して信号加工を行う。この同期によって、TFTの駆動と検出信号の信号加工とを時間同期させることができる。回路の動作タイミングを遅らせる遅延回路は、信号加工回路に設けてもよい。
本発明は、ステージ駆動回路からTFTアレイの位置信号を複数の形態で取得することができる。一形態では、ステージ駆動回路は、基板ステージの移動を検出するロータリーエンコーダのアブソリュート信号、又はインクリメント信号の積算値に基づいて位置信号を取得する。
また、別の形態では、ステージ駆動回路は、基板ステージの所定位置を検出するセンサの検出信号に基づいて位置信号を取得する。
また、本発明のTFTアレイ検査装置は、電子銃および電子銃の走査信号を制御する走査制御回路の組みを複数組み備える構成に適用することができる。各走査制御回路は、主制御回路から出力される指令に基づいて同期して動作を開始すると共に、TFT駆動回路から出力される第1の同期信号に基づいて時間同期を行う。
これによって、電子銃と走査制御回路の組み合わせを複数備える構成においても、駆動信号と、電子線走査信号と、測定信号とを時間同期させて検査を行うことができる。
さらに、本発明のTFTアレイ検査装置は、TFTアレイの駆動と電子線の走査とが同時に発生して、TFTアレイに駆動信号を印加している間にこのTFTアレイに電子線が照射され、測定結果が不安定となるなどの支障を避けるために、駆動信号あるいは走査信号に互いに他方の動作との干渉を回避する駆動波形を持たせる。
TFT駆動回路は、電子線をTFTアレイに走査する時間帯域中にTFT駆動を停止、又はTFTアレイのゲートをオフ状態とする駆動波形を有する駆動信号を出力する。これによって、電子線の照射中にTFTアレイに電圧が印加されないようにする。
また、第2制御部は、TFTアレイに駆動信号を印加する時間帯域中に電子線をTFTアレイ以外に位置に偏向させる走査波形を有する走査信号を出力する。これによって、TFTアレイに電圧を印加している間に、電子線が照射さないようにする。
本発明によれば、基板ステージの位置に対して、駆動信号と、電子線走査信号と、測定信号とを時間同期させて検査を行うことができる。
また、基板ステージに載置されたTFTアレイ位置に対して、駆動信号と、電子線走査信号と、測定信号とを時間同期させて検査を行うことができる。
1…TFTアレイ検査装置、2…真空チャンバ、3…基板ステージ、4,4A,4B…電子銃、5…TFTガラス基板、6,6A〜6D…パネル、7…プローバ、7a…プローバフラーム、7b…プローブピン、9,9A,9B…検出器、11…第1制御部、12…第2制御部、13…TFT駆動回路、14…ステージ駆動回路、15…電子銃制御回路、16…信号処理回路、18…測定回路、19,19A〜19D…遅延回路、21A,21B…電子線、22A,22B…二次電子。
以下、本発明の実施の形態について図を参照しながら詳細に説明する。以下では本発明の実施の形態について第1の形態〜第4の形態について説明する。図1は第1の形態を説明するための概略図であり、図2は第2の形態を説明するための概略図であり、図3は第1、2の形態の信号図であり、図4は第3の形態を説明するための概略図であり、図5は第3の形態の信号図であり、図6は第4の形態を説明するための概略図であり、図7は他の形態の信号図である。
はじめに、本発明のTFTアレイ検査装置の第1、2の形態について図1,2の概略図を用いて説明する。なお、第2の形態は、信号加工回路16を付加した構成以外は第1の形態と同様であるため、以下では主に第1の形態について説明する。
図1に示すTFTアレイ検査装置1は、真空チャンバ2内に設けた基板ステージ3上にTFTガラス基板7を配置し、このTFTガラス基板7に形成される複数のパネルA〜パネルD(6A〜6D)に駆動信号を印加し、この駆動信号によって駆動状態としたパネル6についてTFTアレイ検査を行う。
なお、ここでは、TFTガラス基板7に形成されるパネルとしてパネルA〜パネルD(6A〜6D)の4枚のパネルの例を示しているが、このパネル数は説明上から示した一例であり、このパネル数に限られるものではない。
TFTアレイ検査装置1は、真空チャンバ2内に内蔵する基板ステージ3と、真空チャンバ2の上部に設けた電子銃4(4A,4B)を備える他、TFTアレイを駆動する回路構成として、基板ステージ3を駆動するステージ駆動回路13、基板ステージ3に載置するTFTガラス基板7のパネルのTFTアレイを駆動するTFT駆動回路(パネルドライバ)14、電子銃4A、4Bを制御し駆動する電子銃制御回路15およびこの電子銃制御回路15を制御する第2制御部12、二次電子線22A,22Bを検出する検出器9A,9B、検出器9A,9Bの検出信号を信号処理して検出値を出力する信号処理回路17、信号処理回路17からの検出値を受けて基板検査のための測定を行う測定回路18、およびTFTアレイ検査装置1の全体を制御する第1制御部11を備える。なお、第1制御部11および第2制御部12は、CPUおよびこのCPUを駆動するアルゴリズムを記述したソフトウエアを格納するROMや信号処理のためのRAM等のメモリ手段等によってソフトウエア処理で制御を行うことができる。
図2に示す第2の形態は、第1の形態に加えて信号加工回路16を備える。信号加工回路16は、検出器9A,9Bの検出信号に対して、例えば、倍率変更、オフセット処理、極性変更等の信号加工を施し、加工信号を信号処理回路17に送る。
基板ステージ3はTFTガラス基板7を支持すると共に、TFTガラス基板7をxy方向に移動して電子銃4A,4Bに対するTFTガラス基板7の位置を変更する駆動機構(図示していない)を備える。
基板ステージ3は、ステージ駆動回路13から出力される駆動信号に基づいて、基板ステージ3上に載せたTFTガラス基板7を所定の方向に移動させる。このTFTガラス基板7の移動は、例えば、パネル上を走査する電子線の走査速度に合わせて一定速度とすることができる。
ここで、基板ステージ3に駆動信号を供給するステージ駆動回路13は、第1制御部11からの移動指令(a)を受けて駆動を開始する。電子線のパネル上での走査は、この基板ステージ3の移動と共に、電子銃制御部15によって電子線の照射方向を制御することで行われる。
TFT駆動回路(パネルドライバ)14は、第1制御部11から駆動指令(b)を受けた後、ステージ駆動回路13からステージ位置信号(e)を入力すると、図示しない記憶手段に格納している駆動波形データを用いて駆動信号(g)を生成し、プローバ7に送る。プローバ7は、パネル6が備える電極(図示していない)と接触するプローブピン7bと、このプローブピン7bを支持するプローバフレーム7aを備える。駆動信号(g)は、プローブピン7bとパネル6の電極との間の電気的接触を通して、各パネル6のTFTアレイに給電され、TFTアレイを駆動する。
ステージ位置信号(e)は、TFT駆動回路14から駆動信号(g)を出力する開始トリガとなる信号である。このステージ位置信号(e)は種々の形態とすることができる。例えば、ステージ駆動用モータに接続されたロータリーエンコーダの基準位置信号を出力するZ相信号を用いて位置情報を取得する形態、ロータリーエンコーダのA相信号、B相信号を計数するカウンタで得られる計数値を所定値と比較することによって位置情報を取得する形態、あるいは、基板ステージ3の移動方向に沿って取り付けたセンサを用い、このセンサの検出信号に基づいて位置情報を取得する形態等を用いることができる。
なお、ここでは、TFT駆動回路(パネルドライバ)14を1つ備える構成を示しているが、設置個数は1個に限らず、駆動信号の波形数に応じて定めることができ、選択回路(図示しない)によって選択してパネルに給電することができる。
第1制御部11は第2制御部12に電子線走査指令(c)を送る。電子線走査指令(c)を受けた第2制御部12は、TFT駆動回路14からの第1の同期信号(h)をトリガとして走査信号(k)を生成し、生成した走査信号(k)を電子銃制御回路15に送る。電子銃制御回路15は、第2制御部12の走査信号に基づいて電子銃4A,4Bに制御信号を送り、電子銃4を制御して電子線を照射する。
第1制御部11は、パネル上の電子線走査において基板ステージ3の始動開始を指令する移動指令(a)と、TFT駆動回路による駆動信号の生成開始を指令する駆動指令(b)と、第2制御回路による走査信号の生成開始を指令する電子線走査指令(c)の各指令を出力することで、ステージ駆動回路13,TFT駆動回路14,第2の制御部12の駆動を制御し、各回路および制御部間の同期信号と共に同期ずれを抑制する。
また、第2制御12は、走査信号(K)を生成すると共に第2の同期信号(l)を生成する。測定回路18は、この第2の同期信号(l)に基づいて検査動作と時間動作し、検出値を用いてアレイ検査を開始する。
以下、図3のタイミングチャートを用いて、本発明のTFTアレイ検査装置の第1、2の形態の動作例について説明する。
なお、図3に示すタイミングチャートにおいて、図3(a)〜(c)は第1制御部11から出力する移動指令(a)、駆動指令(b)、電子線走査指令(c)を示し、図3(d),(e)はステージ駆動回路13におけるステージ位置を表すカウンタ値、および所定位置に達した時点で出力されるステージ位置信号(e)を示し、図3(f)〜(i)は、TFT駆動回路のオン/オフ状態、駆動信号データ(g)、第1の同期信号データ(h)、信号加工信号(i)を示し、図3(j)〜(m)は第2制御部の走査信号の生成状態、走査信号(k)、測定開始指令(l)、測定動作状態を示し、図3(n)は信号加工回路の信号加工動作を示している。
TFTアレイ検査装置1において、TFTガラス基板5上の各パネル6A〜6Dに形成されたTFTアレイを検査する際には、TFTガラス基板5上にプローバフレーム7aを載置し、プローブピン7bを各パネル6A〜6に設けられた電極(図示していない)に接触させる。
はじめに、第1制御部11は、内部の走査制御によって移動指令(a)、駆動指令(b)、および電子線走査指令(c)を生成する(図3(a)〜図3(c))。この各指令は、ステージ駆動回路、TFT駆動回路、および第2制御部をオン状態とし、その後に受けるトリガ信号や同期信号に基づいて各動作を開始するものであり、指令を受けると同時に動作を開始するものではない。
ステージ駆動回路13は、移動指令(a)を受けると基板ステージ3の駆動を開始し(図3(d))、電子銃4A,4Bに対するパネル6A〜6Dのy方向の位置を変更する。この時のステージの位置はロータリーエンコーダや位置センサによって検出することができる。ここではロータリーエンコーダのA相信号およびB相信号によって、回転方向を加味しながら計数して得られるカウント値によって位置検出を行う例を示している。
このカウンタ値はステージの移動位置を表している。ステージの所定位置に対応するしきい値とこのカウンタ値とを比較器で比較することで、ステージが所定位置に到達したことを検出することができる。
なお、ステージが所定位置に達したことは、ロータリーエンコーダのA相、B相の信号を計数する他、ロータリーエンコーダ上の基準となるアブソリュート位置を定めるZ相信号を用いても良い。また、ステージの移動方向の所定位置に設けた位置センサからの検出信号を用いても良い。ここで、所定位置としては、例えば、電子銃4から照射される電子線が基板ステージ3上に載置したTFTガラス基板5上に照射される位置とすることができる。
ステージが所定位置に達したときに、ステージ駆動回路14はステージ位置信号(e)をTFT駆動回路14に出力する(図3(e))。
TFT駆動回路14は、第1制御部11から駆動指令(b)を受けることによってオン状態とした後(図3(f))後、ステージ駆動回路13からステージ位置信号(e)を受けると、このステージ位置信号(e)をトリガとして駆動信号(g)を生成し、プローブピン7bおよび電極(図示していない)を通して駆動信号(g)をパネル6に給電する(図3(g))。
また、TFT駆動回路14は、駆動信号(g)と共に第1の同期信号(h)を生成して第2制御部12に送り(図3(h))、信号加工信号(i)を生成して信号加工回路16に送る(図3(i))。
第2制御部12は、第1制御部から電子線走査指令(c)を受けて走査信号の生成動作を開始した後(図3(j))、TFT駆動回路14から第1の同期信号(h)を受けると走査信号(k)の出力を開始し(図3(k))、走査信号(k)を電子銃制御回路15に送る。また、走査信号の出力と同期して測定開始指令(l)を出力する(図3(l))。
電子銃制御回路15は、走査信号(k)を受けて電子銃4A,4Bから電子線の照射のオンオフおよび照射方向を制御する。
パネル上の電子線の走査は、基板ステージ3によるパネル6A〜6Dのy方向の移動と、電子銃4A,4Bから照射される電子線のx方向の偏向とによって行われる。
駆動信号(g)をパネル6上のTFTアレイに給電しながら電子線を走査することによって、検出器9A,9BによってTFTアレイの電位状態を検出する。
信号処理回路17は検出信号を信号処理して検出値を形成し、測定回路18に送る。なお、このとき、第2の形態では、検出信号は信号加工回路16によって倍率変更、オフセット処理、極性変更等の信号加工を行う。この信号加工動作は、TFT駆動回路14から送られた信号加工信号(i)によって時間同期されて開始される(図3(n))。
第2制御部12は、測定開始指令(l)を受けて測定動作を開始し、FTアレイの欠陥検査を行う(図3(m))。
本発明のTFTアレイ検査装置1は、第1制御部11から各指令を同期して出力すると共に、ステージ駆動回路13からTFT駆動回路14へのステージ位置信号(e)、TFT駆動回路14から第2制御部12への第1の同期信号(h)、第2制御部12内における測定回路18への第2の同期信号(l)をそれぞれ出力することによって、ステージが所定位置に達したことをトリガとして、TFT駆動回路14によるパネルの駆動、電子銃制御回路15による電子線の走査、測定回路18による測定動作の各動作について時間同期することができる。
次に、本発明のTFTアレイ検査装置の第3の形態について図4,5の概略図およびタイミングチャートを用いて説明する。なお、図4に示す構成は、図2に示す第2の形態の構成と同様の構成に遅延回路を設けた例である。
第3の形態は、本発明のTFTアレイ検査装置において、TFT駆動回路、走査制御回路、測定回路に、個々の回路の動作タイミングを遅らせる遅延回路を備える構成である。
TFTアレイを駆動する機構、TFTアレイ上に電子線を照射して走査させる機構、測定信号を取得してTFTアレイ基板を検査する機構の各機構は、各機構における同期信号の生成において各機構に固有の時間遅れを有する場合がある。この各部が固有に有する時間遅れはそれぞれ異なるため、各機構の同期信号間で必ずしも時間同期がとれているとは限らない。
遅延回路は、TFT駆動回路、走査制御回路、測定回路において同期信号のタイミングを遅延させ、各機構が固有に有する同期信号の遅延固体差を吸収して、各回路間の同期信号を時間同期させ、各動作間に生じる時間ずれを補償する。これによって、タイミングのずれによる画像の不連続性を解消し、画像取得後の画像つながりの微調整を要することなく、画像の不連続性を解消する。
図4に示す構成において、TFT駆動回路14は遅延回路19Aを備える。この遅延回路19Aは、ステージ駆動回路13からステージ位置信号(e)を受けると、所定の遅延時間t1を経た後に駆動信号(g)および同期信号(h)を生成する(図5(g))。信号加工信号(i)は、遅延された駆動信号(g)に基づいて生成されるため、同様に遅延時間t1だけ遅延する。この遅延時間t1を設けることによって、ステージ駆動回路13とTFT駆動回路14が固有に備える遅延時間の差を吸収することができる。
第2制御部12は遅延回路19Bを備える。この遅延回路19Bは、TFT駆動回路14から第1の同期信号(h)を受けると、所定の遅延時間t2を経た後に走査信号(k)を出力し(図5(k))、測定開始指令(l)を生成する(図5(l))。この遅延時間t2を設けることによって、TFT駆動回路14と第2制御部12が固有に備える遅延時間の差を吸収することができる。
また、第2制御部12の測定回路18は遅延回路19Cを備える。この遅延回路19Cは、測定開始指令(l)を受けると、所定の遅延時間t3を経た後に測定状態とする(図5(m))。この遅延時間t3を設けることによって、第2制御部12内において測定回路18と他の回路構成とが固有に備える遅延時間の差を吸収することができる。
信号加工回路16は遅延回路19Dを備える。この遅延回路19Dは、信号加工信号(i)を受けると、所定の遅延時間t4を経た後に信号加工状態とする(図5(n))。この遅延時間t4を設けることによって、TFT駆動回路14を信号加工回路16が固有に備える遅延時間の差を吸収することができる
次に、本発明のTFTアレイ検査装置の第4の形態について図6の概略図を用いて説明する。
第4の形態は、複数の第2制御部12A,12Bを備える構成であり、各第2制御部12A,12Bはそれぞれ複数の電子銃4A,4Bおよび4C,4Dを制御する。ここで、各第2制御部12A,12Bは、図2で示した第2制御部と同様の構成とすることができ、電子銃制御部15A,15B、測定回路18A,18B、信号処理回路17A,17B、信号加工回路16A,16Bを備える。各回路の動作は前記した形態と同様とすることができるため、ここでの説明は省略する。
第2制御部12A,12Bには、第1制御部11から駆動指令(b)を同時に入力し、また、TFT駆動回路14から第1の同期信号(h)を同時に入力することによって、時間同期することができる。また、信号加工回路16A,16Bは、TFT駆動回路14から信号加工信号(i)を同時に入力することによって、時間同期することができる。
次に、本発明のTFTアレイ検査装置の更に別の形態について図7のタイミングチャートを用いて説明する。
図7(a),(b)は、駆動信号の波形例と走査信号の波形例を示している。ここで、例えば、駆動信号の立ち下がり時間が延びた場合には、駆動信号と走査信号とが重なる時間帯が発生する(図7(c))。また、走査信号の立ち下がり時間が延びた場合においても、駆動信号と走査信号とが重なる時間帯が発生する。このような場合には、TFTアレイに駆動信号が印加されている間に電子線が照射されることになる(図7(d))。
このような状況を避けるために、駆動信号の駆動波形において、走査時間に対応する時間帯の部分に、TFTアレイを駆動しない波形とする。
TFTアレイの駆動は、予め定めた駆動波形を有した駆動信号を記憶手段に用意しておき、この駆動信号を読み出してTFTアレイに印加することで行うことができる。このときTFTアレイに、電子線を走査している時間帯域中においてはTFT駆動を停止、又はTFTアレイのゲートをオフ状態とする駆動波形を用意しておき(図7(f)のゲート信号)、この駆動波形を有する駆動信号(図7(e)、(f))をTFTアレイに印加する。これによって、電子線を走査している時間帯内(図7(g))では、TFTアレイに電圧が印加されない、あるいはTFTアレイがオフ状態となるが駆動しないようにすることができる。
また、前記した状況を避けるために、走査信号の駆動波形において、TFTアレイに電圧を印加している時間帯に、電子線をTFTアレイから退避させる波形とする。
電子線の走査は、予め定めた駆動波形を有した走査出力を記憶手段に用意しておき、この走査信号を読み出して電子銃制御回路に印加することで行うことができる。このとき、TFTアレイに電圧を印加している間(図7(h))には、電子線をTFTアレイからずれた位置に照射して退避させ(図7(j))、TFTアレイに電圧を印加していない間(図7(h))には、電子線をTFTアレイに照射して、測定を実行する。
本発明は、液晶製造装置におけるTFTアレイ検査工程の他、有機ELや種々の半導体基板が備えるTFTアレイの欠陥検査に適用することができる。
Claims (11)
- TFTアレイ基板を搬送する基板ステージを駆動するステージ駆動回路と、
前記TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、
電子銃から照射した電子線をTFTアレイ上で走査させる走査信号を制御する制御回路と、
前記電子線照射によって前記パネルから取得される検出信号によりTFTアレイ基板を検査する測定回路とを備え、TFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、
基板ステージの位置と同期して、TFT駆動回路から駆動信号を出力し、
前記ステージ駆動回路の駆動信号に基づいて生成した第1の同期信号と同期して、制御回路の走査信号を出力し、
前記制御回路の走査信号に基づいて生成した第2の同期信号と同期して、測定回路の測定信号を検査することによって、
前記駆動信号、走査信号、および測定信号を時間同期させ、基板ステージの位置と同期させることを特徴とするTFTアレイ検査装置の同期方法。 - TFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、
前記TFTアレイ基板を搬送する基板ステージを駆動するステージ駆動回路と、
前記TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、
前記TFTアレイに電子線を照射する電子銃の走査を制御する走査制御回路と、
前記電子線照射によって前記パネルから取得される検出信号によりTFTアレイ基板を検査する測定回路とを備え、
前記TFT駆動回路は、前記ステージ駆動回路から取得されるTFTアレイの位置信号に基づいて前記駆動信号と第1の同期信号とを生成し、
前記走査制御回路は、前記第1の同期信号に基づいて走査信号と第2の同期信号とを生成し、
前記測定回路は、前記第2の同期信号に基づいて前記検出信号に基づくTFTアレイ基板の検査を実行する
ことを特徴とするTFTアレイ検査装置。 - 前記TFT駆動回路、前記走査制御回路、測定回路の少なくとも何れか一つは、個々の回路の動作タイミングを遅らせる遅延回路を備え、各動作間における時間ずれを補償することを特徴とする、請求項2に記載のTFTアレイ検査装置。
- 前記ステージ駆動回路、TFT駆動回路、前記走査制御回路の各回路の動作開始を制御する指令を形成し、各回路に当該指令を出力する主制御回路を備えることを特徴とする請求項2又は3に記載のTFTアレイ検査装置。
- 前記検出信号を信号加工する信号加工回路を備え、当該信号加工回路は前記TFT駆動回路の駆動信号又は第1の同期信号と同期して信号加工を行うことを特徴とする、請求項3に記載のTFTアレイ検査装置。
- 前記ステージ駆動回路は、前記基板ステージの移動を検出するロータリーエンコーダのアブソリュート信号、又はインクリメント信号の積算値に基づいて前記位置信号を取得することを特徴とする請求項2に記載のTFTアレイ検査装置。
- 前記ステージ駆動回路は、前記基板ステージの所定位置を検出するセンサの検出信号に基づいて前記位置信号を取得することを特徴とする請求項2に記載のTFTアレイ検査装置。
- 前記TFT駆動回路、前記走査制御回路、測定回路、信号加工回路の少なくとも何れか一つは、個々の回路の動作タイミングを遅らせる遅延回路を備え、各動作間における時間ずれを補償することを特徴とする、請求項5に記載のTFTアレイ検査装置。
- 電子銃および当該電子銃の走査信号を制御する走査制御回路の組みを複数組み備え、
当該各走査制御回路は、
前記主制御回路から出力される指令に基づいて同期して動作を開始し、
前記TFT駆動回路から出力される第1の同期信号に基づいて時間同期することを特徴とする、請求項4に記載のTFTアレイ検査装置。 - 前記TFT駆動回路は、電子線をTFTアレイに走査する時間帯域中にTFT駆動を停止、又はTFTアレイのゲートをオフ状態とする駆動波形を有する駆動信号を出力することを特徴とする、請求項2に記載のTFTアレイ検査装置。
- 前記第2制御部は、TFTアレイに駆動信号を印加する時間帯域中に電子線をTFTアレイ以外に位置に偏向させる走査波形を有する走査信号を出力することを特徴とする、請求項2に記載のTFTアレイ検査装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/070317 WO2009050803A1 (ja) | 2007-10-18 | 2007-10-18 | Tftアレイ検査装置および同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009050803A1 JPWO2009050803A1 (ja) | 2011-02-24 |
JP5311058B2 true JP5311058B2 (ja) | 2013-10-09 |
Family
ID=40567096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009537813A Expired - Fee Related JP5311058B2 (ja) | 2007-10-18 | 2007-10-18 | Tftアレイ検査装置および同期方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5311058B2 (ja) |
CN (1) | CN101821637A (ja) |
WO (1) | WO2009050803A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5983606B2 (ja) * | 2011-06-14 | 2016-08-31 | コニカミノルタ株式会社 | 電子デバイス検査装置及び電子デバイスの検査方法 |
CN105679218A (zh) * | 2016-01-21 | 2016-06-15 | 昆山龙腾光电有限公司 | 延时电路及测试治具 |
CN106774206B (zh) * | 2016-12-22 | 2019-02-26 | 武汉华星光电技术有限公司 | 一种液晶面板烘烤机台防过烤系统及其方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003142A (ja) * | 1998-02-04 | 2000-01-07 | Shimadzu Corp | 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 |
JP2003283477A (ja) * | 2002-03-26 | 2003-10-03 | Fujitsu Ltd | 半導体集積回路 |
JP2004132867A (ja) * | 2002-10-11 | 2004-04-30 | Shimadzu Corp | 基板検査装置 |
JP2004271516A (ja) * | 2003-03-04 | 2004-09-30 | Shimadzu Corp | 基板検査装置及び基板検査方法 |
JP2006170697A (ja) * | 2004-12-14 | 2006-06-29 | Shimadzu Corp | Tftアレイ検査装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4062527B2 (ja) * | 2003-05-09 | 2008-03-19 | 株式会社島津製作所 | Tftアレイ検査装置 |
JP4853705B2 (ja) * | 2006-02-24 | 2012-01-11 | 株式会社島津製作所 | Tftアレイの検査方法及びtftアレイ検査装置 |
-
2007
- 2007-10-18 CN CN200780101051A patent/CN101821637A/zh active Pending
- 2007-10-18 JP JP2009537813A patent/JP5311058B2/ja not_active Expired - Fee Related
- 2007-10-18 WO PCT/JP2007/070317 patent/WO2009050803A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003142A (ja) * | 1998-02-04 | 2000-01-07 | Shimadzu Corp | 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 |
JP2003283477A (ja) * | 2002-03-26 | 2003-10-03 | Fujitsu Ltd | 半導体集積回路 |
JP2004132867A (ja) * | 2002-10-11 | 2004-04-30 | Shimadzu Corp | 基板検査装置 |
JP2004271516A (ja) * | 2003-03-04 | 2004-09-30 | Shimadzu Corp | 基板検査装置及び基板検査方法 |
JP2006170697A (ja) * | 2004-12-14 | 2006-06-29 | Shimadzu Corp | Tftアレイ検査装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101821637A (zh) | 2010-09-01 |
WO2009050803A1 (ja) | 2009-04-23 |
JPWO2009050803A1 (ja) | 2011-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5927067B2 (ja) | 計測検査装置、及び計測検査方法 | |
JP5224194B2 (ja) | Tftアレイ検査方法およびtftアレイ検査装置 | |
JP5311058B2 (ja) | Tftアレイ検査装置および同期方法 | |
US20050174140A1 (en) | Thin film transistor array inspection device | |
JP5034382B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
WO2011070663A1 (ja) | Tft基板検査装置およびtft基板検査方法 | |
JP4831525B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP4953590B2 (ja) | 試験装置、及びデバイス製造方法 | |
JP5007925B2 (ja) | Tftアレイ検査における電子線走査方法 | |
JP5077538B2 (ja) | Tftアレイ検査装置 | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
JP4853705B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP5316977B2 (ja) | Tftアレイ検査の電子線走査方法およびtftアレイ検査装置 | |
US20110279143A1 (en) | Semiconductor wafer testing apparatus | |
JP2008008890A (ja) | Tftアレイ検査装置および走査ビーム装置 | |
CN102047130B (zh) | 液晶阵列检查装置及拍摄范围的修正方法 | |
JP2009069408A (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP5418964B2 (ja) | Tftアレイ検査装置およびピクセル座標位置決定方法 | |
JP5029826B2 (ja) | プローブピンの接触検査方法およびtftアレイ検査装置 | |
JP2012078127A (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JP2003045925A (ja) | 基体検査方法及び装置 | |
JP5142092B2 (ja) | Tftアレイ検査装置 | |
JP5321787B2 (ja) | Tftアレイ検査装置 | |
JP2008107208A (ja) | 電子ビーム走査方法、電子ビーム走査装置、およびtftアレイ検査装置 | |
JP5423664B2 (ja) | Tftアレイ検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130618 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5311058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |