JP5029826B2 - プローブピンの接触検査方法およびtftアレイ検査装置 - Google Patents

プローブピンの接触検査方法およびtftアレイ検査装置 Download PDF

Info

Publication number
JP5029826B2
JP5029826B2 JP2007261260A JP2007261260A JP5029826B2 JP 5029826 B2 JP5029826 B2 JP 5029826B2 JP 2007261260 A JP2007261260 A JP 2007261260A JP 2007261260 A JP2007261260 A JP 2007261260A JP 5029826 B2 JP5029826 B2 JP 5029826B2
Authority
JP
Japan
Prior art keywords
tft array
waveform
drive
drive signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007261260A
Other languages
English (en)
Other versions
JP2009092433A (ja
Inventor
光夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2007261260A priority Critical patent/JP5029826B2/ja
Publication of JP2009092433A publication Critical patent/JP2009092433A/ja
Application granted granted Critical
Publication of JP5029826B2 publication Critical patent/JP5029826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、TFT基板等の基板上に形成されたTFTアレイを検査するプローブピンの接触状態の検査に関し、TFTアレイを検査するTFTアレイ検査装置に適用することができるものである。
TFTアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。TFTアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にTFT(Thin film transistor)が配設され、このTFTに画素電極が接続される。
TFTアレイは格子状に配置することによってパネルを形成する。通常、液晶基板の製造では、一枚のガラス基板上に複数のパネルを形成し、各種工程を経た後に、各パネルに切り分けている。
液晶基板等のTFTアレイが形成された半導体基板の製造過程では、製造過程中にパネル上に形成されたTFTアレイを検査するTFTアレイ検査工程を含み、このTFTアレイ検査工程において、TFTアレイの欠陥検査が行われている。このTFTアレイ検査工程では、前記したゲートラインやソースラインに欠陥検査用の信号パターンの駆動信号を印加してTFTアレイを駆動し、このTFTアレイの駆動状態を検出することによってTFTアレイ検査を行う。
このTFTアレイ検査では、TFTアレイを駆動した際のITO電位を電子線照射によって発生する二次電子の強度で検出することが知られている。
ガラス基板上には、多面取りと呼ばれるように、一枚のガラス基板上に複数のパネルが形成されている。この多面取りのTFTガラス基板を検査する場合、TFTガラス基板上に形成された全パネルに駆動信号を印加して同時に全パネルのTFTアレイを駆動するとともに、このガラス基板を支持するステージを一定速度で移動させながら、パネルに電子線を連続的に走査させることで、ガラス基板上に形成される各パネルのTFTアレイを順に検査している(例えば、特許文献1参照)。
駆動信号のTFTアレイ基板への印加はプローバを介して行われる。プローバは、複数のプローブピンとこのプローブピンを保持するプローバフラームから構成され、プローブピンをTFTアレイ基板の電極に接触させることによって、駆動信号を電極を介してTFTアレイ基板に給電している。
TFTアレイ基板の検査を良好に行うには、プローブピンと電極との電気的な接触が良好であることが求められる。従来、このプローブピンと電極との接触状態を確認するために、TFTアレイ基板にプローバを位置合わせしてプローブピンを電極に接触させた後、実際に測定動作を実施して画像を取得し、取得した画像を目視で観察している。観察像からコンタクトの不良等による給電不良箇所を特定し、不良が認められる場合には、プローバフレームの位置や各プローブピンの位置を調整している。
特開2006−170697号公報
従来の観察像による方法では、駆動信号を印加して測定動作を行った後、画像が取得されるまで待つ必要がある。駆動信号を印加してから画像が取得されるまでの間は、接触状態を確認することができず、画像が取得されるまで待ち時間を要するという問題がある。そのため、プローバフレームやプローブピンの調整時間を短縮することが困難であった。
そこで、本発明は上記課題を解決して、プローブピンと電極との接触状態の確認に要する時間を短縮することを目的とする。
また、プローブピンと電極との接触状態の確認に要する時間を短縮することによって、プローバフレームやプローブピンの調整時間を短縮することを目的とする。
本発明は、駆動信号をTFTアレイ基板に給電し、この駆動信号の駆動波形変化に基づいてプローバのプローブピンとTFTアレイ基板の電極との接触状態を確認するものである。この駆動波形変化に基づく接触状態の確認では、単にTFTアレイ基板に駆動信号を給電し、そのときの駆動信号の駆動波形の波形変化を取得するだけで行うことができる。そのため、従来の方法のように、画像を取得するために、駆動信号を給電すると共にステージを駆動させてTFTアレイ基板を移動させ、TFTアレイ基板上を走査するという測定動作を不要とすることができる。
本発明は、プローブピンとTFTアレイ基板の電極との接触状態に応じて、駆動信号の駆動波形が変化することを利用するものである。
プローバのプローブピンがTFTアレイ基板の電極に接触している場合には、TFTアレイのゲート電極配線上に存在する浮遊容量に対して充放電を行う必要がある。
TFTアレイ検査装置では、真空チャンバ内に測定用のステージを配置し、真空チャンバの上部に検査用の電子線を照射する電子銃を配置し、電子銃から照射した電子線をステージ上に載置した基板に照射する。この電子線が照射する照射範囲は、1パネルの面積と比較して極めて小さいため、電子線の照射方向を制御したり、ステージを一定速度で移動させることによって基板上において電子線を連続的に走査させている。
基板上に複数のパネルを配置する場合、TFTアレイ検査では、基板上に配置される全パネルを駆動している。ステージが移動する方向に複数のパネルが配置される場合において、一つの電子銃からの電子線が照射する場所は、基板上に配置されるパネルの内の一つのパネル内に過ぎないが、従来のTFTアレイ駆動では、基板上に配置される全パネルを同時に駆動している。
TFTアレイが構成され部位には種々の電気容量が存在する。図1は液晶表示装置が備えるTFTアレイの構成例を示している。TFTアレイ32は、TFTスイッチ33が接続された画素電極(ITO電極)34を備える。液晶画素は、画素電極(ITO電極)34と対向電極(図示していない)との間に液晶層を挟むことで構成され、画素電極34と対向電極との間に画素容量が形成される。また、TFTアレイ32には上記の画素容量以外に浮遊容量が存在する。この浮遊容量としては、例えば、TFTスイッチ21のゲート側に存在するゲート寄生容量Cg、TFTスイッチ33のソース側に存在するソース寄生容量Cd、画素電極34に付加される付加容量(Cs)等がある。付加容量(Cs)の一方は画素電極34に接続され、他方は共通ラインあるいはゲートラインに接続される。なお、上記した浮遊容量は一例であってこれらに限られるものではない。
TFTアレイを駆動するには、これら各パネルに存在する静電容量を充放電する必要がある。この静電容量の充放電に要する時間は、静電容量と印加電流に依存する。この浮遊容量に対する充放電によって、ゲートラインに流れる駆動信号の電流が制限されるため、立ち上がりおよび立ち下がり時の波形に波形歪みが生じる。パネル数が増加すると、充放電を必要とする静電容量が増加するため、充放電に要する時間も長くなる。
図2はTFTアレイの容量の充電状態を説明するための図である。TFTアレイに印加する電流を一定とした場合には、所定の電圧に達するまでに要する時間はTFTアレイが含む容量に依存し、浮遊容量等によって容量がCaからCbに増加すると充電に要する時間はTaからTbに延びることになる。また、放電に要する時間も同様である。
この波形歪みの歪み状態は、TFTアレイ基板に設けられた複数のパネルの内で、接触が良好に行われているパネルの面数に応じて変化し、歪み波形の歪み時間は、TFTアレイ基板に設けられた複数のパネルの内で、接触が良好に行われているパネルの面数に応じて比例的に増減する。
本発明は、このプローブピンとTFTアレイ基板の電極との接触状態と、駆動信号の駆動波形が変化との関係を利用し、駆動信号を給電した時に得られる駆動波形の波形歪みを、TFTアレイの全パネルが良好に接触しているときの波形歪みと比較することによって、プローバのプローブピンとTFTアレイ基板の電極との接触状態を確認する。
また、駆動信号を給電した時に得られる駆動波形の波形歪みの歪み時間を、TFTアレイの全パネルが良好に接触しているときの波形歪みの歪み時間と比較することによって、プローバのプローブピンとTFTアレイ基板の電極との接触状態を確認する。
本発明によれば、単に駆動信号を給電した際の駆動信号の駆動波形変化を求めるだけでよく、画像を取得するためにステージを駆動して基板をスキャンする走査動作を不要とすることができるため、プローブピンと電極との接触状態の確認に要する時間を短縮し、プローバフレームやプローブピンの調整時間を短縮することができる。
本発明はプローブピンの接触検査方法の態様と、この接触検査方法を用いたTFTアレイ検査装置の態様とすることができる。
本発明のプローブピンの接触検査方法の態様は、プローバを介してTFTアレイ基板に駆動信号を給電してパネルを駆動し、このパネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、プローバのプローブピンと電極との電気的接触状態を検査するプローブピンの接触検査方法である。
この接触検査方法において、プローブピンを介してTFTアレイ基板に給電する駆動信号の駆動波形の変化を求め、この駆動波形変化に基づいてプローブピンと電極との電気的接触状態を検査する。
また、本発明のTFTアレイ検査装置の態様は、TFTアレイ基板に駆動信号を給電してパネルを駆動し、このパネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置であり、駆動波形変化を目視で観察する第1の形態と、駆動波形変化を時間測定する第2の形態を含むものである。
本発明のTFTアレイ検査装置の第1の形態は、TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、TFTアレイ基板の電極と接触して前記駆動信号をTFTアレイ基板に給電するプローバと、駆動信号の駆動波形の時間変化を目視で観察可能とする駆動波形観察装置とを備える構成である。この第1の形態によれば、駆動波形観察装置によって、駆動波形の時間変化を目視によりリアルタイムで観察することで接触状態を確認するができる。
本発明のTFTアレイ検査装置の第2の形態は、TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、TFTアレイ基板の電極と接触して駆動信号をTFTアレイ基板に給電するプローバと、駆動信号の駆動波形の時間変化を測定する駆動波形測定装置とを備える構成である。この第2の形態によれば、駆動波形測定装置によって、駆動波形の時間変化を時間測定し、この測定した時間長を比較することで接触状態を確認することができる。
本発明のTFTアレイ検査装置の第1の形態および第2の形態において、TFTアレイ基板に給電する駆動信号の電流を制限する電流制限回路を備える構成とすることができる。電流制限回路による駆動信号の電流制限によって、駆動波形の時間変化幅が延び、歪み波形の目視による観察、および駆動波形の時間幅による比較を容易とすることができる。
また、駆動波形測定装置は、駆動信号を印加してから所定電圧に上昇するまでの時間幅、又は、駆動信号を印加してから所定電圧に上昇するまでの時間幅の基準時間幅に対する比率を測定する他に、駆動信号の印加を停止してから所定電圧に下降するまでの時間幅、又は、駆動信号を印加を停止してから所定電圧に下降するまでの時間幅の基準時間幅に対する比率を測定することができる。
また、上昇と下降の両変化における時間幅あるいは時間比率を用いて接触状態を確認してもよい。
本発明によれば、プローブピンと電極との接触状態の確認に要する時間を短縮することができる。
また、プローブピンと電極との接触状態の確認に要する時間を短縮することによって、プローバフレームやプローブピンの調整時間を短縮することができる。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
以下、本発明の実施の形態について、駆動波形を観察する第1の形態、駆動波形の歪み時間を測定する第2の形態について図を参照しながら詳細に説明する。
はじめに、本発明のTFTアレイ検査装置の第1の形態について図3の概略図を用いて説明する。
図3に示すTFTアレイ検査装置1は、真空チャンバ19内に設けた試料ステージ20上にTFTガラス基板30を配置し、このTFTガラス基板30に形成される複数のパネルA〜パネルD(31A〜31D)に駆動信号を印加し、この駆動信号によって駆動状態となったパネルについてTFTアレイ検査を行う。
なお、ここでは、TFTガラス基板30に形成されるパネルとしてパネルA〜パネルD(31A〜31D)の4枚のパネルの例を示しているが、このパネル数は説明上から示した一例であり、このパネル数に限られるものではない。
TFTアレイ検査装置1は、真空チャンバ19内に内蔵する試料ステージ20と、真空チャンバ19の上部に設けた電子銃17(17a,17b)を備える他、TFTアレイを駆動する回路構成として、試料ステージ20を駆動するステージ駆動回路12、試料ステージ20に載置するTFTガラス基板30のパネルのTFTアレイを駆動するTFT駆動回路(パネルドライバ)13、電子銃17a、17bを制御し駆動する電子銃制御コントローラ15および電子銃制御回路16、およびTFTアレイ検査装置1の全体を制御する制御コントローラ11を備える。なお、制御コントローラ11および電子銃制御コントローラ15は、CPUおよびこのCPUを駆動するアルゴリズムを記述したソフトウエアを格納するROMや信号処理のためのRAM等のメモリ手段等によってソフトウエア処理で制御を行うことができる。
試料ステージ20は、TFTガラス基板30を支持する。また、試料ステージ20は、ステージ駆動回路12から出力される駆動信号に基づいて、試料ステージ20上に載せたTFTガラス基板30を所定の方向に移動させる。このTFTガラス基板30の移動は、例えば、パネル上を走査する電子線の走査速度に合わせて一定速度とすることができる。
ここで、試料ステージ20に駆動信号を供給するステージ駆動回路12は、制御コントローラ11からの移動指令を受けて駆動し、電子銃制御コントローラ15により電子線の照射方向の制御とともに、電子線をパネル上において走査する。
TFT駆動回路(パネルドライバ)13は、制御コントローラ11から駆動指令を受けると、図示しない記憶手段に格納している駆動波形データを用いて駆動信号aを生成し、プローバ40に送る。プローバ40は、パネル31が備える電極(図示していない)と接触するプローブピン42と、このプローブピン42を指示するプローバフレーム41を備える。駆動信号aは、プローブピン42とパネル31の電極との間の電気的接触を通して、各パネル31のTFTアレイに給電される。
なお、ここでは、TFT駆動回路(パネルドライバ)13を1つ備える構成を示しているが、設置個数は1個に限らず、駆動信号の波形数に応じて定めることができ、選択回路によって選択してパネルに給電することができる。
また、本発明のTFTアレイ検査装置1は、TFT駆動回路(パネルドライバ)13とプローブ40との間に波形観察装置18Aを備える。この波形観察装置18Aは、TFT駆動回路13がパネル31に給電する駆動信号の信号波形を検出し、目視可能に表示する。波形観察装置18Aは、例えば、オッシレータを用いることができる。また、TFT駆動回路13は電流制限回路13aを備え、駆動信号aの電流値を制限する。
また、制御コントローラ11は電子銃制御コントローラ15に電子線走査指令を送って電子銃制御回路16を駆動する。電子銃制御回路16は、電子銃制御コントローラ15の制御に基づいて電子銃17a,17bを制御し、照射する電子線を制御する。
ここで、制御コントローラ11は、パネル上における電子線走査において試料ステージ20制御する移動指令と、電子銃17からの電子線50の照射を制御する電子線走査指令の各指令出力が同期するよう制御する。
この制御コントローラ11により同期した指令によって、ステージ駆動回路12によるステージ駆動と、電子銃制御コントローラ15による電子線照射制御とを同期させ、ステージ駆動回路12によって目的とするパネルを電子銃の電子線照射位置に移動させ、電子銃制御コントローラ15によって目的とするパネルに電子銃から電子線を照射させる。
駆動信号の選択は、電子線を走査する間に行うことができるため、パネルを複数回走査することなく、一回の走査の間にパネル中に含まれる複数種の欠陥を検出することができる。
図3に示すTFTアレイ検査装置1において、TFTガラス基板30上の各パネル31A〜31Dに形成されたTFTアレイを検査する際には、TFTガラス基板30上にプローバフレーム41を載置し、プローブピン42を各パネル31A〜31Dに設けられた電極に接触させる。
制御コントローラ11は、走査制御によって移動指令、駆動指令、および電子線走査指令を形成する。
ステージ駆動回路12は移動指令を受けて試料ステージ20を駆動し、電子銃17a,17bに対するパネル31A〜31Dのy方向の位置を変更する。TFT駆動回路13は駆動指令を受けて駆動信号aを形成し、プローブピン42および電極を通して駆動信号aをパネル31に給電する。
電子銃制御コントローラ15は電子線走査指令を受けて電子銃制御回路16を制御し、電子銃17a,17bから照射する電子線50a,50bの照射のオンオフおよび照射方向を制御する。
パネル上の電子線の走査は、試料ステージ20によるパネル31A〜31Dのy方向の移動と、電子銃17a,17bから照射される電子線のx方向の偏向とによって行われる。
駆動信号aをパネル上のTFTアレイに給電しながら電子線を走査することによって、図示しない検出器によってTFTアレイの電位状態を検出し、TFTアレイの欠陥検査を行う。
本発明のTFTアレイ検査装置1は、上記した検査を行う前に、プローブピン42とパネルの電極との接触状態を確認する。この接触状態の確認では、試料ステージ20によるパネル31A〜31Dの移動と、電子銃17a,17bから照射される電子線の偏向を行うことなく、単に駆動信号aのみを給電することで行う。このとき、移動指令および電子線走査指令は無出力あるいは固定状態とし、駆動指令のみをTFT駆動回路13に送信することで行う。
TFT駆動回路13は、駆動指令を受けると駆動信号aを形成してプローバ40に送る。プローバ40では、プローブピン42と接触する電極(図示していない)を通してパネル31A〜31Dに駆動信号aを給電する。
このときに給電される駆動信号aの電圧の上昇あるいは下降状態は、パネル31A〜31D側の浮遊容量に依存する。前記図2で示したように、パネル31A〜31D側の浮遊容量が大きい場合には駆動信号aの電圧の上昇あるいは下降に要する時間が長くなり、一方、パネル31A〜31D側の浮遊容量が小さい場合には駆動信号aの電圧の上昇あるいは下降に要する時間が短くなる。本発明は、この駆動信号aの電圧変化の状態を用いることによって、パネルとプローブピンとの接触状態を把握する。図3の構成では、波形観測装置18Aによって駆動信号aの電圧変化を目視で観察することができる。
図4は、波形観測装置18Aが観測する駆動信号の一例を示している。図4中に示す駆動信号100は、パネルとプローブピンとの接触状態に応じて変化する。前記図2に示すように、パネルの浮遊容量が増加するほど充電時間あるいは放電時間が延び、駆動信号の波形歪みの程度が大きくなる。
ここで、プローブピン42とパネル31の電極とが接触状態にある場合には、TFT駆動回路13側から見たときの浮遊容量が増加するため、駆動信号の波形歪みの程度が大きくなる。一方、プローブピン42とパネル31の電極とが非接触状態にある場合には、TFT駆動回路13側から見たときの浮遊容量が減少し、駆動信号の波形歪みの程度が小さくなる。
図4中の駆動信号101〜105は、プローブピンと電極との接触状態をパネル単位で見たときの例を示している。なお、ここでは、4枚のパネルの場合について示している。
駆動信号101は、プローブピン42が何れのパネル31にも接触していない状態にあるときの波形を示している。駆動信号102は、プローブピン42が1枚のパネル31と接触し、残りの3枚のパネル31とは非接触であるときの波形を示している。駆動信号103は、プローブピン42が2枚のパネル31と接触し、2枚のパネル31とは非接触であるときの波形を示している。駆動信号104は、プローブピン42が3枚のパネル31と接触し、1枚のパネル31とは非接触であるときの波形を示している。また、駆動信号105は、プローブピン42が4枚のパネル31と接触したときの波形を示している。
各駆動信号について立ち上がり部分で比較すると、駆動信号101は、何れのパネル31にも接触していないため、パネル側の浮遊容量の影響を受けることがないため、歪むことなく急峻に立ち上がる。一方、駆動信号102〜105は、それぞれパネル31と接触していりため、パネル側の浮遊容量の影響を受けて立ち上がりの遅れが生じ、波形歪みが生じる。立ち上がりの遅れの程度は、接触するパネルの枚数に応じて変化する。また、駆動信号の立ち下がりにおいても同様に変化する。
したがって、駆動信号100の波形歪みの状態からプローブピンとパネルとの接触状態を確認することができる。
また、本発明のTFTアレイ検査装置1において、TFT駆動回路13は電流制限回路13aを備え、出力する駆動信号aの電流値を制御することができる。駆動信号aの電流値を制御することによって、駆動信号aの波形歪みの程度を広げて観察することができる。
図5は、供給電流と充放電時間との関係を説明するための図である。
図5(a)は、制限電流I0よりも大きな供給電流I2の場合を示し、図5(b)は、供給電流I1を制限して制限電流I0よりも小さくした場合を示している。図5(c)は充電時間の供給電流による長短の状態を示している。
大きな供給電流I2(図5(a))をTFTアレイに印加すると、容量を充電するための充電時間を充電時間T1に短縮される、一方、供給電流I1を制限して制限電流I0よりも小さくした場合(図5(b))には、浮遊容量等の容量を充電するために長い充電時間T1を要することになる。
本発明は、上述した供給電流と充放電時間との関係を利用して、供給電流を制限することによって波形歪みの時間幅を伸ばす。これによって、接触状態の相違による波形歪みの時間幅の差異を大きくし、プローブピンとパネルとの接触状態の比較を容易とする。
次に、本発明のTFTアレイ検査装置の第2の形態について図6の概略図を用いて説明する。
第2の形態は、第1の形態が備える波形観測装置18Aに代えて波形測定時間表示装置18Bを備える構成である。波形測定時間表示装置18Bの構成を除く他の構成は第1の形態と同様とすることができるため、ここでは波形測定時間表示装置18Bについてのみ説明し、他の部分の説明は省略する。
第1の形態が備える波形観測装置18Aは、駆動信号の波形を目視可能に表示する装置であるのに対して、第2の形態が備える波形測定時間表示装置18Bは駆動信号の波形歪みの時間を測定し、数値化して表示する。図6において、波形測定時間表示装置18BはTFT駆動回路13とプローバ40との間に接続され、TFT駆動回路13からプローバ40に給電する駆動信号の入力し、駆動波形の時間測定を行う。駆動波形の時間測定は、例えば、図4において、駆動信号100の立ち上がり時点から所定のしきい値Vthに至るまでに要する時間を計時する。各駆動信号101〜105の波形の比較は、計時した時間幅で比較する他、全パネルが良好に接触した時の駆動信号105の波形歪みの時間幅を100%とし、3/4のパネルが良好に接触し1/4のパネルの接触が不良である時の駆動信号104の波形歪みの時間幅を75%とし、2/4のパネルが良好に接触し2/4のパネルの接触が不良である時の駆動信号103の波形歪みの時間幅を50%とし、1/4のパネルが良好に接触し3/4のパネルの接触が不良である時の駆動信号104の波形歪みの時間幅を25%として標準化した数値によって比較してもよい。
図7は波形測定時間表示装置18Bの一構成例を説明するための図である。図7において、計時回路18bはクロック回路18cからのクロック信号をカウントすることで、波形歪みの時間幅を測定する。計時回路18bは、測定信号Vの入力によりカウントを開始し、比較回路18aからの出力によってカウントを停止する。比較回路18aには測定信号としきい値Vthが入力され、測定信号がしきい値Vthが達した時点で計時回路18bにカウントを停止する信号を出力する。
計時回路18bで計数された数値は、波形歪みの時間幅を表している。表示制御回路18dは、計時回路18bの出力を時間幅として表示装置18eに表示する他に、時間幅を標準化し、パネルの接触状態を数値表示する。例えば、図6で示した場合には、100%を表示することで全パネルが良好に接触していることを確認することができ、また、75%を表示することで3/4のパネルが良好に接触し1/4のパネルの接触が不良であることを確認することができる。
次に、本発明のTFTアレイ検査装置の第3、4の形態について図8、9の概略図を用いて説明する。
第3、4の形態は、第1,2の形態において、駆動信号aをTFTガラス基板30上に設けれた各パネル31A〜31Dに個別に給電し、各パネル31A〜31Dに給電する駆動信号の波形を、波形測定時間表示装置18Bによってそれぞれ個別に測定する構成である。図8は、本発明のTFTアレイ検査装置の第3の形態を説明するための概略図であり、図9は本発明のTFTアレイ検査装置の第3の形態を説明するための概略図である。
図8において、第3の形態が備える波形測定時間表示装置18Bは、TFT駆動回路13と各パネルに接続するためのプローブピン42との間に接続し、各パネルに給電する駆動信号aを個別に測定する。パネルへの駆動信号の給電の構成を除く他の構成は第2の形態と同様とすることができる。
また、図9において、第4の形態が備える波形測定時間表示装置18Bは、TFT駆動回路13と各パネルに接続するためのプローブピン42との間に切替回路14を介して接続し、切替制御回路14aによって各パネルに給電する駆動信号aを切り替えることで個別に測定する。パネルへの駆動信号の給電の構成を除く他の構成は第2の形態と同様とすることができる。
本発明は、液晶製造装置におけるTFTアレイ検査工程の他、有機ELや種々の半導体基板が備えるTFTアレイの欠陥検査に適用することができる。
液晶表示装置が備えるTFTアレイの構成例を示す図である。 TFTアレイの容量の充電状態を説明するための図である。 本発明のTFTアレイ検査装置の第1の形態を説明するための概略図である。 本発明の波形観測装置が観測する駆動信号の一例を示す図である。 供給電流と充放電時間との関係を説明するための図である。 本発明のTFTアレイ検査装置の第2の形態を説明するための概略図である。 本発明の波形測定時間表示装置の一構成例を説明するための図である。 本発明のTFTアレイ検査装置の第3の形態を説明するための概略図である。 本発明のTFTアレイ検査装置の第4の形態を説明するための概略図である。
符号の説明
1…TFTアレイ検査装置、11…制御コントローラ、12…ステージ駆動回路、13…TFT駆動回路、13a…電流制限回路、14…切替回路、14a…切替制御回路、15…電子銃制御コントローラ、16…電子銃制御回路、17a,17b…電子銃、18A…波形観測装置、18B…波形測定時間表示装置、18a…比較回路、18b…計時回路、18c…クロック回路、18d…表示制御回路、18e…表示装置、19…真空チャンバ、20…試料ステージ、30…TFTガラス基板、31A〜31D…パネル、32…TFTアレイ、33…TFT、34…画素電極、40…プローバ、41…プローバフラーム、42…プローブピン、50a,50b…電子線、100〜105…駆動信号。

Claims (9)

  1. プローバを介してTFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、前記プローバのプローブピンと電極との電気的接触状態を検査するプローブピンの接触検査方法であって、
    前記プローブピンを介してTFTアレイ基板に給電する駆動信号の駆動波形の変化を求め、当該駆動波形変化に基づいてプローブピンと電極との電気的接触状態を検査することを特徴とするプローブピンの接触検査方法。
  2. 前記駆動波形変化は、前記駆動信号の給電時の駆動波形の波形歪みの歪み時間であり、
    前記プローブピンと電極との電気的接触状態の検査を、前記歪み時間がTFTアレイ基板に設けられた複数のパネルの内で接触が良好であるパネルの面数に応じて比例的に増減にすることに基づいて行うことを特徴とする、請求項1に記載のプローブピンの接触検査方法。
  3. TFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、
    前記TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、
    TFTアレイ基板の電極と接触して前記駆動信号をTFTアレイ基板に給電するプローバと、
    前記駆動信号の駆動波形の時間変化を目視で観察可能とする駆動波形観察装置とを備え、
    前記駆動波形観察装置は、前記駆動波形の時間変化からプローブピンと電極との電気的接触状態を検査することを特徴とする、TFTアレイ検査装置。
  4. 前記駆動波形変化は、前記駆動信号の給電時の駆動波形の波形歪みの歪み時間であり、
    前記駆動波形観察装置は、前記駆動波形を表示し、
    駆動波形の波形歪みの歪み時間とTFTアレイ基板に設けられた複数のパネルの内で接触が良好であるパネルの面数との比例的な増減関係に基づいて、前記表示された駆動波形の波形歪みの歪み時間からプローブピンと電極との電気的接触状態を検査することを特徴とする、請求項3に記載のTFTアレイ検査装置。
  5. TFTアレイ基板に駆動信号を給電してパネルを駆動し、当該パネルの電圧状態によってTFTアレイ基板を検査するTFTアレイ検査装置において、
    前記TFTアレイを駆動する駆動信号を生成するTFT駆動回路と、
    TFTアレイ基板の電極と接触して前記駆動信号をTFTアレイ基板に給電するプローバと、
    前記駆動信号の駆動波形の時間変化を測定する駆動波形測定装置とを備え、
    前記駆動波形測定装置は、前記測定した駆動波形の時間変化からプローブピンと電極との電気的接触状態を検査することを特徴とする、TFTアレイ検査装置。
  6. 前記駆動波形変化は、前記駆動信号の給電時の駆動波形の波形歪みの歪み時間であり、
    前記駆動波形測定装置は、前記歪み時間を測定し、
    駆動波形の波形歪みの歪み時間とTFTアレイ基板に設けられた複数のパネルの内で接触が良好であるパネルの面数との比例的な増減関係に基づいて、前記測定された駆動波形の波形歪みの歪み時間からプローブピンと電極との電気的接触状態を検査することを特徴とする、請求項5に記載のTFTアレイ検査装置。
  7. 前記TFTアレイ基板に給電する駆動信号の電流を制限する電流制限回路を備え、前記駆動波形の時間変化幅を延ばすことを特徴とする、請求項3から6の何れかに記載のTFTアレイ検査装置。
  8. 前記駆動波形測定装置は、駆動信号を印加してから所定電圧に上昇するまでの時間幅、又は、駆動信号を印加してから所定電圧に上昇するまでの時間幅の基準時間幅に対する比率を測定することを特徴とする、請求項5又は6に記載のTFTアレイ検査装置。
  9. 前記駆動波形測定装置は、駆動信号の印加を停止してから所定電圧に下降するまでの時間幅、又は、駆動信号の印加を停止してから所定電圧に下降するまでの時間幅の基準時間幅に対する比率を測定することを特徴とする、請求項5又は6に記載のTFTアレイ検査装置。
JP2007261260A 2007-10-04 2007-10-04 プローブピンの接触検査方法およびtftアレイ検査装置 Expired - Fee Related JP5029826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261260A JP5029826B2 (ja) 2007-10-04 2007-10-04 プローブピンの接触検査方法およびtftアレイ検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261260A JP5029826B2 (ja) 2007-10-04 2007-10-04 プローブピンの接触検査方法およびtftアレイ検査装置

Publications (2)

Publication Number Publication Date
JP2009092433A JP2009092433A (ja) 2009-04-30
JP5029826B2 true JP5029826B2 (ja) 2012-09-19

Family

ID=40664569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261260A Expired - Fee Related JP5029826B2 (ja) 2007-10-04 2007-10-04 プローブピンの接触検査方法およびtftアレイ検査装置

Country Status (1)

Country Link
JP (1) JP5029826B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161867A1 (ja) * 2010-06-22 2011-12-29 シャープ株式会社 表示パネルの検査方法及び表示パネルの検査装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609687B2 (ja) * 2000-04-11 2005-01-12 富士通株式会社 断線位置検出機能を備えた電子機器及び断線位置検出方法
JP4622560B2 (ja) * 2005-02-07 2011-02-02 株式会社島津製作所 液晶アレイ検査装置

Also Published As

Publication number Publication date
JP2009092433A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP2004309488A (ja) Tftfpd基板検査装置および検査方法
JP5590043B2 (ja) Tft基板検査装置およびtft基板検査方法
JP5034382B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP5224194B2 (ja) Tftアレイ検査方法およびtftアレイ検査装置
KR20190078021A (ko) 기판 검사 장치
JP5077538B2 (ja) Tftアレイ検査装置
JP4831525B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP4155197B2 (ja) 電子線液晶検査装置及び電子線液晶検査方法
JP4748392B2 (ja) Tftアレイ基板検査装置
JP5029826B2 (ja) プローブピンの接触検査方法およびtftアレイ検査装置
KR20050097986A (ko) 액티브 매트릭스 디스플레이 회로 기판, 그것을 포함하는디스플레이 패널, 그 검사 방법, 및 그를 위한 검사 장치
JP2008089476A (ja) Tftアレイ検査における電子線走査方法
KR100820752B1 (ko) 평판표시소자의 프로브 검사장치 및 이를 이용한 프로브검사방법
JP4853705B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP5316977B2 (ja) Tftアレイ検査の電子線走査方法およびtftアレイ検査装置
JP5311058B2 (ja) Tftアレイ検査装置および同期方法
JP2012057994A (ja) アレイ検査装置
US20060097744A1 (en) Apparatus and method for inspecting thin film transistor active matrix substrate
JP2007114124A (ja) アレイ基板の検査方法及び装置
JP5466393B2 (ja) Tftアレイの検査方法及びtftアレイの検査装置
JP4936082B2 (ja) Tftアレイ駆動装置
KR20040024250A (ko) 평면 표시 장치의 전계 검사 장치 및 그 방법
JP5423664B2 (ja) Tftアレイ検査装置
JP2008218159A (ja) Tftアレイ検査装置
JP2008249570A (ja) アクティブマトリクス基板の検査方法、製造方法、検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R151 Written notification of patent or utility model registration

Ref document number: 5029826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees