JP6121356B2 - 酸化膜付き異種soi基板の製造方法 - Google Patents

酸化膜付き異種soi基板の製造方法 Download PDF

Info

Publication number
JP6121356B2
JP6121356B2 JP2014072831A JP2014072831A JP6121356B2 JP 6121356 B2 JP6121356 B2 JP 6121356B2 JP 2014072831 A JP2014072831 A JP 2014072831A JP 2014072831 A JP2014072831 A JP 2014072831A JP 6121356 B2 JP6121356 B2 JP 6121356B2
Authority
JP
Japan
Prior art keywords
oxide film
substrate
thin film
soi substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014072831A
Other languages
English (en)
Other versions
JP2015195289A (ja
Inventor
永田 和寿
和寿 永田
昌次 秋山
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2014072831A priority Critical patent/JP6121356B2/ja
Publication of JP2015195289A publication Critical patent/JP2015195289A/ja
Application granted granted Critical
Publication of JP6121356B2 publication Critical patent/JP6121356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明は、酸化膜付き異種SOI基板の製造方法に関する。
SOI(Silicon on Insulator)基板は、半導体素子において接合容量の低減やリーク電流の抑制、高周波特性などの観点からパワーデバイスや高周波デバイスなどの用途に用いられている。その中でも、SOQ(Silicon on Quartz)、SOG(Silicon on Glass)、SOS(Silicon on Sapphire)と呼ばれるような、ベース基板と半導体層の材料が異なる異種SOI基板は、ベース基板(石英、ガラス、サファイア)が有する絶縁性および透明性などの特性から、プロジェクタ、高周波デバイスなどへの応用が見込まれている。
SOI基板において、シリコン薄膜上の欠陥を減少させる手法として、一般に、シリコン薄膜の表面を熱処理により酸化させ、酸化膜に変質させた後に、酸化膜を除去する方法(犠牲酸化)が用いられる。
犠牲酸化における酸化膜の除去方法としては、選択的に酸化膜を除去することが可能なフッ酸含有液、例えば、一定の濃度のHF溶液にSOI基板を浸漬させ、酸化膜を除去することが主に用いられる(非特許文献1)。
SOIの科学、第5章第3節第1項、p.304−306、リアライズ社
SOI基板は、犠牲酸化等によりシリコン薄膜上の欠陥を減少させた後に、さらに熱処理してゲート絶縁膜を形成するといった、更なる熱処理を要し得る電子デバイス用途にも用いられる。再度の熱処理を要する場合に、シリコン薄膜上に欠陥が存在すると、その欠陥部を起点として熱処理によりさらに拡大または増加させることがあるため、欠陥を極力減少させておくことが重要である。
しかしながら、上述した従来の酸化膜除去方法では、シリコン薄膜の欠陥を通じてベース基板までフッ酸含有液が浸透することにより、ベース基板からシリコン薄膜が剥離する、あるいは欠陥自体が拡大してしまう場合があった。
また、ベース基板と半導体層の材料が異なる異種SOI基板においては、ベース基板と半導体層の熱膨張係数の差に応じて半導体層に応力が掛かる。熱膨張係数は材料に依存するため、半導体層に用いられるシリコンより熱膨張係数が大きい基板をベース基板とした場合(例えば、SOS)には、熱処理工程でシリコン薄膜に引っ張り応力がかかり、シリコンより熱膨張係数が小さい基板をベース基板とした場合(例えば、SOQ)には、シリコン薄膜に圧縮応力がかかる。このため、ベース基板と半導体層の材料が異なる異種SOI基板は、ベース基板と半導体層が同一の材料からなるSOI基板よりも、シリコン薄膜上に微小な欠陥が生じやすい。
このように、特に異種SOI基板においては、シリコン薄膜に微小欠陥が存在する状態で熱処理をする場合、欠陥部に強い応力がかかり、微小欠陥部を起点に欠陥サイズが著しく拡大するおそれがあった。また、さらに熱処理を繰り返す場合、欠陥サイズの大きい欠陥が増大するおそれがあることから、シリコン薄膜に微小欠陥が存在しない状態とすることが求められる。
本発明は、上記現状に鑑み、酸化膜付きの異種SOI基板であって、酸化膜形成後の半導体薄膜の表面欠陥が改善された酸化膜付き異種SOI基板の製造方法を提供することを目的とする。
本発明によれば、ベース基板上に前記ベース基板と異なる材料の半導体薄膜を備え、前記半導体薄膜の表面に酸化膜を有する異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて、少なくとも2回エッチングして、前記酸化膜を除去する工程と、前記エッチングされた異種SOI基板を酸素の存在下で熱処理し、前記半導体薄膜のエッチングされた表面に酸化膜を形成する工程であって、前記酸化膜形成後の半導体薄膜の表面における直径0.5μm以上の欠陥が7個/cm以下である工程とを少なくとも含む、酸化膜付き異種SOI基板の製造方法を提供することができる。
本発明により、半導体薄膜表面の直径0.5μm以上の欠陥が7個/cm以下の、表面欠陥が改善された酸化膜付きの異種SOI基板を製造することが可能となる。具体的には、酸素の存在下で熱処理することにより、半導体薄膜の表面および半導体薄膜の表面から内部に延びる欠陥に酸化膜を形成させた異種SOI基板を、エッチング速度の異なるフッ酸含有液を用いて少なくとも2回エッチングすることによって、半導体薄膜の表面の酸化膜のみ除去され、且つ、半導体薄膜の内部に有する酸化膜は除去されていない、つまり、半導体薄膜を侵食せずに、所望の厚さまで酸化膜を除去した異種SOI基板を得ることが可能となる。このため、エッチング後の半導体薄膜表面に、さらに酸化膜を形成するために熱処理を行っても、熱応力に起因する欠陥の拡大が生じず、結果として表面欠陥が極めて少ない酸化膜付きの異種SOI基板を製造することが可能となる。
実施例1、2、および比較例1における異種SOI基板、および酸化膜付き異種SOI基板の半導体薄膜表面の欠陥数を比較した図である。 実施例3および比較例2における異種SOI基板、および酸化膜付き異種SOI基板の半導体薄膜表面の欠陥数を比較した図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
本発明によれば、ベース基板上に前記ベース基板と異なる材料の半導体薄膜を備え、半導体薄膜の表面に酸化膜を有する異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて、少なくとも2回エッチングして、酸化膜を除去する工程と、エッチングされた異種SOI基板を酸素の存在下で熱処理し、半導体薄膜のエッチングされた表面に酸化膜を形成する工程であって、酸化膜形成後の半導体薄膜の表面に直径0.5μm以上の欠陥が7個/cm以下である工程とを少なくとも含む、酸化膜付き異種SOI基板の製造方法が提供できる。
異種SOI基板は、ベース基板上に前記ベース基板と異なる材料の半導体薄膜を備える基板のことである。半導体基板には、単結晶シリコンが用いられる。ベース基板としては、アルミナ、AlN、SiC、ホウ珪酸ガラス、結晶ガラス、石英、およびサファイア等が挙げられる。
異種SOI基板は、例えば、貼り合わせ面側に水素イオンを注入した半導体基板とベース基板とを貼り合わせた後に、概ね500℃以上の熱処理を施してイオン注入層を熱剥離させて、ベース基板上に半導体薄膜を転写して得るSmartCut法、および貼り合わせ面側に水素イオンを注入した半導体基板とベース基板とを貼り合わせる前に、これらの基板の貼り合わせ面をプラズマ処理して表面を活性化させた状態で両基板を貼り合わせ、低温(例えば、100〜300℃)で熱処理を施して接合強度を高めた後に、常温で機械的にイオン注入層を剥離させて、ベース基板上に半導体薄膜を転写して得るSiGen法等が挙げられるが、これらに特に限定するものではなく、これらの各工程を組み合わせてもよい。また、半導体基板とベース基板の少なくとも一方の貼り合わせる面に酸化膜を備えた状態で貼り合わせて、埋め込み酸化膜を有する異種SOI基板としてもよい。半導体薄膜の厚さは、用途に応じて選択することができるが、例えば5〜500nmとすることが好ましく、研磨やエッチング等によって調整することができる。
上記のようにして得られた異種SOI基板を酸素の存在下で熱処理し、半導体薄膜の表面に酸化膜を形成する。熱処理の雰囲気条件は、酸素の存在下(例えば大気中)とする以外は特に限定しない。例えば、形成する酸化膜の厚さを100nm未満とする場合、高純度の酸素ガス雰囲気下でドライ酸化としてもよいし、100nm以上とする場合、水素ガスおよび水蒸気ガス雰囲気下でウェット酸化としてもよい。熱処理の温度としては、700〜1200℃である。700℃より低いと、酸化速度が遅く、生産効率が悪い。1200℃より高いと、異種SOI基板が破損することがあるため好ましくない。形成される酸化膜の厚さは、好ましくは10〜500nmである。10nmより薄いと、犠牲酸化による欠陥除去効果が得られない場合がある。500nmより厚いと、後の工程で酸化膜を除去するのに時間がかかる。また、酸化前の半導体薄膜の膜厚を厚くするためにイオン注入エネルギーを非常に大きくする必要があるので、非効率となる場合がある。この熱処理は、半導体薄膜上に存在する欠陥部分を酸化させ、後の工程で除去するために行われる。具体的には、熱処理は、半導体薄膜の表面および半導体薄膜の表面から内部に延びる欠陥に酸化膜を形成するために行われる。
次に、半導体薄膜の表面に酸化膜を有する異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて、少なくとも2回エッチングすることにより酸化膜を除去する。フッ酸含有溶液は、フッ化物イオン換算濃度(F)が0.1〜10質量%の溶液であり、フッ酸(HF)、または、バッファードフッ酸(HF+NHF)等により構成される。フッ化物イオン換算濃度(F)は、フッ酸を用いる場合はフッ酸のモル濃度から算出でき、バッファードフッ酸の場合はフッ酸とフッ化アンモニウムのモル濃度の合計から算出できる。フッ化物イオン換算濃度が0.1質量%よりも低いと、所望のエッチング速度が得られず非効率となる場合がある。10質量%よりも高いと、エッチング効果をコントロールすることが困難となる場合がある。フッ酸含有溶液の温度としては、10〜30℃が好ましい。10℃より低いと、所望のエッチング速度を得られず非効率となる場合がある。30℃より高いと、エッチング効果をコントロールすることが困難となる場合がある。
半導体薄膜上の酸化膜の除去は、少なくとも2回のエッチングで行われ、作業効率の点から2回が好ましい。1回のエッチングだと、過剰エッチング、または、エッチング不足となる。各エッチングは、エッチング速度の異なるフッ酸含有溶液を用いて行われ、この溶液に基板を浸漬させてもよいし、スプレー等で基板に吹きかけてもよい。エッチング速度は、フッ酸含有溶液の濃度、温度を上記の範囲で調整することで所望のエッチング速度を得られるものであり、つまり、エッチング速度の異なるフッ酸含有溶液は、濃度および/または温度の異なるフッ酸含有溶液のことである。少なくとも2回のエッチングを行うことによって、半導体薄膜の表面の酸化膜は除去されるが、半導体薄膜の内部に有する酸化膜については除去されない。このため、半導体薄膜の表面から内部に延びる欠陥を有する場合に、後の熱処理工程において、これらの欠陥から熱応力よる欠陥の拡大が生じることは極めて少なくなる。
エッチング工程における最後のエッチング以外のエッチング速度は、20nm/秒以下が好ましく、0.2nm/秒を超えて20nm/秒以下がより好ましい。20nm/秒より早いと、エッチング効果をコントロールすることが困難となる。また、エッチング工程における最後のエッチングのエッチング速度は、0.2nm/秒以下が好ましい。0.2nm/秒より早いと、最後の数nmの酸化膜を除去する際に過剰エッチングとなる場合がある。最後のエッチング前までに行うエッチング量は、除去する酸化膜の厚さに依存するが、最後のエッチングまでに酸化膜全体の80〜99%の酸化膜を除去するように設定することが、生産効率の点から好ましい。
例えば、200nmの酸化膜を除去するのに2回のエッチングを用いる場合、1回目のエッチングをフッ化物イオン換算濃度2.9質量%、温度20℃とし、0.72nm/秒のエッチング速度として、4.5分間処理することで、酸化膜全体の97.5%、つまり195nmの酸化膜を除去し、その後、2回目のエッチングをフッ化物イオン換算濃度0.3質量%、温度20℃とし、0.08nm/秒のエッチング速度として1分間処理することで、残りの2.5%である5nmの酸化膜を除去することができる。最後のエッチングのエッチング速度を0.2nm/秒以下とすることにより、過剰エッチングとせず、半導体薄膜表面に形成した犠牲酸化膜のみを除去することが可能である。
フッ酸含有溶液でのエッチングで酸化膜を除去した異種SOI基板は、例えば、純水を用いて洗浄を行った後、乾燥させてもよい。基板の乾燥は、従来と同様の条件および装置にて行うことができる。酸化膜除去後の異種SOI基板は、乾燥した状態で次の工程に持ち込まれる。
次に、酸化膜を除去した異種SOI基板を酸素の存在下で熱処理し、半導体薄膜のエッチングされた表面に酸化膜を形成する。熱処理は、酸素雰囲気下で行われ、酸素濃度を98〜99.9995質量%とすることが好ましい。熱処理の温度としては、700〜1200℃である。700℃より低いと、酸化速度が遅く、生産効率が悪い。1200℃より高いと、SOI基板が破損することがあるため好ましくない。酸化膜の厚さは、用途に応じて選択できるが、例えば5〜100nmの厚さとすることができる。
このようにして得られた酸化膜付き異種SOI基板の半導体薄膜の表面における欠陥は、KLA社製のパターン欠陥検出装置で評価することができる。この装置は、直径0.5μm以上の欠陥について検出することが可能である。直径0.5μm以上の欠陥を検出することは、ユーザーニーズにも対応している。得られた酸化膜付き異種SOI基板の半導体薄膜表面の直径0.5μm以上の欠陥は、7個/cm以下である。直径0.5μm以上の欠陥が7個/cm以下となることによって、電子デバイス用途として用いるのに好適となる。なお、この装置は、半導体薄膜面で反射された光を検出するため、酸化膜を付与していない異種SOI基板の欠陥についても評価することが可能である。
<実施例1>
サファイアをベース基板とし、貼り合わせ法により単結晶シリコン薄膜を転写した異種SOI基板を用意した。異種SOI基板の単結晶シリコン層は、研磨によって170nmの厚さとした。
得られた異種SOI基板を水蒸気雰囲気下で150分間、900℃の熱処理(1回目)を行い、単結晶シリコン薄膜の表面に200nmの酸化膜を形成した。
次に、酸化膜を備えた異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて2回エッチングし、酸化膜を除去した。2回のエッチングは、フッ酸含有溶液としてHF溶液(ダイキン社製、半導体用フッ化水素酸(50質量%))を超純水で希釈して異なる濃度としたものを用い、基板を浸漬させることにより行った。1回目のエッチングでは、フッ化物イオン換算濃度を2.9質量%、温度20℃として、酸化膜のエッチング速度を0.72nm/秒とし、4.5分間処理した。その後、2回目のエッチングでは、フッ化物イオン換算濃度を0.3質量%、温度20℃として、酸化膜のエッチング速度を0.08nm/秒とし、1分間処理した。
然る後に純水でリンスを行った後、スピン乾燥機を用いて1500rpmで2分間、基板を乾燥させた。次に、エッチングにより酸化膜の除去した異種SOI基板を、99.9995質量%の高純度酸素ガス雰囲気下で30分間、900℃の熱処理(2回目)を行い、単結晶シリコン薄膜の表面に10nmの酸化膜を形成した。
1回目の熱処理前の異種SOI基板、1回目の熱処理後の異種SOI基板、および2回目の熱処理後の異種SOI基板を、KLA社製のパターン欠陥検出装置を用いて、単結晶シリコン薄膜の表面の直径0.5μm以上の欠陥を測定した。評価結果を表1、および図1に示す。
<実施例2>
1回目の熱処理後の酸化膜を備えた異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて2回エッチングし酸化膜を除去する際に、2回のエッチングともにフッ酸含有溶液としてBHF溶液(ダイキン社製、バッファードフッ酸BHF63)を超純水で希釈して異なる濃度としたものを用い、基板を浸漬させることにより行った。1回目のエッチングでは、フッ化物イオン換算濃度を1.7質量%、温度20℃として、酸化膜のエッチング速度を0.4nm/秒とし、8分間処理し、その後、2回目のエッチングでは、フッ化物イオン換算濃度を0.2質量%、温度20℃として、酸化膜のエッチング速度を0.03nm/秒とし、1分間処理した以外は、実施例1と同様にして行い、酸化膜付き異種SOI基板を得た。評価結果を表1、および図1に示す。
<比較例1>
1回目の熱処理後の酸化膜を備えた異種SOI基板を、フッ酸含有溶液の1回のエッチングで酸化膜を除去する際に、フッ酸含有溶液としてHF溶液(ダイキン社製、半導体用フッ化水素酸(50%))を精製水で希釈したものを用い、フッ化物イオン換算濃度を2.9質量%、温度20℃として、酸化膜のエッチング速度を0.72nm/秒とし、6分間処理した以外は、実施例1と同様にして行い、酸化膜付き異種SOI基板を得た。評価結果を表1、および図1に示す。
Figure 0006121356
実施例1においては、熱処理前の異種SOI基板の欠陥数は、2.0個/cmであるのに対し、1回目の熱処理後、および2回目の熱処理後の異種SOI基板の欠陥数はそれぞれ、3.2個/cm、4.8個/cmであり、熱処理を繰り返しても、欠陥が大きく増加することはなく、7.0/cm以下を達成することができた。
実施例2においては、熱処理前の異種SOI基板の欠陥数は、1.9個/cmであるのに対し、1回目の熱処理後、および2回目の熱処理後の異種SOI基板の欠陥数はそれぞれ、4.4個/cm、4.4個/cmであり、熱処理を繰り返しても、欠陥が増加することはなく、7.0/cm以下を達成することができた。
一方、比較例1においては、熱処理前の欠陥数は、1.2個/cmであるのに対し、1回目の熱処理後、および2回目の熱処理後の異種SOI基板の欠陥数はそれぞれ、3.2個/cm、81.6個/cmであり、熱処理を繰り返すにつれ、欠陥が大きく増加した。
<実施例3>
ベース基板に石英を用いた以外は、実施例1と同様にして行い、酸化膜付き異種SOI基板を得た。評価結果を表2、および図2に示す。
<比較例2>
ベース基板に石英を用いた以外は、比較例1と同様にして行い、酸化膜付き異種SOI基板を得た。評価結果を表2、および図2に示す。
Figure 0006121356
実施例3においては、熱処理前の欠陥数は、1.6個/cmであるのに対し、1回目の熱処理後、および2回目の熱処理後の異種SOI基板の欠陥数はそれぞれ、7.5個/cm、6.2個/cmであり、熱処理を繰り返しても、欠陥が増加することはなく、7.0/cm以下を達成することができた。2回目の熱処理後の異種SOI基板の表面欠陥数の減少は、1回目の熱処理後に単結晶シリコン薄膜の表面に存在していた欠陥が、比較的表層に存在していたため、2回目のわずかな酸化膜形成により単結晶シリコン薄膜から取り除かれた、あるいはアニール効果(表面改質効果)があったためと推定する。
一方、比較例2においては、熱処理前の欠陥数は、2.2個/cmであるのに対し、1回目の熱処理後、および2回目の熱処理後の異種SOI基板の欠陥数はそれぞれ、4.0個/cm、87.3個/cmであり、熱処理を繰り返すにつれ、欠陥が大きく増加した。

Claims (5)

  1. ベース基板上に前記ベース基板と異なる材料の半導体薄膜を備え、前記半導体薄膜の表面に酸化膜を有する異種SOI基板を、エッチング速度の異なるフッ酸含有溶液を用いて、少なくとも2回エッチングして、前記酸化膜を除去する工程と、
    前記エッチングされた異種SOI基板を酸素の存在下で熱処理し、前記半導体薄膜のエッチングされた表面に酸化膜を形成する工程であって、
    前記酸化膜形成後の半導体薄膜の表面における直径0.5μm以上の欠陥が7個/cm以下である工程と
    を少なくとも含む、酸化膜付き異種SOI基板の製造方法であって、
    前記少なくとも2回のエッチングのうちの最後のエッチング以外の前記エッチング速度が、0.2nm/秒を超えて20nm/秒以下であって、
    前記最後のエッチングの前記エッチング速度を0.2nm/秒以下とし、半導体薄膜表面に形成した犠牲酸化膜のみを除去する、
    酸化膜付き異種SOI基板の製造方法
  2. 前記エッチング速度の異なるフッ酸含有溶液が、濃度および/または温度の異なるフッ酸含有溶液である請求項に記載の酸化膜付き異種SOI基板の製造方法。
  3. 前記熱処理の温度が、700〜1200℃である請求項1〜のいずれか1項に記載の酸化膜付き異種SOI基板の製造方法。
  4. 前記半導体薄膜が、単結晶シリコン薄膜である請求項1〜のいずれか1項に記載の酸化膜付き異種SOI基板の製造方法。
  5. 前記ベース基板が、石英基板、サファイア基板、AlN基板、SiC基板、ホウ珪酸ガラス基板、および結晶ガラス基板からなる群から選ばれる請求項1〜のいずれか1項に記載の酸化膜付き異種SOI基板の製造方法。
JP2014072831A 2014-03-31 2014-03-31 酸化膜付き異種soi基板の製造方法 Active JP6121356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014072831A JP6121356B2 (ja) 2014-03-31 2014-03-31 酸化膜付き異種soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014072831A JP6121356B2 (ja) 2014-03-31 2014-03-31 酸化膜付き異種soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015195289A JP2015195289A (ja) 2015-11-05
JP6121356B2 true JP6121356B2 (ja) 2017-04-26

Family

ID=54434076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014072831A Active JP6121356B2 (ja) 2014-03-31 2014-03-31 酸化膜付き異種soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP6121356B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186228A (ja) * 2002-11-29 2004-07-02 Seiko Epson Corp 半導体装置の製造方法
JP4507503B2 (ja) * 2003-04-02 2010-07-21 セイコーエプソン株式会社 電気光学装置の製造方法及び半導体装置の製造方法
JP2004335695A (ja) * 2003-05-07 2004-11-25 Sumitomo Mitsubishi Silicon Corp 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法

Also Published As

Publication number Publication date
JP2015195289A (ja) 2015-11-05

Similar Documents

Publication Publication Date Title
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP2008300571A (ja) Soiウェーハの製造方法
WO2010098007A1 (ja) Soiウェーハの製造方法
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
EP3309820B1 (en) Method of manufacturing soi wafer
JP2009049411A (ja) Ssoi基板の製造方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
JP5320954B2 (ja) Soiウェーハの製造方法
JP5168990B2 (ja) 半導体基板の製造方法
KR20160023712A (ko) 접합 웨이퍼의 제조방법
WO2013105634A1 (ja) 熱酸化異種複合基板及びその製造方法
JP6121356B2 (ja) 酸化膜付き異種soi基板の製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2007242972A (ja) Soiウェーハの製造方法
JP2014138097A (ja) GeOIウェーハの製造方法
JP6121357B2 (ja) 酸化膜付き異種soi基板の欠陥検出方法
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
TW201005883A (en) Method for manufacturing soi wafer
RU2265255C2 (ru) Способ получения структур кремний-на-изоляторе
JP6152829B2 (ja) Soiウェーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法
US9865497B2 (en) Method for manufacturing bonded wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170329

R150 Certificate of patent or registration of utility model

Ref document number: 6121356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150