CN105513949B - 形成碳基底连接层的方法 - Google Patents

形成碳基底连接层的方法 Download PDF

Info

Publication number
CN105513949B
CN105513949B CN201511025296.3A CN201511025296A CN105513949B CN 105513949 B CN105513949 B CN 105513949B CN 201511025296 A CN201511025296 A CN 201511025296A CN 105513949 B CN105513949 B CN 105513949B
Authority
CN
China
Prior art keywords
dielectric layer
sub
carbon substrate
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511025296.3A
Other languages
English (en)
Other versions
CN105513949A (zh
Inventor
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201511025296.3A priority Critical patent/CN105513949B/zh
Publication of CN105513949A publication Critical patent/CN105513949A/zh
Application granted granted Critical
Publication of CN105513949B publication Critical patent/CN105513949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种形成碳基底连接层的方法，包括：提供碳基底；在所述碳基底上形成电介质层；在所述电介质层上形成掩膜层；以所述掩膜层为掩膜刻蚀部分所述电介质层形成第一沟槽，其中，所述第一沟槽的底部为剩余的所述电介质层，剩余的所述电介质层覆盖所述碳基底；以及进行掩膜层灰化和湿法清洗。所述形成碳基底连接层的方法还包括：刻蚀所述第一沟槽底部剩余的所述电介质层和部分所述碳基底以形成第二沟槽，其中，所述第二沟槽贯穿所述电介质层并且嵌入所述碳基底；以及使用有机溶剂进行湿法清洗。使用这一方法可以有效地去除掉刻蚀后残留的所述掩膜层。

Description

形成碳基底连接层的方法
技术领域
本发明涉及半导体制造领域，特别涉及一种形成碳基底连接层的方法。
背景技术
制造用于微机电系统(Microelectromechanical Systems,MEMS)的微辐射热测定器(Micro-bolometer)需要通过刻蚀形成于非晶碳基底上的金属间电介质(Inter-MetalDielectric,IMD)层到接触所述非晶碳基底表面为止以形成碳基底连接层。然后，需要去除刻蚀后残留的掩膜层。
然而，传统的灰化(ashing)工艺并不适用。因为灰化工艺会使用气体，比如氧气、氩气等，高温轰击所述掩膜层以去除残留，在高温下，这些气体会和所述非晶碳基底发生反应，使得所述非晶碳基底受到损坏。
现有技术中，在刻蚀所述金属间电介质层后，使用有机溶剂ST-44对残留的所述掩膜层进行湿法去除(wet strip)，然后再使用所述有机溶剂ST-44进行湿法清洗。然而，在湿法去除残留的所述掩膜层的过程中，生成的聚合物会覆盖在残留的所述掩膜层上。所述有机溶剂ST-44清洗所述聚合物的能力较弱，无法有效地去除掉残留的所述掩膜层。
发明内容
本发明解决的问题是，现有技术中，在湿法去除残留的所述掩膜层的过程中，生成的聚合物会覆盖在残留的所述掩膜层上，导致所述有机溶剂ST-44无法有效地去除掉残留的所述掩膜层。
为解决上述问题，本发明实施例提供一种形成碳基底连接层的方法包括：提供碳基底；在所述碳基底上形成电介质层；在所述电介质层上形成掩膜层；以所述掩膜层为掩膜刻蚀部分所述电介质层形成第一沟槽，其中，所述第一沟槽的底部为剩余的所述电介质层，剩余的所述电介质层覆盖所述碳基底；进行掩膜层的灰化；以及，进行湿法清洗。
可选地，在所述碳基底上形成所述电介质层包括：在所述碳基底上形成第一子电介质层；在所述第一子电介质层上形成第二子电介质层；以及在所述第二子电介质层上形成第三子电介质层，其中，所述第三子电介质层的厚度大于所述第一子电介质层的厚度。
可选地，所述第一电介质层的厚度为900埃米，所述第三子电介质层的厚度为1200埃米至1600埃米。
可选地，所述第一沟槽贯穿所述第三子电介质层和所述第二子电介质层并且嵌入所述第一子电介质层。
可选地，所述第一沟槽的底部与所述碳基板之间的距离为300埃米至500埃米。
可选地，所述形成碳基底连接层的方法还包括：刻蚀部分所述第三子电介质层，使得所述第三子电介质层的厚度和所述第一子电介质层的厚度相同。
可选地，刻蚀部分所述第三子电介质层包括：由所述第三子电介质层的远离所述第二子电介质层的表面开始，向与所述第二子电介质层接触的表面进行刻蚀。
可选地，所述形成碳基底连接层的方法还包括：刻蚀所述第一沟槽底部剩余的所述电介质层和部分所述碳基底以形成第二沟槽，其中，所述第二沟槽贯穿所述电介质层并且嵌入所述碳基底。
可选地，形成所述第二沟槽后，所述形成碳基底连接层的方法还包括：使用有机溶剂进行湿法清洗。
可选地，所述有机溶剂包括ST-44溶剂。
与现有技术相比，本发明实施例的技术方案具有以下优点：
在部分刻蚀所述电介质层以形成所述第一沟槽后，所述电介质层仍然覆盖所述碳基底，这样可以使用灰化工艺去除残留的所述掩膜层。使用这一方法可以有效地去除掉残留的所述掩膜层。然后使用湿法清洗以去除灰化过程中生成的所述聚合物以避免所述聚合物附在残留的所述掩膜层的表面。
进一步地，再对所述第三子电介质层和所述第一沟槽的底部进行刻蚀。如此，可以进一步地去除掉残留的所述聚合物和所述掩膜层。然后使用所述有机溶剂ST-44再进行一次湿法清洗。经过第一次湿法清洗和对所述第三子电介质层及所述第一沟槽的底部进行刻蚀后，可以很好地去除掉残留的所述聚合物，所以使得所述有机溶剂ST-44在第二次湿法清洗中可以很有效地发挥其清洗的作用去除剩余残留的所述掩膜层。
附图说明
图1至图4示出了本发明实施例的形成碳基底连接层的方法中所形成的中间结构的剖面示意图。
具体实施方式
由背景技术可知，现有技术中，在湿法去除残留的所述掩膜层的过程中，生成的聚合物会覆盖在残留的所述掩膜层上，导致所述有机溶剂无法有效地去除掉残留的所述掩膜层。
一种现有的形成碳基底连接层的方法包括：提供碳基底；在所述碳基底上形成900埃米厚的第一氮化硅层；在所述第一氮化硅层上形成200埃米厚的钛金属层；在所述钛金属层上形成900埃米厚的第二氮化硅层；在所述第二氮化硅层上形成光刻胶层；以所述光刻胶层为掩膜依次刻蚀所述第二氮化硅层、钛金属层和第一氮化硅层到接触所述碳基底为止形成沟槽；使用有机溶剂ST-44湿法去除残余的所述光刻胶层并且进行湿法清洗。
本发明的发明人研究了现有技术中的形成碳基底连接层的方法后，发现现有的形成碳基底连接层的方法对所述电介质层进行一次刻蚀形成沟槽，刻蚀到接触所述碳基底为止，然后使用所述有机溶剂ST-44进行掩膜层湿法去除以及湿法清洗。其中，所述有机溶剂ST-44主要用于去除所述掩膜层，并且所述有机溶剂ST-44不会与所述碳基底发生反应。然而，所述有机溶剂ST-44对于聚合物的清洗能力较弱。这样，在湿法去除残留的所述掩膜层的过程中，由于生成的聚合物会覆盖在残留的所述掩膜层上，因此所述有机溶剂ST-44无法有效地去除掉残留的所述掩膜层。
基于以上研究，本发明实施例提供了一种形成碳基底连接层的方法，所述形成碳基底连接层的方法包括：提供碳基底，在所述碳基底上形成电介质层后，再在所述电介质层上形成掩膜层，以所述掩膜层为掩膜刻蚀部分所述电介质层形成第一沟槽，然后进行掩膜层灰化和湿法清洗。
其中，所述第一沟槽的底部为剩余的所述电介质层，剩余的所述电介质层覆盖所述碳基底。
在一些实施例中，所述形成碳基底连接层的方法还包括：刻蚀所述第一沟槽底部剩余的所述电介质层和部分所述碳基底以形成第二沟槽。
在一些实施例中，形成所述第二沟槽后，所述形成碳基底连接层的方法还包括：使用有机溶剂进行湿法清洗。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
参考图1，提供碳基底101，在所述碳基底101上形成电介质层110，在所述电介质层110上形成掩膜层109。
在一些实施例中，所述碳基底101可以是非晶碳基底。
在一些实施例中，所述掩膜层109包括光刻胶层。
继续参考图1，在一些实施例中，形成所述电介质层110包括：在所述碳基底101上形成第一子电介质层103，在所述第一子电介质层103上形成第二子电介质层105，在所述第二子电介质层105上形成第三子电介质层107。
其中，所述第三子电介质层107的厚度大于所述第一子电介质层103的厚度。
在一些实施例中，所述第一电介质层103和所述第三电介质层107的材料包括氮化硅(SiN)。
在一些实施例中，所述第二电介质层105的材料包括钛(Ti)。
在一些实施例中，所述第一子电介质103层的厚度为900埃米。
在一些实施例中，所述第二子电介质105层的厚度为200埃米。
在一些实施例中，所述第三子电介质层107的厚度为1200埃米至1600埃米。
具体说明的是，在现有的形成碳基底连接层的方法中，形成的第一子电介质层和第三子电介质层的厚度是一样的，都为900埃米；在本发明实施例中，所述第三子电介质层107的厚度大于所述第一子电介质层103的厚度，因为本发明实施例中的方法为了有效地去除掉掩膜层，后期需要对所述第三子电介质层107进行第二次刻蚀。
参考图2，所述形成碳基底连接层的方法还包括：以所述掩膜层109为掩膜刻蚀部分所述电介质层110形成第一沟槽210。
其中，所述第一沟槽210的底部为剩余的所述电介质层110，剩余的所述电介质层110覆盖所述碳基底101。
在一些实施例中，所述第一沟槽210贯穿所述第三子电介质层107和所述第二子电介质层105并且嵌入所述第一子电介质层103。
需要说明的是，在本发明实施例中，所谓“嵌入”是指沟槽的底部位于该介质层中。
在一些实施例中，所述第一沟槽210的底部与所述碳基板101之间的距离为300埃米至500埃米。
在一些实施例中，刻蚀方法包括干法刻蚀(dry etch)。
参考图3，所述形成碳基底连接层的方法还包括：进行灰化去除残留的所述掩膜层和湿法清洗。
具体说明的是，因为形成所述第一沟槽210后，所述碳基底101仍被所述第一子电介质层103覆盖，所以使用灰化工艺不会使气体，比如氧气、氩气等，接触到所述碳基底101，这样所述碳基底101就不会和所述气体发生反应，从而可以很好地保留所述碳基底101。
其中，湿法清洗可以使用本技术领域内常用的溶剂进行，本发明实施例不对所述溶剂做限定。需要说明的是，进行这一步湿法清洗的目的至少包括：去除在上述工艺流程中形成的聚合物。
需要说明的是，在部分刻蚀所述电介质层110以形成所述第一沟槽210后，所述电介质层110仍然覆盖所述碳基底101，这样可以使用灰化工艺去除残留的所述掩膜层109。使用这一方法可以有效地去除掉残留的所述掩膜层109。然后使用湿法清洗以去除灰化过程中生成的所述聚合物以避免所述聚合物附在残留的所述掩膜层109的表面。
参考图4，所述形成碳基底连接层的方法还包括：刻蚀所述第一沟槽210底部剩余的所述电介质层110和部分所述碳基底101以形成第二沟槽420，所述第二沟槽420贯穿所述电介质层110并且嵌入所述碳基底101。
具体说明的是，刻蚀所述第一沟槽210底部剩余的所述电介质层110和部分所述碳基底101以形成第二沟槽420的目的至少包括：使所述第二沟槽420的底部表面不会有残留的所述掩膜层109和所述聚合物。
在一些实施例中，所述形成碳基底连接层的方法还包括：刻蚀部分所述第三子电介质层107，使得所述第三子电介质层107的厚度和所述第一子电介质层103的厚度相同。
其中，刻蚀部分所述第三子电介质层107是由所述第三子电介质层107的远离所述第二子电介质层105的表面开始，向与所述第二子电介质层105接触的表面进行刻蚀。
具体说明的是，由于进行灰化去除残留的所述掩膜层109和湿法清洗后，所述第三子电介质层107的远离所述第二子电介质层105的表面会有残留的所述掩膜层109和所述聚合物，所以由所述第三子电介质层107的远离所述第二子电介质层105的表面开始向与所述第二子电介质层105接触的表面对所述第三子电介质层107进行部分刻蚀，这样可以刻蚀掉表面有残留物质的所述第三子电介质层107，使得留下的所述第三子电介质层107的表面没有残留的所述掩膜层109和所述聚合物。
在一些实施例中，所述形成碳基底连接层的方法还包括：刻蚀部分所述第三子电介质层107形成厚度为900埃米的所述第三子电介质层107。
需要说明的是，形成所述第二沟槽420和刻蚀部分所述第三子电介质层107可以进一步地有效去除残留的所述掩膜层109和所述聚合物。
在一些实施例中，形成所述第二沟槽420后，所述形成碳基底连接层的方法还包括：使用有机溶剂ST-44进行湿法清洗。由于在先前的步骤中采用了湿法清洗去除聚合物，且刻蚀部分所述第三子电介质层107可以去除剩余的聚合物，因此此处使用有机溶剂ST-44可以有很好的清洗效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种形成碳基底连接层的方法，其特征在于，包括：
提供碳基底；
在所述碳基底上形成电介质层，在所述碳基底上形成所述电介质层包括：在所述碳基底上形成第一子电介质层；在所述第一子电介质层上形成第二子电介质层，所述第二子电介质层的材料为钛；以及在所述第二子电介质层上形成第三子电介质层；
在所述电介质层上形成掩膜层；
以所述掩膜层为掩膜刻蚀部分所述电介质层形成第一沟槽，所述第一沟槽贯穿所述第三子电介质层和所述第二子电介质层并且嵌入所述第一子电介质层，所述第一沟槽的底部为剩余的第一子电介质层，剩余的所述第一子电介质层覆盖所述碳基底；在形成贯穿所述第三子电介质层和所述第二子电介质层并且嵌入所述第一子电介质层的第一沟槽后，进行掩膜层灰化和湿法清洗；
进行掩膜层灰化和湿法清洗后，刻蚀所述第一沟槽底部剩余的所述电介质层和部分所述碳基底以形成第二沟槽，其中，所述第二沟槽贯穿所述电介质层并且嵌入所述碳基底；
形成所述第二沟槽后，还包括：使用有机溶剂ST-44进行湿法清洗。
2.如权利要求1所述的形成碳基底连接层的方法，其特征在于，所述第三子电介质层的厚度大于所述第一子电介质层的厚度。
3.如权利要求2所述的形成碳基底连接层的方法，其特征在于，所述第一子电介质层的厚度为900埃米，所述第三子电介质层的厚度为1200埃米至1600埃米。
4.如权利要求2所述的形成碳基底连接层的方法，其特征在于，还包括：刻蚀部分所述第三子电介质层，使得所述第三子电介质层的厚度和所述第一子电介质层的厚度相同。
5.如权利要求1所述的形成碳基底连接层的方法，其特征在于，所述第一沟槽的底部与所述碳基板之间的距离为300埃米至500埃米。
6.如权利要求5所述的形成碳基底连接层的方法，其特征在于，刻蚀部分所述第三子电介质层包括：由所述第三子电介质层的远离所述第二子电介质层的表面开始，向与所述第二子电介质层接触的表面进行刻蚀。
CN201511025296.3A 2015-12-30 2015-12-30 形成碳基底连接层的方法 Active CN105513949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511025296.3A CN105513949B (zh) 2015-12-30 2015-12-30 形成碳基底连接层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511025296.3A CN105513949B (zh) 2015-12-30 2015-12-30 形成碳基底连接层的方法

Publications (2)

Publication Number Publication Date
CN105513949A CN105513949A (zh) 2016-04-20
CN105513949B true CN105513949B (zh) 2019-03-12

Family

ID=55721838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511025296.3A Active CN105513949B (zh) 2015-12-30 2015-12-30 形成碳基底连接层的方法

Country Status (1)

Country Link
CN (1) CN105513949B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024718A (zh) * 2016-05-31 2016-10-12 上海华虹宏力半导体制造有限公司 可优化去胶工艺的sonos存储器制造方法
CN108305827A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种去除刻蚀工序残留聚合物的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231970A (zh) * 2008-01-17 2008-07-30 复旦大学 一种CuxO电阻存储器与二极管集成的制造方法
CN101728317A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 导电结构及焊盘的形成方法
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510965B2 (en) * 2006-11-30 2009-03-31 United Microelectronics Corp. Method for fabricating a dual damascene structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231970A (zh) * 2008-01-17 2008-07-30 复旦大学 一种CuxO电阻存储器与二极管集成的制造方法
CN101728317A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 导电结构及焊盘的形成方法
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法

Also Published As

Publication number Publication date
CN105513949A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
TWI713116B (zh) 圖案化低介電常數介電膜之方法
TWI591725B (zh) 圖案化低ｋ介電膜的方法
CN102446815B (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
CN105513949B (zh) 形成碳基底连接层的方法
JPH11297829A (ja) 半導体装置及びその製造方法
CN102361018A (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
US20160172303A1 (en) Contact Critical Dimension Control
CN108155144A (zh) 一种半导体器件的制作方法
JP2010050117A (ja) 半導体装置の製造方法
CN104157606A (zh) 互连结构的形成方法
CN105632907B (zh) 一种半导体器件的制作方法
CN108172513A (zh) 使用具有由不含氧材料形成的顶板的室进行蚀刻
CN106298494B (zh) 一种多晶硅刻蚀方法
CN104851811B (zh) 去除铝残余缺陷的方法
KR20090067596A (ko) 반도체 소자 제조 방법
CN104701139A (zh) 一种半导体器件的制造方法及其制造设备
JP5714339B2 (ja) 半導体装置の製造方法
KR100800818B1 (ko) 반도체 소자 제조 방법
KR100713343B1 (ko) 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR100770535B1 (ko) 반도체 소자의 제조 방법
TW444345B (en) Manufacturing method of dual damascene
KR100802307B1 (ko) 금속막 식각 방법
CN104425221B (zh) 图形化方法
CN103871862B (zh) 一种双栅氧的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant