KR100770535B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100770535B1
KR100770535B1 KR1020050131183A KR20050131183A KR100770535B1 KR 100770535 B1 KR100770535 B1 KR 100770535B1 KR 1020050131183 A KR1020050131183 A KR 1020050131183A KR 20050131183 A KR20050131183 A KR 20050131183A KR 100770535 B1 KR100770535 B1 KR 100770535B1
Authority
KR
South Korea
Prior art keywords
bevel
wafer
edge
wet
semiconductor device
Prior art date
Application number
KR1020050131183A
Other languages
English (en)
Other versions
KR20070069275A (ko
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131183A priority Critical patent/KR100770535B1/ko
Publication of KR20070069275A publication Critical patent/KR20070069275A/ko
Application granted granted Critical
Publication of KR100770535B1 publication Critical patent/KR100770535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세히는, 웨이퍼의 엣지의 잔류물을 제거하는 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 식각 정지막을 가지는 웨이퍼의 엣지에 트렌치의 잔류물이 형성되는 반도체 소자의 제조 방법에 관한 것으로서, 상기 웨이퍼의 엣지에 식각액을 이용하여 습식 베벨을 수행하는 단계; 및 상기 습식 베벨이 수행된 상기 웨이퍼의 엣지에 플라스마를 형성시켜 건식 베벨을 수행하는 단계;를 포함한다.
본 발명에 따른 반도체 소자의 제조 방법에 의하면, 웨이퍼의 엣지에 형성된 잔존물이 거의 완전히 제거될 수 있는 장점이 있다.
습식 베벨, 건식 베벨, 웨이퍼의 엣지, 잔류물

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
도 1은 본 발명에 따른 반도체 소자의 제조 방법에서 습식 베벨이 수행된 후의 모습을 보이는 도면.
도 2는 본 발명에 따른 반도체 소자의 제조 방법에서 건식 베벨이 수행된 후의 모습을 보이는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 식각 정지막
12 : 제 1 절연막 13 : 제 2 절연막
14 : 제 3 절연막 15 : 잔류물
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세히는, 웨이퍼의 엣지(wafer edge)의 잔류물을 제거하는 방법에 관한 것이다.
내장형 D램 로직 공정(embedded Dram logic process)에서, 커패시터(capacitor)를 딥 트렌치(deep trench) 형태로 가지는 다마신 공정(damascene process)은 웨이퍼의 엣지에 딥 트렌치 구조를 가질 수 있다. 상기와 같은 웨이퍼 의 엣지의 딥 트렌치 구조로 인하여 딥 트렌치의 잔류물이 후속 공정 진행 시 파티클(particle)로 되어, 웨이퍼의 엣지에서 웨이퍼 중앙부로 이동될 수 있다. 상기 잔류물은 뾰족한 고드름 형상을 이룬다.
상기와 같은 잔류물을 제거하기 위하여, 크리닝(cleaning) 공정이 적용되기가 곤란하다. RF 크리닝과 같은 공정의 적용 시에, 웨이퍼의 엣지의 산화막이 완전히 제거되어 버리기 때문에, 딥 트렌치가 외부에 노출되고, 그러한 과정에서 발생되는 잔류물이 또 파티클이 될 수 있기 때문이다.
상기와 같이 형성된 파티클은 웨이퍼의 중앙부로 이동되어, 디펙트(defect)를 증가시키는 원인이 된다.
본 발명은 커패시터를 딥 트렌치 형태로 가지는 구조에서 발생되는 파티클에 의한 디펙트를 감소시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 제조 방법은 식각 정지막을 가지는 웨이퍼의 엣지에 트렌치의 잔류물이 형성되는 반도체 소자의 제조 방법에 관한 것으로서, 상기 웨이퍼의 엣지에 식각액을 이용하여 습식 베벨을 수행하는 단계; 및 상기 습식 베벨이 수행된 상기 웨이퍼의 엣지에 플라스마를 형성시켜 건식 베벨을 수행하는 단계;를 포함한다.
본 발명에 따른 반도체 소자의 제조 방법에 의하면, 습식 베벨과 건식 베벨 이 함께 수행됨으로써, 웨이퍼의 엣지에 형성된 잔존물이 거의 완전히 제거될 수 있다.
이하에서는 본 발명의 구체적인 실시예를 도면과 함께 상세히 설명한다. 그러나, 본 발명의 사상이 제시되는 실시예에 제한된다고 할 수 없으며, 또다른 구성요소의 추가, 변경, 삭제 등에 의해서, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예가 용이하게 제안될 수 있다.
도 1은 본 발명에 따른 반도체 소자의 제조 방법에서 습식 베벨이 수행된 후의 모습을 보이는 도면이고, 도 2는 본 발명에 따른 반도체 소자의 제조 방법에서 건식 베벨이 수행된 후의 모습을 보이는 도면이다.
이하에서 도 1 및 도 2를 참조하여, 본 발명에 따른 반도체 소자의 제조 방법을 설명한다.
먼저, 반도체 기판(10) 위에 식각 정지막(11), 제 1 절연막(12), 제 2 절연막(13) 및 제 3 절연막(14)이 형성된다.
상기 식각 정지막(11)은 질화막일 수 있고, 따라서 SiN으로 이루어질 수 있고, 700Å 정도의 두께로 형성될 수 있다. 상기 제 1 절연막(12)은 SiH4를 이용하여 700Å 정도의 두께로 형성될 수 있다. 상기 제 2 절연막(13)은 FSG(fluorine doped silicate glass)로 이루어질 수 있고, 4500Å 정도의 두께로 이루어질 수 있다. 상기 제 3 절연막(13)은 SiH4를 이용하여 2500Å 정도의 두께로 형성될 수 있다.
한편, 웨이퍼의 엣지에는 잔류물(15)이 뾰족한 고드름 형상으로 잔존된다. 이러한 잔류물(15)을 1차적으로 제거하기 위하여, 습식 베벨이 수행된다. 도 1에 도시된 모습은 습식 베벨(wet bevel)이 수행된 후의 모습이다.
여기서, 습식 베벨이란, 웨이퍼의 엣지의 잔류물(15)을 제거하기 위하여, 식각액인 HF를 이용하여 웨이퍼의 엣지 부분의 산화물을 제거하는 방법이다.
이러한 습식 베벨 공정은 트렌치(미도시)에 대한 반응성 이온 식각(reactive ion etching, RIE) 공정이 수행된 후에 포토레지스트(photoresest)가 잔존된 상태에서 적용될 수 있다. 상기 습식 베벨 공정에 의하면, 버티컬(vertical)이 아닌 경사진 형태로 식각이 진행되므로, 상기 잔류물(15)이 어느 정도는 감소될 수 있다.
상기 습식 베벨 공정 후에 잔존되는 잔류물(15)을 완전히 제거하기 위하여, 건식 베벨(dry bevel)이 수행된다. 이하에서 설명한다.
도 2에 도시된 모습은 건식 베벨이 수행된 후의 모습이다. 건식 베벨에 의해서, 웨이퍼의 엣지의 잔류물(15)이 완전히 제거될 수 있다.
여기서, 건식 베벨이란, 공정이 수행되는 식각 장치의 챔버에 소정의 플레이트를 플라스마(plasma)가 착화되지 아니할 정도의 높이로 하강시켜, 웨이퍼를 가려 줌으로써, 웨이퍼의 엣지 부분에만 플라스마가 형성되도록 하여, 상기 잔류물(15)을 제거하는 방법이다.
구체적으로, 건식 베벨의 적용 조건은 CF4 120 sccm과, O2 40 sccm을 사용하여, 산화물 식각 비율(oxide etch rate)이 2000 nm/min 이상, 폴리 식각 비율(poly etch rate)이 1800 nm/min 이상 되도록 하고, RF 파워는 1500 W 이상, 공정 진행 압력은 0.025 Torr 정도가 될 수 있다.
이러한 건식 베벨 공정은 상기 식각 정지막(11)에 대한 RIE가 수행된 이후에 적용될 수 있다. 상기 건식 베벨 공정에 의하면, 상기 잔류물(15)이 거의 완전히 제거될 수 있다.
상기와 같이 습식 베벨 공정과, 건식 베벨 공정이 함께 적용되면, 종래의 스퍼터링에 의할 때 웨이퍼의 엣지에서 발생되는 추가적인 잔류물의 웨이퍼 중앙으로의 유입이 방지될 수 있고, 버티컬한 프로파일(profile)이 이루어질 수 있다.
상기와 같이 구성되는 본 발명에 따른 반도체 소자의 제조 방법에 의하면, 습식 베벨과 건식 베벨이 함께 수행됨으로써, 웨이퍼의 엣지에 형성된 잔존물이 거의 완전히 제거될 수 있다. 따라서, 상기 잔존물에 의한 디펙트가 감소될 수 있는 효과가 있다.

Claims (4)

  1. 삭제
  2. 식각 정지막을 가지는 웨이퍼의 엣지에 트렌치의 잔류물이 형성되는 반도체 소자의 제조 방법에 있어서,
    상기 웨이퍼의 엣지에 식각액인 HF를 이용하여 잔류물을 제거하는 습식 베벨을 수행하는 단계; 및
    상기 습식 베벨이 수행된 상기 웨이퍼의 엣지에만 플라스마를 형성시켜 잔류물을 제거하는 건식 베벨을 수행하는 단계를 포함하고,
    상기 습식 베벨을 수행하는 단계는 상기 트렌치에 대한 반응성 이온 식각이 이루어진 이후에 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 식각 정지막을 가지는 웨이퍼의 엣지에 트렌치의 잔류물이 형성되는 반도체 소자의 제조 방법에 있어서,
    상기 웨이퍼의 엣지에 식각액인 HF를 이용하여 잔류물을 제거하는 습식 베벨을 수행하는 단계; 및
    상기 습식 베벨이 수행된 상기 웨이퍼의 엣지에만 플라스마를 형성시켜 잔류물을 제거하는 건식 베벨을 수행하는 단계를 포함하고,
    상기 건식 베벨을 수행하는 단계는 상기 식각 정지막에 대한 반응성 이온 식각이 이루어진 이후에 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 식각 정지막을 가지는 웨이퍼의 엣지에 트렌치의 잔류물이 형성되는 반도체 소자의 제조 방법에 있어서,
    상기 웨이퍼의 엣지에 식각액인 HF를 이용하여 잔류물을 제거하는 습식 베벨을 수행하는 단계; 및
    상기 습식 베벨이 수행된 상기 웨이퍼의 엣지에만 플라스마를 형성시켜 잔류물을 제거하는 건식 베벨을 수행하는 단계를 포함하고,
    상기 건식 베벨의 수행 조건은 CF4 120 sccm과, O2 40 sccm을 사용하여, 산화물 식각 비율이 2000 nm/min 이상, 폴리 식각 비율이 1800 nm/min 이상 되도록 하고, RF 파워는 1500 W 이상, 공정 진행 압력은 0.025 Torr인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020050131183A 2005-12-28 2005-12-28 반도체 소자의 제조 방법 KR100770535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131183A KR100770535B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131183A KR100770535B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070069275A KR20070069275A (ko) 2007-07-03
KR100770535B1 true KR100770535B1 (ko) 2007-10-25

Family

ID=38504916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131183A KR100770535B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100770535B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008425A (ko) * 1998-12-30 2001-02-05 김영환 웨이퍼의 텅스텐잔류물질 제거방법
KR20020083621A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008425A (ko) * 1998-12-30 2001-02-05 김영환 웨이퍼의 텅스텐잔류물질 제거방법
KR20020083621A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20070069275A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
US10062602B2 (en) Method of etching a porous dielectric material
CN106653675B (zh) 浅沟槽隔离结构的形成方法
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
CN102446815B (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
JP2005523585A (ja) フォトレジストおよびエッチング残渣の除去方法
KR100698103B1 (ko) 듀얼 다마센 형성방법
CN103367225B (zh) 沟槽制备方法
KR100770535B1 (ko) 반도체 소자의 제조 방법
US8753974B2 (en) Charge dissipation of cavities
US7037792B2 (en) Formation of removable shroud by anisotropic plasma etch
CN106033719B (zh) 半导体结构的形成方法
KR100758296B1 (ko) 트렌치의 형성 방법
CN112670235A (zh) Sti平坦化方法
KR100365741B1 (ko) 반도체장치제조방법
JP4550786B2 (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100881837B1 (ko) 반도체 소자의 스토리지 노드 컨택 형성 방법
KR100576458B1 (ko) 반도체 소자의 제조 방법
KR100688759B1 (ko) 층간 절연막 평탄화 방법
KR20080084280A (ko) 반도체 소자의 게이트 형성 방법
Summanwar et al. Elimination of notching phenomenon which occurs while performing deep silicon etching and stopping on an insulating layer
KR100838374B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW201339769A (zh) 光刻膠的去除方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee