KR100800818B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100800818B1 KR100800818B1 KR1020060135068A KR20060135068A KR100800818B1 KR 100800818 B1 KR100800818 B1 KR 100800818B1 KR 1020060135068 A KR1020060135068 A KR 1020060135068A KR 20060135068 A KR20060135068 A KR 20060135068A KR 100800818 B1 KR100800818 B1 KR 100800818B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist pattern
- etched
- buffer
- arc
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 10
- 239000012634 fragment Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
본 발명에 따른 콘 디펙트를 발생시키는 요인을 제거할 수 있는 반도체 소자 제조 방법은, 반도체 기판의 상부에 질화막, 산화막 및 반사 방지막을 순차 형성하는 단계와, 반사 방지막의 상부에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 반사 방지막, 산화막 및 질화막을 순차 식각하는 단계와, 포토레지스트 패턴 및 식각된 반사 방지막을 제거하는 단계와, 결과물 상에 버퍼막을 형성하는 단계와, 전면 식각 공정으로 버퍼막의 일부를 식각하여 포토레지스트 패턴 및 식각된 반사 방지막을 제거 시 잔유물들에 의해 발생되는 파편들을 제거하는 단계를 포함한다.
이와 같이, 본 발명은 충분히 두꺼운 버퍼막을 형성한 후 잔유물들에 의해 발생된 파편들을 버퍼막의 일부를 제거하는 전면 식각 공정으로 제거해줌으로서, 콘 디펙을 생시키는 요인을 제거하여 반도체 수율을 높일 수 있다.
반도체, 콘 디펙, 소자분리막
Description
도 1a 내지 도 1c는 종래 기술의 문제점을 설명하기 위해 소자 분리막을 형성하기 위한 소자 분리용 마스크 패턴을 형성하는 과정을 도시한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시 예에 따른 반도체 소자 제조 과정에서 콘 디펙트를 제거 과정을 설명하기 위한 공정 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
200 : 반도체 기판 202 : 실리콘 질화막
204 : TEOS막 206 : 반사 방지막
208 : 포토레지스트 패턴 210 : 소자 분리용 마스크 패턴
212 : 버퍼막
본 발명은 반도체 제조 방법에 관한 것으로, 특히 콘 디펙(corn defect)을 방지할 수 있는 반도체 소자 제조 방법에 관한 것이다.
현재 반도체 소자의 하드마스크 구조 STI(Shallow Trench Isolation) 식각 공정 진행 시 콘(Cone, 원뿔형 또는 스팟 형태) 디펙트 발생에 의한 소자의 신뢰성 감소 및 접합 누설(junction leakage) 특성 악화가 문제가 되고 있는 상황이다.
콘 디펙트의 원인 규명을 위한 테스트 결과 디펙트 원인은 마스크 패터닝 과정에서 사용하는 유기 반사방지막 물질이 반사 방지막 식각 시 변형되어 주변 회로 영역에 스팟 형태로 남아 후속 소자분리 질화막, 트렌치 식각 공정 진행 시 식각으로 방해하여 발생시키는 것으로 밝혀졌다.
이하, 종래의 문제점에 대해 첨부된 도면을 참조하여 설명한다.
도 1a 내지 도 1c는 종래 기술의 문제점을 설명하기 위해 소자 분리막을 형성하기 위한 소자 분리용 마스크 패턴을 형성하는 과정을 도시한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(100) 상에 실리콘 질화막(SiN)(102) 및 TEOS막(104)을 차례로 형성한다. 이어서, TEOS막(104)의 상부에 유기 반사방지막(ARC : Anti Reflection Coating)(106)을 증착한다. 그런 다음, 반사 방지막(106) 상에 소자 분리용 포토레지스트를 도포하고 포토 마스크를 사용한 노광 및 현상 공정을 진행하여 포토레지스트 패턴(108)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(108)을 식각 베리어로 반사 방지막(106), TEOS막(104) 및 실리콘 질화막(102)을 순차적으로 식각한 후 애셔(asher) 공정을 통해 포토레지스트 패턴(108) 및 잔존하는 반사 방지막(106)을 제거함으로서, 식각된 TEOS막(104) 및 실리콘 질화막(102)으로 이루어진 소자 분리용 마스크 패턴(110)을 형성한다.
이때, 식각된 TEOS막(104)의 상부에는 소정의 변형된 잔유물(R)들이 남는다.
그런 다음, 도 1c에 도시된 바와 같이, 소자 분리용 마스크 패턴(110)이 형 성된 반도체 기판(100) 상에 소정 두께를 갖는 버퍼막(112)을 형성한다.
그러나, 도 1c에 도시된 바와 같이, 이러한 버퍼막(112)을 형성하는 공정 중에 잔유물(R)들이 타거나 터지면서 파편(A) 형태로 주변, 즉 반도체 기판(100)의 상부에 형성된 버퍼막(112)의 상부에 떨어져 이후 반도체 기판(100)을 식각하여 STI(Shallow Trench Isolation)을 형성하는 공정 및 열공정을 블로킹하는 콘 디펙을 유발시키기 때문에 반도체 수율을 떨어뜨리는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 충분히 두꺼운 버퍼막을 형성한 후 잔유물들에 의해 발생된 파편들을 버퍼막의 일부를 제거하는 전면 식각 공정으로 제거해줌으로서, 콘 디펙트를 발생시키는 요인을 제거할 수 있는 반도체 소자 제조 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, (a) 반도체 기판의 상부에 질화막, 산화막 및 반사 방지막을 순차 형성하는 단계와, (b) 상기 반사 방지막의 상부에 포토레지스트 패턴을 형성하는 단계와, (c) 상기 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 반사 방지막, 산화막 및 질화막을 순차 식각하는 단계와, (d) 상기 포토레지스트 패턴 및 상기 식각된 반사 방지막을 제거하는 단계와, (e) 상기 결과물 상에 버퍼막을 형성하는 단계와, (f) 전면 식각 공정으로 상기 버퍼막의 일부를 식각하여 상기 포토레지스트 패턴 및 상기 식각된 반사 방지막을 제거 시 잔유물들에 의해 발생되는 파편들을 제거하는 단계를 포함한다.
상기 버퍼막의 일부를 제거하는 상기 전면 식각 공정은, 습식 식각인 것을 특징으로 한다.
또한, 상기 버퍼막의 일부를 제거하는 전면 식각 공정에서는 상기 버퍼막의 절반 정도롤 식각하여 제거하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시 예에 따른 콘 디펙 방지 방법을 설명하기 위한 소자 분리용 마스크 패턴 형성 과정을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(200) 상에 1100Å의 두께를 갖는 실리콘 질화막(SiN)(202) 및 TEOS막(104)을 차례로 형성한다. 이어서, TEOS막(204)의 상부에 600Å 두께를 갖는 유기 반사방지막(ARC : Anti Reflection Coating)(206)을 증착한다. 그런 다음, 반사 방지막(206) 상에 소자 분리용 포토레지스트를 도포하고 포토 마스크를 사용한 노광 및 현상 공정을 진행하여 포토레지스트 패턴(208)을 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(208)을 식각 마스크로 한 반응성 이온 식각 공정을 실시하여 반사 방지막(206), TEOS막(204) 및 실리콘 질화막(202)을 식각한다.
그리고 나서, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(208) 및 식각된 반사 방지막(206)을 애셔(asher) 공정으로 제거함으로서, 식각된 TEOS막(204) 및 실리콘 질화막(202)으로 이루어진 소자 분리용 마스크 패턴(210)을 형성한다. 이때, TEOS막(204)의 상부에는 소정의 변형된 잔유물(R)들이 남는다.
이후, 도 2d에 도시된 바와 같이, 결과물 상에 소정 두께를 갖는 버퍼막(212)을 형성한다. 이때 버퍼막(212)은 TEOS막을 들 수 있으며, 그 두께는 종래의 두배 정도의 크기로 결과물 상에 형성된다. 여기서, 버퍼막(212) 형성 시 잔유물(R)들이 터지거나 타서 파편(A)들을 발생시키며, 이러한 파편(A)들은 반도체 기판(200) 상부에 형성된 버퍼막(212)의 상부에 떨어진다.
그런 다음, 도 2e에 도시된 바와 같이, 결과물 상에 전면 식각 공정을 실시하여 일정 두께만큼의 버퍼막(212)을 식각한다. 여기서, 전면 식각 공정은 습식 식각 공정으로서, 식각 공정 시 파편(A)들은 제거되며, 식각되는 버퍼막(212)의 두께는 형성된 버파막(212)의 절반 정도가 바람직하다.
이후, 도시 생략되었지만, 소자 분리용 마스크 패턴(210)을 식각 마스크로 전면 식각 공정을 실시하여 버퍼막(212)과 반도체 기판(200)을 식각하여 트렌치를 형성한 후 트렌치에 절연막을 매립하여 소자 분리막을 형성한다.
본 발명에 따르면, 충분히 두꺼운 버퍼막(212)을 형성한 후 잔유물(R)들에 의해 발생된 파편(A)들을 버퍼막(212)의 일부를 제거하는 전면 식각 공정으로 제거해줌으로서, 이후 콘 디펙 현상을 제거할 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 충분히 두꺼운 버퍼막을 형성한 후 잔유물들에 의해 발생된 파편들을 버퍼막의 일부를 제거하는 전면 식각 공정으로 제거해줌으로서, 콘 디펙을 생시키는 요인을 제거하여 반도체 수율을 높일 수 있다.
Claims (4)
- (a) 반도체 기판의 상부에 질화막, 산화막 및 반사 방지막을 순차 형성하는 단계와,(b) 상기 반사 방지막의 상부에 포토레지스트 패턴을 형성하는 단계와,(c) 상기 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 반사 방지막, 산화막 및 질화막을 순차 식각하는 단계와,(d) 상기 포토레지스트 패턴 및 상기 식각된 반사 방지막을 제거하는 단계와,(e) 상기 결과물 상에 버퍼막을 형성하는 단계와,(f) 전면 식각 공정으로 상기 버퍼막의 일부를 식각하여 상기 포토레지스트 패턴 및 상기 식각된 반사 방지막을 제거 시 잔유물들에 의해 발생되는 파편들을 제거하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 전면 식각 공정은, 습식 식각인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 (f) 단계는, 상기 버퍼막의 절반 정도롤 식각하여 제거하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 버퍼막은, TEOS막인 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135068A KR100800818B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135068A KR100800818B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100800818B1 true KR100800818B1 (ko) | 2008-02-01 |
Family
ID=39342305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135068A KR100800818B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100800818B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060071905A (ko) * | 2004-12-22 | 2006-06-27 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조 방법 |
-
2006
- 2006-12-27 KR KR1020060135068A patent/KR100800818B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060071905A (ko) * | 2004-12-22 | 2006-06-27 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI447903B (zh) | 製造光導管之方法 | |
| US5986344A (en) | Anti-reflective coating layer for semiconductor device | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US8241512B2 (en) | Ion implantation mask forming method | |
| KR100800818B1 (ko) | 반도체 소자 제조 방법 | |
| CN108155144A (zh) | 一种半导体器件的制作方法 | |
| KR101024335B1 (ko) | 반도체 소자의 소자 분리막 형성방법 및 이를 이용한게이트 산화막 형성방법 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| US7514357B2 (en) | Method of manufacturing a semiconductor device | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| KR100613573B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060071905A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100827489B1 (ko) | 반도체 소자의 제조방법 | |
| KR100939161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100552842B1 (ko) | 반도체 소자의 실리콘 노줄 방지 방법 | |
| KR100604418B1 (ko) | 반도체 소자의 금속 배선층 형성방법 | |
| KR100807521B1 (ko) | 반도체 소자 제조 방법 | |
| KR100763099B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100763112B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JP2006229041A (ja) | 半導体装置の製造方法 | |
| KR20060104876A (ko) | 반도체 소자 제조 방법 | |
| KR20030000950A (ko) | 반도체소자의 제조방법 | |
| KR20070092907A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |