CN104157606A - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104157606A
CN104157606A CN201410425727.4A CN201410425727A CN104157606A CN 104157606 A CN104157606 A CN 104157606A CN 201410425727 A CN201410425727 A CN 201410425727A CN 104157606 A CN104157606 A CN 104157606A
Authority
CN
China
Prior art keywords
layer
protective layer
wet
passivation layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410425727.4A
Other languages
English (en)
Inventor
杨勇
黄冲
万浩浩
欧少敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410425727.4A priority Critical patent/CN104157606A/zh
Publication of CN104157606A publication Critical patent/CN104157606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种互连结构的形成方法，包括：提供衬底，所述衬底中形成有互连层；在所述衬底上依次形成钝化层和保护层；图形化所述保护层；以图形化后的保护层为掩模刻蚀所述钝化层，形成位于所述保护层和所述钝化层中的通孔，所述通孔露出所述互连层；对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺。本发明的有益效果在于，在保护层和钝化层中形成露出互连层的通孔后，对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺。含有羟胺的清洗液对通孔侧壁残留的聚合物具有良好的清洗效果，清洗后通孔侧壁形貌良好，有利于在封装工艺中，提高形成于所述通孔中的金属线的可靠性；或者在晶圆电测时，提高晶圆电测的精度。

Description

互连结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。
背景技术
在半导体工艺的后段制程(BEOL，Back-End-Of-Line)中，形成互连结构的最后顶层金属之后，在顶层金属上形成钝化层和保护钝化层的保护层(通常为聚酰亚胺)，在钝化层和保护层中形成露出顶层金属的通孔，以在封装过程中在通孔中形成与顶层金属接触的金属线，使得互连结构与外部电路电连接，或者使晶圆电测所使用的探针能够与顶层金属电连接，以实现晶圆电测。
传统方法中，需要对钝化层和保护层分别进行一次光刻，以形成所述通孔，两次光刻的成本较高，耗时较长。为了降低成本和提高效率，现有一种技术中保护层的材料为类似光阻性质的材料，形成通孔时直接对保护层曝光显影，在保护层中形成露出钝化层的开口，之后采用保护层当作掩模，对钝化层进行蚀刻，形成通孔。这样可减少一次曝光制程，即减少一道光罩。
图1示出了现有技术一种互连结构形成方法中顶层金属上通孔的电镜图。如图1所示，采用保护层当作掩模，对钝化层进行蚀刻，形成通孔之后，保护层与钝化层的侧壁存在残留物01(如图1圈中所示)，使得通孔侧壁的形貌变差，容易造成金属线与顶层金属之间接触不好，严重时造成断路。
现有技术中通过晶片去胶(BG tape/de-tape)的方法将残留物01粘走，但是此方法只能去除部分的残留物01，难以得到较为干净的通孔侧壁，并且此方法成本较高。
为此如何去除用于封装工艺的通孔侧壁上的残留物，获得形貌较好的通孔侧壁，成为本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，以减少通孔侧壁上的残留物。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：
提供衬底，所述衬底中形成有互连层；
在所述衬底上依次形成钝化层和保护层；
图形化所述保护层；
以图形化后的保护层为掩模刻蚀所述钝化层，形成位于所述保护层和所述钝化层中的通孔，所述通孔露出所述互连层；
对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺。
可选的，所述湿法清洗的清洗液为EKC溶液。
可选的，对所述通孔进行湿法清洗步骤包括：使湿法清洗的时间在0.5到10分钟的范围内。
可选的，所对所述通孔进行湿法清洗步骤包括：使湿法清洗的温度在50到90摄氏度的范围内。
可选的，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的材料为聚酰亚胺。
可选的，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的厚度在3到15微米的范围内。
可选的，图形化所述保护层的步骤包括：对保护层进行曝光、显影，去掉部分保护层。
可选的，所述钝化层的材料包括氧化硅和氮化硅中的一种或多种。
可选的，在刻蚀所述钝化层的步骤中，刻蚀方法为等离子体刻蚀。
可选的，刻蚀所述钝化层的步骤包括：依次进行主刻蚀和过刻蚀。
与现有技术相比，本发明的技术方案具有以下优点：
在刻蚀钝化层的过刻蚀过程中，在通孔侧壁容易形成大量的聚合物残留，影响侧壁的形貌，对后续测试和封装造成不良影响。本发明采用含有羟胺的清洗液对通孔进行清洗，所述清洗液对所述聚合物残留具有良好的清洗效果，清洗后侧壁形貌良好，有利于在封装工艺中，提高形成于所述通孔中的金属线的可靠性，或在晶圆电测时提高晶圆电测的精度。
附图说明
图1现有技术一种互连结构有形成方法中顶层金属上通孔侧壁的电镜图；
图2至图4是现有技术一种互连结构有形成方法形成的顶层金属上通孔侧壁在刻蚀过程中的电镜图；
图5至图11为本发明互连结构的形成方法的一个实施例的结构示意图；
图12为图5至图11所示实施例中湿法清洗的时间与温度范围与通孔侧壁聚合物残留量的关系图。
图13为图5至图11所示实施例所形成的通孔侧壁的电镜图。
具体实施方式
如背景技术所述，现有技术中，用于封装工艺的通孔侧壁存在残留物，使得通孔中形成的金属线路容易出现断路等缺陷。
结合参考图1所示的现有技术以及图2至图4所示的刻蚀过程中的通孔侧壁的电镜图分析其原因：
通常对钝化层的刻蚀为等离子体刻蚀，并且所述刻蚀过程分为主刻蚀和过刻蚀。其中，主刻蚀的作用在于在钝化层中形成通孔，所述通孔露出互连层顶部，过刻蚀的作用在于去掉通孔底部残留的钝化层，并调节通孔侧壁的陡度。图2示出了主刻蚀结束，尚未进行过刻蚀时通孔侧壁的电镜图，图2中圈02所示区域为保护层(通常为聚酰亚胺)，从图2中可以看出，通孔侧壁的形貌较好。图3示出了过刻蚀进行40％时通孔侧壁的电镜图，从图3中可以看出，图3中圈02所示的保护层侧壁上开始形成残留物，通孔侧壁的形貌变差。图4示出了过刻蚀进行80％时通孔侧壁的电镜图，从图4中可以看出，图4中圈02所示的保护层侧壁上的残留物增多，通孔侧壁的形貌变得更差。
通过分析，所述残留物为聚合物(polymer residue)。并且在主刻蚀阶段的大部分时间内，通孔底部尚未露出互连层，此时基本没有残留物，而在过刻蚀的过程中，通孔底部露出互连层，此时残留物产生。所述聚合物的残留物为刻蚀气体轰击所述互连层而形成的，并且聚合物的残留物主要在过刻蚀阶段形成。
为了解决上述问题，本发明提供了一种互连结构的形成方法，在所述钝化层中形成露出所述互连层的通孔之后，对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺，含羟胺的清洗液能有效清除刻蚀气体轰击所述互连层而形成的聚合物，进而优化通孔侧壁的形貌。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明互连结构的形成方法一个实施例的结构示意图。
先参考图5所示，提供衬底100，在所述衬底100中形成有互连层102。
本实施例中，所述衬底100包括：半导体基底200；或是，所述衬底100包括半导体基底200和形成于半导体基底200内或半导体基底200表面的半导体元器件。所述半导体元器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电件，和用于使所述半导体元器件电连接的电互连结构，以及用于电隔离所述半导体元器件和电互连结构的绝缘层等结构。
所述半导体基底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，所述半导体基底材料并不限定本发明的保护范围。
在本实施例中，所述衬底100还包括位于所述半导体基底200上的介质层101。
所述介质层101可以为单层结构；也可以为叠层结构，并包括多层由相同或不同材料形成的子介质层。所述介质层101的材料或者各子介质层的材料可以为氧化硅、氮化硅、氮化钛、低K介电材料(K值小于3)、或超低K介电材料(K值小于2.6)等等，本发明对此不作限制。
所述介质层101中形成有互连层102。互连层102的作用是为衬底100中的半导体元器件提供输入输出或连接等功能。在本实施例中，所述互连层102的材料为铜，所述互连层102可能为复杂结构，包括多个部分组成，每部分的材料可以不同，本发明对互连层102的材料不做限制，可选的，互连层102的材料还可以为铝。
所述介质层101和互连层102的形成方法均为本领域现有技术，本发明在此不再赘述。
参考图5所示，在所述介质层101和互连层102表面依次形成钝化层103和保护层104。
所述钝化层103作用是保护所述互连层102和介质层101，在互连层102和介质层101上形成物理屏障。
所述保护层104的作用是进一步减少水分等外界污染对互连层102和介质层101的损伤。
在本实施例中，所述保护层104的材料为聚酰亚胺，所述钝化层103的材料为氧化硅。
聚酰亚胺具有较好的防水防污性，此外，为一种可以用作光阻的材料，采用聚酰亚胺作为保护层104，可以使得一次光刻就可以在互连层102和介质层101中形成通孔，能够节省生产成本。但是本发明对保护层104的材料不做限制，在其他实施例中，所述保护层104的材料还可以为其他可以用作光阻的材料。
本发明对钝化层103的材料也不做限制，在其他实施例中，所述钝化层103的材料还可以包括氧化硅和氮化硅中的一种或多种
需要说明的是，为使保护层104能够有效地减少水分等外界污染对互连层102和介质层101的损伤，聚酰亚胺的保护层104的厚度不能过薄，通常需要大于3微米，但是，如果保护层104的厚度过大，容易增加后续图形化保护层104的难度，通常还会造成材料的浪费。可选的，所述保护层104的厚度在3微米到15微米的范围内。
在本实施例中，所述保护层104的厚度为13微米，但是，本发明对所述保护层104的厚度不做限制，所述保护层104的厚度也可以不在3微米到15微米的范围内。
参考图7，图形化所述保护层104，去掉部分保护层104，露出部分所述钝化层103。露出的部分所述钝化层103位于互连层102上方。
由于在本实施例中，保护层104材料为聚酰亚胺，具有光阻的性质，因此所述图形化保护层104的步骤为对所述保护层104进行曝光显影，去除受到曝光的部分保护层104。
参考图8，以图形化后的所述保护层104为掩模刻蚀所述钝化层103，形成位于所述保护层104和所述钝化层103的通孔201，所述通孔201露出互连层102。所述通孔201用于填充封装工艺所用的金属线，或者露出互连层102顶部以对互连层102进行测试。
具体地，在本实施例中，在刻蚀所述钝化层103的步骤中，刻蚀方法为等离子体刻蚀，刻蚀剂包括：CHF3、CH2F2、CF4、O2等气体，但是本发明对等离子体刻蚀所采用的刻蚀剂不做限制。
在本实施例中，在刻蚀所述钝化层103的步骤包括：依次进行的主刻蚀和过刻蚀。所述主刻蚀和过刻蚀可以为连续进行的刻蚀步骤，也可在主刻蚀和过刻蚀之间设有间隙时间。所述主刻蚀和过刻蚀的刻蚀气体和刻蚀工艺可以相同或不同。
所述主刻蚀的作用在于刻蚀钝化层103以形成通孔201，并使所述通孔201露出互连层102顶部，过刻蚀的作用在于去掉通孔201底部残留的钝化层103，并调节通孔201侧壁的陡度。
参考图9，由于在过刻蚀的过程中，通孔201底部露出互连层102顶部，随着过刻蚀的进行，在等离子体的轰击下产生聚合物105，互连层102顶部对等离子体的溅射作用使通孔201侧壁产生聚合物105的几率增加，使通孔201侧壁的形貌变差。其中保护层104的侧壁如图1所示，会积累大量聚合物105。
结合参考图10和图11，对所述通孔201进行湿法清洗，所述湿法清洗的清洗液106含有羟胺。
含有羟胺的清洗液106对聚合物105具有良好的清洗效果，清洗后通孔201的侧壁形貌良好，在封装工艺后，通孔201内形成的金属线形貌良好，不容易产生断路等缺陷。
本实施例中，所述湿法清洗步骤采用的清洗液106为EKC溶液(EKC溶液的溶质主要成分包括：羟胺(HDA)；2-(2-氨基乙氧基)乙醇(DGA)；领苯二酚(Catechol))。EKC溶液为杜邦公司生产的一系列清洗液的统称，主要应用于金属蚀刻的后清洗工艺，对聚合物具有较好的去除效果，其主要成分为羟胺，但是本发明对湿法清洗所采用清洗液的具体类型不做限制，在其他实施例中，还可以采用其他含有羟胺的清洗液进行湿法清洗。
参考图12，示出了本实施例中湿法清洗的时间与温度范围与通孔侧壁聚合物残留量的关系图。图12中横坐标为温度，起点为50摄氏度，纵坐标为时间，起点为0.5分钟。图12中包括图线AA`朝向点(0.5,50)与横坐标和纵坐标围成区域为第一区域，在第一区域的时间温度范围内，通孔201侧壁仍存在聚合物，在除去第一区域之外的其他区域的时间温度范围内，通孔201侧壁的聚合物被清除干净。也就是说，在其他区域内任意一点的时间和温度下，通孔201侧壁的聚合物能够被清除干净。
在本实施例中，湿法清洗的时间为2分钟，温度为70摄氏度
在其他实施例中，湿法清洗的时间、温度可以为在图线AA`朝向点(0.5,50)之内区域的时间温度范围内任意一点示意出的时间、温度组合。具体地，湿法清洗的时间在0.5到10分钟的范围内，温度在50到90摄氏度的范围内。基于本实施例采用的EKC溶液，当湿法清洗的时间超过10分钟，温度超过90摄氏度，可能对互连层102造成损伤，但是本发明对此不作限制，采用其他清洗液时湿法清洗的时间还可以超过10分钟，温度超过90摄氏度。
需要说明的是，在湿法清洗去除聚合物残留105的过程中，EKC溶液对保护层104具有一定消耗，从而使保护层104的厚度减小。需要说明的是，厚度的消耗量与湿法清洗的时间、温度以及保护层104的质量有关，在本实施例湿法清洗的时间、温度下，保护层104的厚度约消耗2到3微米，因此，为保证保护层104对互连层102和介质层101的保护作用，在本实施例中，在形成保护层104的步骤中，所述保护层104的厚度为13微米，在湿法清洗之后，保护层104的厚度约为11微米，足够保护互连层102和介质层101，减少水分等外界污染对互连层102和介质层101的损伤。
图13示出了本实施例湿法清洗(温度为70摄氏度，时间为2分钟)后，通孔201侧壁的电镜图。从图13中可以看出，在采用EKC溶液清洗后，与图1中同位置的圈01所示区域相比，图13中圈03所示区域侧壁较平整，聚合物被去除干净。
之后，在本实施例中，互连结构的形成方法还包括：在所述通孔201中填充形成金属层；通过平坦化工艺去除多余金属层，以形成用于封装工艺的金属线等步骤。形成金属线的方法为本领域惯用技术，本发明在此不再赘述。
本实施例中，因为通孔201侧壁的聚合物被去除地较干净，所以，在通孔201中形成的金属线形貌较好，不容易出现断路等缺陷，具有较高的可靠性。
或者，在其他实施例中，当所述通孔201用于在晶圆电测时，所述通孔201中不填充金属层，所述互连层102顶部露出，采用本发明所述互连结构的形成方法，能够使晶圆电测的探针与互连层102顶部接触性较好，提高晶圆电测的精度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有互连层；
在所述衬底上依次形成钝化层和保护层；
图形化所述保护层；
以图形化后的保护层为掩模刻蚀所述钝化层，形成位于所述保护层和所述钝化层中的通孔，所述通孔露出所述互连层；
对所述通孔进行湿法清洗，所述湿法清洗的清洗液含有羟胺。
2.如权利要求1所述的形成方法，其特征在于，所述湿法清洗的清洗液为EKC溶液。
3.如权利要求1或2所述的形成方法，其特征在于，对所述通孔进行湿法清洗步骤包括：使湿法清洗的时间在0.5到10分钟的范围内。
4.如权利要求1或2所述的形成方法，其特征在于，所对所述通孔进行湿法清洗步骤包括：使湿法清洗的温度在50到90摄氏度的范围内。
5.如权利要求1所述的形成方法，其特征在于，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的材料为聚酰亚胺。
6.如权利要求1或5所述的形成方法，其特征在于，在所述衬底上依次形成钝化层和保护层的步骤中，所述保护层的厚度在3到15微米的范围内。
7.如权利要求1所述的形成方法，其特征在于，图形化所述保护层的步骤包括：对保护层进行曝光、显影，去掉部分保护层。
8.如权利要求1所述的形成方法，其特征在于，所述钝化层的材料包括氧化硅和氮化硅中的一种或多种。
9.如权利要求1所述的形成方法，其特征在于，在刻蚀所述钝化层的步骤中，刻蚀方法为等离子体刻蚀。
10.如权利要求1所述的形成方法，其特征在于，刻蚀所述钝化层的步骤包括：依次进行主刻蚀和过刻蚀。
CN201410425727.4A 2014-08-26 2014-08-26 互连结构的形成方法 Pending CN104157606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410425727.4A CN104157606A (zh) 2014-08-26 2014-08-26 互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410425727.4A CN104157606A (zh) 2014-08-26 2014-08-26 互连结构的形成方法

Publications (1)

Publication Number Publication Date
CN104157606A true CN104157606A (zh) 2014-11-19

Family

ID=51883079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410425727.4A Pending CN104157606A (zh) 2014-08-26 2014-08-26 互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104157606A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609438A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN106206421A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609438A (zh) * 2016-02-16 2016-05-25 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN105609438B (zh) * 2016-02-16 2018-02-16 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN106206421A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法
CN106206421B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法

Similar Documents

Publication Publication Date Title
CN104627947B (zh) Cmos湿度传感器及其形成方法
CN104600024B (zh) 半导体装置及其制造方法
CN104157606A (zh) 互连结构的形成方法
CN102122637A (zh) 检测结构、检测方法及形成检测结构的方法
US20070161131A1 (en) Measurement method for low-k material
US20060094132A1 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
US9230929B2 (en) Semiconductor structures and methods of manufacture
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US20150147881A1 (en) Passivation ash/oxidation of bare copper
CN103824802A (zh) 半导体结构的形成方法
KR100664797B1 (ko) 반도체 소자의 게이트 산화막 결함 검사 방법
US7514365B2 (en) Method of fabricating opening and plug
US20090042388A1 (en) Method of cleaning a semiconductor substrate
US20080299682A1 (en) Method for removing poly silicon
US8796058B2 (en) Semiconductor structure
CN100361286C (zh) 半导体元件缺陷的检测方法
CN104766787B (zh) 制造半导体集成电路器件的方法
KR100622809B1 (ko) 반도체 소자의 세정 방법
JP4153800B2 (ja) 半導体集積回路装置の製造方法
EP1511072A2 (en) Post-etch clean process for porous low dielectric constant materials
US6770495B1 (en) Method for revealing active regions in a SOI structure for DUT backside inspection
JP3413098B2 (ja) ドライエッチ基板の表面処理方法および装置
TWI579890B (zh) 電容結構之製造方法
KR100713343B1 (ko) 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법
CN112951863A (zh) 一种图像传感器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141119