CN100561681C - 改善绝缘介电层缺陷及形成双镶嵌结构的方法 - Google Patents
改善绝缘介电层缺陷及形成双镶嵌结构的方法 Download PDFInfo
- Publication number
- CN100561681C CN100561681C CNB2007100450145A CN200710045014A CN100561681C CN 100561681 C CN100561681 C CN 100561681C CN B2007100450145 A CNB2007100450145 A CN B2007100450145A CN 200710045014 A CN200710045014 A CN 200710045014A CN 100561681 C CN100561681 C CN 100561681C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- insulation dielectric
- etching
- thickness
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种改善绝缘介电层缺陷的方法，包括下列步骤：提供带有缺陷的第一绝缘介电层的半导体衬底；通过去除部分厚度或全部厚度的第一绝缘介电层去除缺陷，使第一绝缘介电层的剩余厚度小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，使第二绝缘介电层与研磨后的第一绝缘介电层的厚度之和达到目标厚度。本发明还提供一种形成双镶嵌结构的方法。使最终形成的绝缘介电层表面平整度好且表面缺陷少，厚度保证是目标厚度，使晶圆的成品率提高。
Description
技术领域
本发明涉及半导体器件的制作方法，尤其涉及在铜互连工艺中改善绝缘介电层缺陷及形成双镶嵌结构的方法。
背景技术
近年来，随着半导体集成电路制造技术的发展，集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，线的宽度也越来越窄，因此对于良好线路连接的需求也越来越大。
半导体技术向小线宽技术节点迈进的同时，后段的互连技术选用铜和低介电常数(Low k)材料作为减小0.13μm及其以下技术节点的互连电阻电容(RC)延迟的关键解决方法，由于铜具有易扩散、难刻蚀等特点，引入了双镶嵌工艺(Dual Damascene)。因此，相应的开发与双镶嵌工艺兼容的介质材料，如绝缘介电层材料就成为迫切需要。
现有铜互连双镶嵌工艺一般用低介电常数的氟硅玻璃(FSG)作为绝缘介电层材料。如图1所示，首先，在半导体衬底100上形成金属互连层102，金属互连层102的材料为铜；在金属互连层102上形成蚀刻停止层104，材料为氮化硅；接着，用物理气相沉积或化学气相沉积法在蚀刻停止层104上形成绝缘介电层106，所述绝缘介电层106的材料为氟硅玻璃等低介电常数材料；在绝缘介电层106形成防反射层108，所述防反射层108的材料为氮氧化硅等；用旋涂法在防反射层108上形成第一光刻胶层110，经过曝光显影工艺，在第一光刻胶层110上形成接触孔图案111。
如图2所示，将第一光刻胶层110作为蚀刻掩模，沿接触孔图案111蚀刻防反射层108和绝缘介电层106至露出蚀刻停止层104，形成接触孔112；灰化法去除第一光刻胶层110及防反射层108。
如图3所示，在绝缘介电层106上沉积牺牲层114，并将牺牲层114填满接触孔112；使牺牲层114表面变平坦之后，用旋涂法在牺牲层114上形成第二光刻胶层116，经过曝光显影工艺，在第二光刻胶层116上形成沟槽图案117。
如图4所示，将第二光刻胶层116作为蚀刻掩模，沿沟槽图案117蚀刻牺牲层114和绝缘介电层106，形成沟槽118，与接触孔112连通；用有机剥离液去除第二光刻胶层116和牺牲层114。
如图5所示，然后，在沟槽118与接触孔112内填充满导电物质，形成双镶嵌导电插塞120，通过蚀刻停止层104与金属互连层102导通。
在如下中国专利02106882.8还可以发现更多与上述技术方案相关的信息，在铜互连双镶嵌工艺一般用低介电常数的氟硅玻璃(FSG)作为绝缘介电层材料。
在现有铜互连双镶嵌工艺的制作绝缘介电层过程中，由于人为或机台失控原因会造成绝缘介电层表面产生缺陷，即绝缘介电层表面产生颗粒或绝缘介电层厚度超出客户给定的目标值范围，进而导致晶圆报废的后果。
发明内容
本发明解决的问题是提供一种改善绝缘介电层缺陷及形成双镶嵌结构的方法，减少绝缘介电层表面产生缺陷而造成晶圆报废。
为解决上述问题，本发明提供一种改善绝缘介电层缺陷的方法，包括下列步骤：提供带有缺陷的第一绝缘介电层的半导体衬底；通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。
可选的，去除第一绝缘介电层的缺陷的方法为过蚀刻。所述过蚀刻进一步包括：在控片上沉积一层控片绝缘介电层，材料与第一绝缘介电层一致；对控片绝缘介电层进行蚀刻至露出控片；将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻速率；采用相同蚀刻方法蚀刻第一绝缘介电层；蚀刻第一绝缘介电层时间大于第一绝缘介电层初始厚度与目标厚度的厚度差除以蚀刻速率，小于等于第一绝缘介电层初始厚度除以蚀刻速率。所述过蚀刻是干法蚀刻法。
可选的，所述研磨第一绝缘介电层的方法为化学机械研磨法。沉积第二绝缘介电层的方法为化学气相沉积或物理气相沉积。
可选的，所述第一绝缘介电层和第二绝缘介电层的材料为氟硅玻璃。
本发明提供一种形成双镶嵌结构的方法，包括下列步骤：在半导体衬底上依次形成金属互连层、蚀刻停止层和第一绝缘介电层，所述第一绝缘介电层带有缺陷；通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度；在第一绝缘介电层和第二绝缘介电层中形成接触孔和沟槽，所述接触孔与蚀刻停止层连通，沟槽与接触孔连通；在沟槽与接触孔内填充满导电物质。
可选的，去除第一绝缘介电层的缺陷的方法为过蚀刻。所述过蚀刻进一步包括：在控片上沉积一层控片绝缘介电层，材料与第一绝缘介电层一致；对控片绝缘介电层进行蚀刻至露出控片；将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻速率；采用相同蚀刻方法蚀刻第一绝缘介电层；蚀刻第一绝缘介电层时间大于第一绝缘介电层初始厚度与目标厚度的厚度差除以蚀刻速率，小于等于第一绝缘介电层初始厚度除以蚀刻速率。所述过蚀刻是干法蚀刻法。
可选的，所述研磨第一绝缘介电层的方法为化学机械研磨法。沉积第二绝缘介电层的方法为化学气相沉积或物理气相沉积。
可选的，所述第一绝缘介电层和第二绝缘介电层的材料为氟硅玻璃。
与现有技术相比，以上方案具有以下优点：去除第一绝缘介电层的缺陷，第一绝缘介电层的厚度大于零小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。使最终形成的绝缘介电层表面平整度好且表面缺陷少，厚度保证在目标厚度范围内，使晶圆的成品率提高。
附图说明
图1至图5是现有形成铜互连双镶嵌结构的示意图；
图6是本发明改善绝缘介电层缺陷的实施例流程图；
图7是本发明形成双镶嵌结构的实施例流程图；
图8至图11是本发明改善绝缘介电层缺陷的第一实施例示意图；
图12至图14是本发明改善绝缘介电层缺陷的第二实施例示意图；
图15至图20本发明形成双镶嵌结构的实施例示意图。
具体实施方式
本发明去除第一绝缘介电层的缺陷，第一绝缘介电层的厚度大于零小于目标厚度；研磨第一绝缘介电层；沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。使最终形成的绝缘介电层表面平整度好且表面缺陷少，厚度保证在目标厚度范围内，使晶圆的成品率提高。
下面结合附图对本发明的具体实施方式做详细的说明。
图6是本发明改善绝缘介电层缺陷的实施例流程图。如图6所示，执行步骤S101，提供带有缺陷的第一绝缘介电层的半导体衬底；执行步骤S102，通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；执行步骤S103，研磨第一绝缘介电层；执行步骤S104，沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。
图7是本发明形成双镶嵌结构的实施例流程图。如图7所示，执行步骤S201，在半导体衬底上依次形成金属互连层、蚀刻停止层和第一绝缘介电层，所述第一绝缘介电层带有缺陷；执行步骤S202，通过去除部分厚度或全部厚度第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；执行步骤S203，研磨第一绝缘介电层；执行步骤S204，沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度；执行步骤S205，在第一绝缘介电层和第二绝缘介电层中形成接触孔和沟槽，所述接触孔与蚀刻停止层连通，沟槽与接触孔连通；执行步骤S206，在沟槽与接触孔内填充满导电物质。
图8至图11是本发明改善绝缘介电层缺陷的第一实施例示意图。如图8所示，用化学气相沉积法或物理气相沉积法在半导体衬底200上形成金属互连层202，金属互连层202的材料为铜或铝等；用化学气相沉积法在金属互连层202上形成蚀刻停止层204，材料为氮化硅；接着，用物理气相沉积或化学气相沉积法在蚀刻停止层204上形成第一绝缘介电层206，所述第一绝缘介电层206的材料为氟硅玻璃等低介电常数材料，第一绝缘介电层206的实际厚度H超过目标厚度h；用测厚仪测量第一绝缘介电层206的实际厚度H，将第一绝缘介电层206的实际厚度H减去第一绝缘介电层的目标厚度h，得到第一绝缘介电层206的多余厚度H-h。
如图9所示，用干法蚀刻法对第一绝缘介电层206进行蚀刻至目标厚度范围内。
本实施例中，干法蚀刻第一绝缘介电层206的步骤进一步包括：在控片上沉积一层控片绝缘介电层，材料与半导体衬底200上的第一绝缘介电层206一致。然后，将带有控片绝缘介电层的控片放入蚀刻机台内，用干法蚀刻法对控片绝缘介电层进行蚀刻至露出控片，将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻机台的蚀刻速率。接着，将控片从蚀刻机台中取出，将带有第一绝缘介电层206的半导体衬底200放入蚀刻机台内，将第一绝缘介电层206的多余厚度H-h除以蚀刻机台的蚀刻速率，得出蚀刻第一绝缘介电层206的多余厚度H-h所需蚀刻时间，在蚀刻时间内对第一绝缘介电层206进行蚀刻至目标厚度h。
干法蚀刻采用的气体为氧气。
如图10所示，对第一绝缘介电层206进行过蚀刻，为后续沉积第二绝缘介电层作准备，使第二绝缘介电层的表面缺陷少；然后，再对第一绝缘介电层206进行化学机械研磨，使第一绝缘介电层206边缘与中间厚度一致，平整度好。对第一绝缘介电层206进行过蚀刻及化学机械研磨后，第一绝缘介电层206的厚度小于目标厚度h。
本实施例中，过蚀刻的方法为干法蚀刻法，所用气体是氧气。
所述过蚀刻第一绝缘介电层206与图9所述用干法蚀刻法对第一绝缘介电层206进行蚀刻在同一机台中进行，同属一个工艺步骤。
如图11所示，用化学气相沉积或物理气相沉积方法在第一绝缘介电层206上沉积第二绝缘介电层207，使第一绝缘介电层206与第二绝缘介电层207的共同厚度达到目标厚度h。
所述第一绝缘介电层206与第二绝缘介电层207的材料一样，本实施例中为氟硅玻璃等低介电常数材料。
图12至图14是本发明改善绝缘介电层缺陷的第二实施例示意图。如图12所示，用化学气相沉积法或物理气相沉积法在半导体衬底300上形成金属互连层302，金属互连层302的材料为铜；用化学气相沉积法在金属互连层302上形成蚀刻停止层304，材料为氮化硅；接着，用物理气相沉积或化学气相沉积法在蚀刻停止层304上形成目标厚度的第一绝缘介电层306，所述第一绝缘介电层306的材料为氟硅玻璃等低介电常数材料，所述第一绝缘介电层306上带有缺陷颗粒307。
如图13所示，用干法蚀刻法对第一绝缘介电层306进行蚀刻，去除第一绝缘介电层306上的缺陷颗粒307；对第一绝缘介电层306进行过蚀刻，为后续沉积第二绝缘介电层作准备，使第二绝缘介电层的表面缺陷少；然后，再对第一绝缘介电层306进行化学机械研磨，使第一绝缘介电层306边缘与中间厚度一致，平整度好。对第一绝缘介电层306进行蚀刻、过蚀刻及化学机械研磨后，第一绝缘介电层306的厚度小于目标厚度h。
所述过蚀刻第一绝缘介电层306与所述用干法蚀刻法对第一绝缘介电层306进行蚀刻在同一机台中进行，同属一个工艺步骤。
如图14所示，用化学气相沉积或物理气相沉积方法在第一绝缘介电层306上沉积第二绝缘介电层308，使第一绝缘介电层306与第二绝缘介电层308的共同厚度达到目标厚度h。
图15至图20本发明形成双镶嵌结构的实施例示意图。首先如图15所示，用化学气相沉积法或物理气相沉积法在半导体衬底400上形成的金属互连层402，金属互连层402的材料为铜；用化学气相沉积法在金属互连层402上形成蚀刻停止层404，材料为氮化硅；接着，用物理气相沉积或化学气相沉积法在蚀刻停止层404上形成第一绝缘介电层406，所述第一绝缘介电层406的材料为氟硅玻璃等低介电常数材料。
其中，如果第一绝缘介电层406的实际厚度比目标厚度厚，先用干法蚀刻法对第一绝缘介电层406进行蚀刻至目标厚度范围内；然后，对第一绝缘介电层406进行过蚀刻，为后续沉积第二绝缘介电层作准备，使第二绝缘介电层的表面缺陷少；然后，再对第一绝缘介电层406进行化学机械研磨，使第一绝缘介电层406边缘与中间厚度一致，平整度好。对第一绝缘介电层406进行过蚀刻及化学机械研磨后，第一绝缘介电层406的厚度小于目标厚度；用化学气相沉积或物理气相沉积方法在第一绝缘介电层406上沉积第二绝缘介电层408，使第一绝缘介电层406与第二绝缘介电层408的共同厚度达到目标厚度h。
如果第一绝缘介电层406的实际厚度等于目标厚度，但是第一绝缘介电层406上带有缺陷颗粒；先用干法蚀刻法对第一绝缘介电层406进行蚀刻，去除缺陷颗粒；对第一绝缘介电层406进行过蚀刻，为后续沉积第二绝缘介电层作准备，使第二绝缘介电层的表面缺陷少；然后，再对第一绝缘介电层406进行化学机械研磨，使第一绝缘介电层406边缘与中间厚度一致，平整度好；对第一绝缘介电层406进行蚀刻、过蚀刻及化学机械研磨后，第一绝缘介电层406的厚度小于目标厚度；用化学气相沉积或物理气相沉积方法在第一绝缘介电层406上沉积第二绝缘介电层408，使第一绝缘介电层406与第二绝缘介电层408的共同厚度达到目标厚度h。
如图16所示，用化学气相沉积法或物理气相沉积法在第二绝缘介电层408形成防反射层409，所述防反射层409的材料氮氧化硅等；用旋涂法在防反射层409上形成第一光刻胶层410，经过曝光显影工艺，在第一光刻胶层410上形成接触孔图案411。
如图17所示，将第一光刻胶层410作为蚀刻掩模，沿接触孔图案411用干法蚀刻法蚀刻方法蚀刻防反射层409、第二绝缘介电层408和第一绝缘介电层406至露出蚀刻停止层404，形成接触孔412；灰化法去除第一光刻胶层410及防反射层409。
如图18所示，在第二绝缘介电层408上沉积牺牲层414，并将牺牲层414填满接触孔412，所述牺牲层414的材料为底部防反射涂层材料；使牺牲层414表面变平坦之后，用旋涂法在牺牲层414上形成第二光刻胶层416，经过曝光显影工艺，在第二光刻胶层416上形成沟槽图案417。
如图19所示，将第二光刻胶层416作为蚀刻掩模，沿沟槽图案417用干法蚀刻法蚀刻方法蚀刻牺牲层414、第二绝缘介电层408和第一绝缘介电层406，形成沟槽418，与接触孔412连通；用有机剥离液去除第二光刻胶层416和牺牲层414。
所述有机剥离液可以是CLK888等。
如图20所示，然后，在沟槽418与接触孔412内填充满导电物质，形成双镶嵌导电插塞420，通过蚀刻停止层404与金属互连层402导通。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (14)
1.一种改善绝缘介电层缺陷的方法，其特征在于，包括下列步骤：
提供带有缺陷的第一绝缘介电层的半导体衬底；
通过去除部分厚度的第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；
研磨第一绝缘介电层；
沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度。
2.根据权利要求1所述改善绝缘介电层缺陷的方法，其特征在于：去除第一绝缘介电层的缺陷的方法为过蚀刻。
3.根据权利要求2所述改善绝缘介电层缺陷的方法，其特征在于：所述过蚀刻进一步包括：
在控片上沉积一层控片绝缘介电层，材料与第一绝缘介电层一致；
对控片绝缘介电层进行蚀刻至露出控片；
将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻速率；
采用相同蚀刻方法蚀刻第一绝缘介电层；
蚀刻第一绝缘介电层时间大于第一绝缘介电层初始厚度与目标厚度的厚度差除以蚀刻速率，小于等于第一绝缘介电层初始厚度除以蚀刻速率。
4.根据权利要求3所述改善绝缘介电层缺陷的方法，其特征在于：所述过蚀刻是干法蚀刻法。
5.根据权利要求2所述改善绝缘介电层缺陷的方法，其特征在于：所述研磨第一绝缘介电层的方法为化学机械研磨法。
6.根据权利要求5所述改善绝缘介电层缺陷的方法，其特征在于：沉积第二绝缘介电层的方法为化学气相沉积或物理气相沉积。
7.根据权利要求1至6任一项所述改善绝缘介电层缺陷的方法，其特征在于：所述第一绝缘介电层和第二绝缘介电层的材料为氟硅玻璃。
8.一种形成双镶嵌结构的方法，其特征在于，包括下列步骤：
在半导体衬底上依次形成金属互连层、蚀刻停止层和第一绝缘介电层，所述第一绝缘介电层带有缺陷；
通过去除部分厚度的第一绝缘介电层去除缺陷，第一绝缘介电层的剩余厚度小于目标厚度；
研磨第一绝缘介电层；
沉积第二绝缘介电层，与研磨后的第一绝缘介电层组合达到目标厚度；
在第一绝缘介电层和第二绝缘介电层中形成接触孔和沟槽，所述接触孔与蚀刻停止层连通，沟槽与接触孔连通；
在沟槽与接触孔内填充满导电物质。
9.根据权利要求8所述形成双镶嵌结构的方法，其特征在于：去除第一绝缘介电层的缺陷的方法为过蚀刻。
10.根据权利要求9所述形成双镶嵌结构的方法，其特征在于：所述过蚀刻进一步包括：
在控片上沉积一层控片绝缘介电层，材料与第一绝缘介电层一致；
对控片绝缘介电层进行蚀刻至露出控片；
将控片绝缘介电层的厚度除以蚀刻时间，得出蚀刻速率；
采用相同蚀刻方法蚀刻第一绝缘介电层；
蚀刻第一绝缘介电层时间大于第一绝缘介电层初始厚度与目标厚度的厚度差除以蚀刻速率，小于等于第一绝缘介电层初始厚度除以蚀刻速率。
11.根据权利要求10所述形成双镶嵌结构的方法，其特征在于：所述过蚀刻是干法蚀刻法。
12.根据权利要求9所述形成双镶嵌结构的方法，其特征在于：所述研磨第一绝缘介电层的方法为化学机械研磨法。
13.根据权利要求12所述形成双镶嵌结构的方法，其特征在于：沉积第二绝缘介电层的方法为化学气相沉积或物理气相沉积。
14.根据权利要求8至13任一项所述形成双镶嵌结构的方法，其特征在于：所述第一缘介电层和第二绝缘介电层的材料为氟硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100450145A CN100561681C (zh) | 2007-08-17 | 2007-08-17 | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100450145A CN100561681C (zh) | 2007-08-17 | 2007-08-17 | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101369535A CN101369535A (zh) | 2009-02-18 |
| CN100561681C true CN100561681C (zh) | 2009-11-18 |
Family
ID=40413283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100450145A Active CN100561681C (zh) | 2007-08-17 | 2007-08-17 | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561681C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376597A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其制造方法 |
| CN102569167A (zh) * | 2010-12-16 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 双镶嵌结构的形成方法 |
| CN107398825B (zh) * | 2017-08-28 | 2018-10-19 | 睿力集成电路有限公司 | 层间介质层的表面平坦方法及基于其的半导体结构 |
| CN109962015B (zh) * | 2017-12-22 | 2021-11-02 | 长鑫存储技术有限公司 | 用于改善铜线短路的制程工艺 |
-
2007
- 2007-08-17 CN CNB2007100450145A patent/CN100561681C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101369535A (zh) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| CN103515299B (zh) | 一种低介电常数金属间介质层刻蚀方法 | |
| CN100561681C (zh) | 改善绝缘介电层缺陷及形成双镶嵌结构的方法 | |
| CN103377913A (zh) | 开口的形成方法 | |
| CN1154186C (zh) | 半导体器件的金属化 | |
| CN101587859B (zh) | 形成半导体互联结构的方法 | |
| CN102364670A (zh) | 金属铜大马士革互联结构的制造方法 | |
| CN101051622A (zh) | 形成无蚀刻停止层的双镶嵌结构的方法 | |
| CN103839876A (zh) | 半导体器件的制造方法及装置 | |
| US6790772B2 (en) | Dual damascene processing method using silicon rich oxide layer thereof and its structure | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN112885773A (zh) | 半导体结构及其制作方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| CN101123214B (zh) | 双镶嵌结构的制作方法 | |
| CN104112702B (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN102903667B (zh) | 半导体器件的形成方法 | |
| CN101625992A (zh) | 双镶嵌结构的制作方法 | |
| CN102693935A (zh) | 互连结构的制造方法 | |
| CN100499070C (zh) | 双镶嵌结构的制作方法 | |
| CN103000568A (zh) | 一种金属互连层制作方法 | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| TW201606931A (zh) | 空氣間隙輔助之蝕刻自我對準雙鑲嵌 | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
| CN104124150A (zh) | 半导体器件的形成方法 | |
| CN103545244A (zh) | 大马士革结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111124 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111124 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |