KR101185181B1 - 반도체 패키지의 검사방법 - Google Patents
반도체 패키지의 검사방법 Download PDFInfo
- Publication number
- KR101185181B1 KR101185181B1 KR1020100126368A KR20100126368A KR101185181B1 KR 101185181 B1 KR101185181 B1 KR 101185181B1 KR 1020100126368 A KR1020100126368 A KR 1020100126368A KR 20100126368 A KR20100126368 A KR 20100126368A KR 101185181 B1 KR101185181 B1 KR 101185181B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- semiconductor package
- alkaline solution
- molding resin
- package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 238000000465 moulding Methods 0.000 claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 28
- 239000012670 alkaline solution Substances 0.000 claims abstract description 26
- 238000007689 inspection Methods 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 24
- 239000000243 solution Substances 0.000 claims description 13
- WMFOQBRAJBCJND-UHFFFAOYSA-M Lithium hydroxide Chemical compound [Li+].[OH-] WMFOQBRAJBCJND-UHFFFAOYSA-M 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000003513 alkali Substances 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- HIFJUMGIHIZEPX-UHFFFAOYSA-N sulfuric acid;sulfur trioxide Chemical compound O=S(=O)=O.OS(O)(=O)=O HIFJUMGIHIZEPX-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 34
- 229920006336 epoxy molding compound Polymers 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 229940125810 compound 20 Drugs 0.000 description 3
- JAXFJECJQZDFJS-XHEPKHHKSA-N gtpl8555 Chemical compound OC(=O)C[C@H](N)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1CCC[C@@H]1C(=O)N[C@H](B1O[C@@]2(C)[C@H]3C[C@H](C3(C)C)C[C@H]2O1)CCC1=CC=C(F)C=C1 JAXFJECJQZDFJS-XHEPKHHKSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 244000137852 Petrea volubilis Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 oxides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명의 반도체 패키지의 검사방법은 일면에 반도체 소자 형성을 위한 패턴이 형성된 실리콘 웨이퍼와 상기 실리콘 웨이퍼를 몰딩하는 몰딩수지를 포함하는 반도체 패키지의 검사방법에 있어서, 상기 일면에 대향하는 실리콘 웨이퍼의 타면을 몰딩하는 몰딩수지의 두께방향의 일부를 제거하는 단계, 상기 잔존하는 몰딩수지를 습식식각으로 제거하여 상기 실리콘 웨이퍼의 타면을 노출시키는 단계 및 상기 실리콘 웨이퍼를 알칼리 용액으로 제거하여 상기 패턴을 노출시키는 단계를 포함한다.
Description
본 발명은 반도체 패키지의 검사방법에 관한 것으로, 특히 반도체 패키지에 크랙 등을 발생시키지 않으면서 반도체 패키지 내부의 금속배선 등의 각종 구조물을 노출시켜 검사할 수 있는 반도체 패키지의 검사방법에 관한 것이다.
통상, 반도체 패키지는 실리콘 웨이퍼에 트랜지스터, 커패시터 등의 반도체 소자 및 이들을 전기적으로 연결하고 전기적 신호를 인가하기 위한 배선 등을 형성하여 제작되며, 습도, 온도 등의 외부환경으로부터 보호하기 위해 그 외부를 에폭시몰딩컴파운드(EMC: Epoxy Molding Compound)로 감싸는 구조를 취하고 있다. 이러한 반도체 패키지 중 불량으로 판정받은 제품의 불량원인을 분석하기 위해서는 에폭시몰딩컴파운드와 실리콘 웨이퍼를 제거하고 각종 금속, 산화물, 질화물 등이 복수의 층으로 적층된 패키지 내부의 구조물(패턴)을 관찰할 필요가 있다.
도 1은 반도체 패키지의 단면도이며 도 2는 종래기술에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
도 1에 도시된 것과 같이, 반도체 패키지는 실리콘 웨이퍼(10), 금속, 산화물, 질화물 등이 복수의 층으로 적층된 패턴(12)이 존재한다. 칩 부착시 스크래치 등을 방지하기 위한 PIQ층(14) 및 에폭시층(16)을 매개로 패키지 기판(18)에 부착할 수 있으며, 실리콘 웨이퍼를 포함하는 칩의 외부는 에폭시몰딩컴파운드(20)로 몰딩될 수 있다. 도면부호 22는 솔더볼이다. 이와 같은 반도체 패키지의 불량분석 등을 위해서는, 도 2에 도시된 것과 같이, 샌드 페이퍼(sand paper)와 알루미나 파우더(alumina powder)를 이용하여 에폭시몰딩컴파운드(20)와 실리콘 웨이퍼(10)를 폴리싱(Polishing)하여 제거하고 불량분석이 필요한 부분의 단면 등을 관찰하게 된다. 예를 들어, FIB(Focused Ion Beam)를 이용하여 메탈 퓨즈의 단면을 확인할 수 있다.
그런데, 에폭시몰딩컴파운드(20)로부터 실리콘 웨이퍼(10)까지 폴리싱할 경우 스크래치(Scratch) 발생 위험이 높으며 작업자의 부주의로 인해 칩에 크랙(Crack)이 발생할 가능성이 있다. 특히 Epoxy Area Fuse Box의 경우 대부분 Fuse Box에 크랙이 발생하여 추후 단면 확인 시 정확한 프로파일 확인이 불가능하다. 또한 폴리싱 방법의 경우 칩 전체 패턴을 모두 확인하는 것은 불가능하기 때문에 특정 영역에서만 가능하다.
본 발명이 해결하려는 과제는, 반도체 패키지의 내부 패턴을 보다 효율적으로 검사할 수 있는 반도체 패키지의 검사방법을 제공하는 것이다.
또한, 반도체 칩에 크랙 등의 추가적인 결함을 방생시키지 않으면서 몰딩수지와 실리콘 웨이퍼를 제거하여 반도체 패키지의 불량분석이 가능한 반도체 패키지의 검사방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지의 검사방법은 일면에 반도체 소자 형성을 위한 패턴이 형성된 실리콘 웨이퍼와 상기 실리콘 웨이퍼를 몰딩하는 몰딩수지를 포함하는 반도체 패키지의 검사방법에 있어서, 상기 일면에 대향하는 실리콘 웨이퍼의 타면을 몰딩하는 몰딩수지의 두께방향의 일부를 제거하는 단계, 상기 잔존하는 몰딩수지를 습식식각으로 제거하여 상기 실리콘 웨이퍼의 타면을 노출시키는 단계 및 상기 실리콘 웨이퍼를 알칼리 용액으로 제거하여 상기 패턴을 노출시키는 단계를 포함한다.
일 실시예에서, 상기 잔존하는 몰딩수지를 습식식각으로 제거하여 상기 실리콘 웨이퍼의 타면을 노출시키는 단계에서, 상기 습식식각은 질산(HNO3), 황산(H2SO4), 발연질산(HNO3_F) 또는 발연황산(H2SO4_F) 중 어느 하나 이상을 포함하는 식각액에 의해 수행될 수 있다.
일 실시예에서, 상기 실리콘 웨이퍼를 알칼리 용액으로 제거하여 상기 패턴을 노출시키는 단계에서, 상기 알칼리 용액은 수산화칼륨, 수산화나트륨 또는 수산화리튬 용액 중 어느 하나 이상을 포함하는 알칼리 용액일 수 있다.
일 실시예에서, 상기 실리콘 웨이퍼를 알칼리 용액으로 제거하여 상기 패턴을 노출시키는 단계는 상기 실리콘 웨이퍼의 노출된 타면을 상기 알칼리 용액의 상부면에 부상시켜 상기 실리콘 웨이퍼를 제거하는 단계를 포함할 수 있다.
일 실시예에서, 상기 실리콘 웨이퍼의 제거 완료 시점은 상기 알칼리 용액에 기포가 발생하지 않는 시점일 수 있다.
일 실시예에서, 상기 실리콘 웨이퍼의 노출된 타면을 상기 알칼리 용액의 상부면에 부상시켜 상기 실리콘 웨이퍼를 제거하는 단계 이후 상기 패키지를 클리닝하는 단계 및 상기 패키지를 베이킹하는 단계를 더 포함할 수 있다.
본 발명의 반도체 패키지의 검사방법은 반도체 패키지의 내부 패턴을 보다 효율적으로 검사할 수 있으며, 반도체 칩에 크랙 등의 추가적인 결함을 방생시키지 않으면서 몰딩수지와 실리콘 웨이퍼를 제거하여 반도체 패키지의 불량분석이 가능한 잇점이 있다.
도 1은 반도체 패키지의 단면도이다.
도 2는 종래기술에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
도 7 및 도 8은 실리콘 웨이퍼를 알칼리 용액으로 제거하는 단계를 설명하기 위한 단면도이다.
도 9는 본 발명의 반도체 패키지 검사방법의 실시예에 따라 분석대상이 된 반도체 패키지의 단면도이다.
도 10은 전술한 실시예에 따라 에칭된 반도체 패키지의 SEM(Scanning Electron Microscope) 사진이다.
도 11은 도 9의 A 부분의 단면 SEM 사진이다.
도 12는 HAST(Highly Accelerated Stress Test) 신뢰성 테스트 후 SEM 사진으로서, (A)는 본 발명에 따른 검사방법, (B)는 종래기술에 따른 검사방법을 나타낸 것이다.
도 2는 종래기술에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
도 7 및 도 8은 실리콘 웨이퍼를 알칼리 용액으로 제거하는 단계를 설명하기 위한 단면도이다.
도 9는 본 발명의 반도체 패키지 검사방법의 실시예에 따라 분석대상이 된 반도체 패키지의 단면도이다.
도 10은 전술한 실시예에 따라 에칭된 반도체 패키지의 SEM(Scanning Electron Microscope) 사진이다.
도 11은 도 9의 A 부분의 단면 SEM 사진이다.
도 12는 HAST(Highly Accelerated Stress Test) 신뢰성 테스트 후 SEM 사진으로서, (A)는 본 발명에 따른 검사방법, (B)는 종래기술에 따른 검사방법을 나타낸 것이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 검사방법을 설명하기 위한 단면도이다.
먼저, 도 3에 도시된 것과 같이, 검사하고자 하는 반도체 패키지를 준비한다. 반도체 패키지는 실리콘 웨이퍼(100), 금속, 산화물, 질화물 등이 복수의 층으로 적층된 패턴(102) 및 몰딩수지(110)를 포함한다. 실리콘 웨이퍼(100)는 일면(100a) 및 이에 대향하는 타면(100b)을 가지며, 상기 일면(100a)에 트랜지스터, 커패시터 등을 포함하는 반도체 소자, 반도체 소자 간 전기적 연결을 위한 도전층, 절연을 위한 절연층, 패시베이션(passivation)층 등이 소정 형태의 패턴(102)으로 존재한다. 실리콘 웨이퍼(100)의 일면(100a)에 각종 패턴(102)을 형성한 후 타면(100b)은 칩 또는 패키지의 두께 감소 등을 위해 그라인딩될 수 있다. 일례로, 실리콘 웨이퍼(100)는 수백㎛의 두께를 가질 수 있다. 몰딩수지(110)는 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound)일 수 있다.
그 밖에 칩 부착시 스크래치(scratch) 등을 방지하기 위한 폴리이미드(polyimide) 코팅층인 PIQ층(104) 및 에폭시층(106)이 존재할 수 있으며, 상기 PIQ층(104) 및 에폭시층(106)을 매개로 패키지 기판(108)에 부착될 수 있다. 또한, 인쇄회로기판(PCB) 등에 전기적 연결을 위한 솔더볼(112) 등이 존재할 수 있다. 전술한 반도체 패키지는 일례이며 이와 다른 구조의 반도체 패키지일 수 있다.
이와 같은 반도체 패키지의 불량분석 등을 위해서는, 도 4에 도시된 것과 같이, 실리콘 웨이퍼의 타면(100b)을 몰딩하는 몰딩수지(110)의 일부를 제거한다. 즉, 몰딩수지(110)의 두께방향의 일부를 제거한다. 몰딩수지(110)를 후술할 습식식각만으로 제거하지 않는 이유는 실리콘 웨이퍼(100)의 타면(100b)를 정확하게 노출시키기 위함이다. 즉, 습식식각만으로 몰딩수지(110)를 제거시 실리콘 웨이퍼(100)의 타면(100b) 아래로 몰딩수지(110)가 제거되는 부분이 생기고 이는 실리콘 웨이퍼(100) 에치시 오버에치(overetch)의 원인이 될 수 있다. 즉, 물리적 방법으로 먼저 몰딩수지(110)를 제거하고 후술할 습식식각을 수행함으로서 실리콘 웨이퍼(100)의 타면(100b) 높이만큼 몰딩수지(110)를 제거할 수 있다.
몰딩수지(110)는 샌드 페이퍼(sand paper)를 이용하여 실리콘 웨이퍼(100)의 타면(100b)이 노출되기 직전까지 폴리싱(polishing)하여 제거할 수 있다. 실리콘 웨이퍼(100)가 드러나게 되면 스크래치가 발생하게 되고 추후 실리콘 습식식각시 스크래치 내부로 오버에치(over etch)가 될 수 있다. 일례로, Epoxy Area Fuse Box의 크랙 발생 원인이 된다. 상기 폴리싱은 수작업에 의해 수행될 수도 있고, 자동화된 폴리싱 장치에 의해 수행될 수도 있다. 연마 또는 그라인딩하여 제거하는 폴리싱 방법 외에 기계적 밀링(milling) 방법, 집속이온빔(FIB: Focused Ion Beam) 밀링 방법 등에 의해서도 몰딩수지(110)의 일부를 제거할 수 있다.
다음, 도 5에 도시된 것과 같이, 잔존하는 몰딩수지를 습식식각으로 제거하여 상기 실리콘 웨이퍼의 타면을 노출시킨다. 즉, 실리콘 웨이퍼(100)의 타면(100b)으로 얇게 남아있는 몰딩수지(110)를 제거한다. 습식식각은 질산(HNO3), 황산(H2SO4), 발연질산(HNO3_F) 또는 발연황산(H2SO4_F) 중 어느 하나 이상을 포함하는 식각액에 의해 수행될 수 있으며, 바람직하게는 발연질산(HNO3_F)을 포함하는 식각액에 의해 수행될 수 있다. 상기 식각액은 질산(HNO3), 황산(H2SO4), 발연질산(HNO3_F) 또는 발연황산(H2SO4_F) 중 어느 하나 이상을 순수(DI water)로 희석한 용액일 수 있다.
다음, 도 6에 도시된 것과 같이, 실리콘 웨이퍼(100)를 알칼리 용액으로 제거하여 패턴(102)을 노출시킨다. 알칼리 용액은 수산화칼륨(KOH), 수산화나트륨(NaOH) 또는 수산화리튬(LiOH) 중 어느 하나 이상을 포함하는 용액일 수 있으나 수산화나트륨 용액이 바람직하다. 알칼리 용액으로 실리콘 웨이퍼(100) 제거(식각)시 식각속도는 0.05 ㎛/s 내지 0.3 ㎛/s, 바람직하게는 0.1 ㎛/s 내지 0.2 ㎛/s인 것이 좋다. 상기 식각속도 범위 내에서 칩의 에지 주변에서 칩과 몰딩수지 간 박리(delamination) 또는 칩 에지 영역의 부식(corrosion) 등이 발생하지 않아 알칼리 용액의 침투에 의한 화학적 대미지(chemical damage)를 방지할 수 있다. 구체적 예를 들어, 실리콘 웨이퍼의 두께가 190㎛인 1F GDDR3 제품은 18분 내지 20분 식각을 진행할 수 있고, 실리콘 웨이퍼의 두께가 230㎛인 1G DDR2 제품은 25분 내지 28분 식각을 진행하여 실리콘 웨이퍼를 제거할 수 있다. 이때, 알칼리 용액의 온도를 100℃ 내지 150℃로 유지한 상태에서 식각을 수행할 수 있다.
도 7 및 도 8은 실리콘 웨이퍼를 알칼리 용액으로 제거하는 단계를 설명하기 위한 단면도이다.
도 7에 도시된 것과 같이, 용기(150)에 알칼리 용액(152)을 넣고 실리콘 웨이퍼의 타면(100b)을 노출시킨 반도체 패키지를 뒤집어 상기 알칼리 용액(152)에 띄워 놓는다. 즉, 실리콘 웨이퍼의 타면(100b)이 알칼리 용액(152)의 상부면에 접하도록 반도체 패키지를 띄워 놓는다. 패키지가 알칼리 용액(152) 안으로 잠기면 패키지의 솔더 레지스트가 식각되어 패키지 내부로 알칼리 용액이 침투하여 화학적 대미지를 유발할 수 있기 때문이다.
도 8에 도시된 것과 같이, 실리콘 웨이퍼가 알칼리 용액과 반응하면서 기포(B)가 발생한다. 실리콘 웨이퍼의 식각 종료 시점은 기포(B)가 사라지는 시점일 수 있다. 또는, 실리콘 웨이퍼의 두께와 식각속도를 고려하여 특정시간 이후 식각을 종료할 수도 있으며, 기포와 식각속도를 모두 고려할 수도 있다.
실리콘 웨이퍼를 제거(식각)하는 동안 용기(150)를 핫 플레이트(hot plate)와 같은 가열장치로 가열하여 알칼리 용액의 온도를 상온 이상으로 올린 상태에서 식각을 수행할 수 있다. 예를 들어, 알칼리 용액의 온도를 100℃ 내지 150℃로 승온한 상태에서 식각을 수행할 수 있다.
이후, 실리콘 웨이퍼가 제거된 패키지를 클리닝한 후 베이킹(baking)을 수행할 수 있다. 클리닝 공정은 아세톤, 순수(DI Water) 또는 이소프로필알콜(IPA) 등의 세척액을 사용한 습식 클리닝 또는 질소, 아르곤 등의 불활성 기체를 분무하는 건식 클리닝 중 어느 하나 이상을 포함하는 클리닝 공정일 수 있다. 베이킹은 시료 표면 및 틈 사이에 잔존해 있는 알칼리 용액을 보다 확실하게 제거하기 위해 수행한다. 상기 베이킹은 건조기, 핫 플레이트 등을 이용하여 수행될 수 있다.
<
실시예
>
도 9는 본 발명의 반도체 패키지 검사방법의 실시예에 따라 분석대상이 된 반도체 패키지의 단면도이다. 분석대상인 반도체 패키지의 자세한 구조 및 제조방법은 본 발명의 핵심적 사상과 무관하므로 간단히 그 명칭만 소개하도록 한다. 상기 분석대상 반도체 패키지는 실리콘 웨이퍼(200) 상에 STI(Shallow Trech Isolation) 절연층(202), 게이트 산화층(204), 게이트 폴리실리콘층(206), 게이트 텅스텐층(208), 절연층(210) 등을 포함한다. M0, M1, M2, M3, M4는 금속배선층을 나타내며, M0C는 M0 배선층의 콘택을, M1C는 M1 배선층의 콘택을 나타내며, M2C, M3C, M4C도 동일하다. M4 배선층 위에는 패시베이션층(212)과 PIQ층(214)이 존재하며 실리콘 웨이퍼를 포함한 패키지 외부는 에폭시몰딩컴파운드(216)로 몰딩되어 있다. 한편, 도면에 도시하지 않았으나 게이트 하부에는 액티브(active)층이 형성되어 트랜지스터의 소스/드레인 전극이 존재하며, 실리콘 웨이퍼(200) 하부에도 에폭시몰딩컴파운드가 존재한다.
도 9에 도시된 것과 같은 반도체 패키지의 실리콘 하부에 있는 에폭시몰딩컴파운드를 샌드페이퍼를 이용하여 폴리싱하여 대부분의 에폭시몰딩컴파운드를 제거하고, 실리콘 웨이퍼(200) 위에(도면의 아래쪽) 에폭시몰딩컴파운드가 조금 남아있는 상태에서 발연질산을 이용하여 얇은 두께로 잔존하고 있는 에폭시몰딩컴파운드를 제거하였다. 이후 50% NaOH 용액이 담긴 비이커를 130℃의 핫 플레이트 위에 올려놓고 실리콘 웨이퍼가 보이는 방향을 NaOH 용액 표면으로 향하게 하여 NaOH 용액에 띄워 놓았다. 기포가 발생한 후 사라지는 시점까지 에칭을 한 후 클리닝하였으며 이후 20분간 핫 플레이트에서 베이킹을 하였다.
도 10은 전술한 실시예에 따라 에칭된 반도체 패키지의 SEM(Scanning Electron Microscope) 사진이다. 도 10에 도시된 것과 같이, 실리콘 웨이퍼(200), 액티브(active), 게이트 산화층(204) 및 게이트 폴리실리콘층(206)까지 식각되어 STI 절연층(202), 게이트 텅스텐층(208) 및 M0C가 매우 깨긋하게 드러난 것을 확인할 수 있다. 게이트 산화막은 그 두께가 수십Å 정도로 얇아 게이트 폴리실리콘층(206)이 제거될 때 함께 제거된 것이다. 이를 통해, STI 절연층(202), 게이트 텅스텐층(208) 및 M0C에 존재하는 불량(defect), 패턴의 모양 등을 확인할 수 있으며, 집속이온빔 컷팅을 통해 원하는 부위의 불량, 패턴의 모양 등을 확인할 수도 있다.
도 11은 도 9의 A 부분의 단면 SEM 사진이다. 예를 들어, A부분 M3에 불량(defect, X)이 존재하는 경우, 종래의 방법대로 상단의 에폭시몰딩컴파운드를 제거하여 확인하면 불량(X)이 케미컬에 의해 제거되기 때문에 불량확인이 불가능하다. 또는 확인이 된다 하더라도 불량 위치에 케미컬이 침투하기 때문에 온전한 형태의 불량 확인이 불가능한 단점이 있었다. 그러나, 본 발명의 반도체 패키지 검사방법은 도 11에 도시된 것과 같이 매우 깨끗한 상태의 M3와 그 하부의 산화물층(218)의 단면사진을 얻을 수 있다. 예를 들어 A 부분에 불량(X)이 있는 경우 이를 온전하게 확인할 수 있다.
도 12는 HAST(Highly Accelerated Stress Test) 신뢰성 테스트 후 SEM 사진으로서, (A)는 본 발명에 따른 검사방법, (B)는 종래기술에 따른 검사방법을 나타낸 것이다. 도 12에 도시된 것과 같이, 종래의 검사방법은 퓨즈의 프로파일 확인이 불가능하나, 본 발명에 따른 검사방법은 에칭에 의한 대미지, 기계적, 물리적 대미지 없이 HAST 테스트에 의한 퓨즈의 영향을 확인할 수 있다.
100...실리콘 웨이퍼 102...패턴
104...PIQ층 106...에폭시층
108...패키지 기판 110...몰딩수지
112...솔더볼
104...PIQ층 106...에폭시층
108...패키지 기판 110...몰딩수지
112...솔더볼
Claims (6)
- 일면에 반도체 소자 형성을 위한 패턴이 형성된 실리콘 웨이퍼와 상기 실리콘 웨이퍼를 몰딩하는 몰딩수지를 포함하는 반도체 패키지의 검사방법에 있어서,
상기 일면에 대향하는 실리콘 웨이퍼의 타면을 몰딩하는 몰딩수지의 두께방향의 일부를 제거하는 제1 단계;
상기 제1 단계에서 제거되지 않고 잔존하는 몰딩수지를 습식식각으로 제거하여 상기 실리콘 웨이퍼의 타면을 노출시키는 제2 단계; 및
상기 실리콘 웨이퍼를 알칼리 용액으로 제거하여 상기 패턴을 노출시키는 제3 단계;
상기 제3 단계는 상기 실리콘 웨이퍼의 노출된 타면을 상기 알칼리 용액의 상부면에 부상시켜 상기 실리콘 웨이퍼를 제거하는 단계를 포함하는 반도체 패키지의 검사방법.
- 제1항에 있어서,
상기 제2 단계에서, 상기 습식식각은 질산(HNO3), 황산(H2SO4), 발연질산(HNO3_F) 또는 발연황산(H2SO4_F) 중 어느 하나 이상을 포함하는 식각액에 의해 수행되는 반도체 패키지의 검사방법.
- 제1항에 있어서,
상기 제3 단계에서, 상기 알칼리 용액은 수산화칼륨, 수산화나트륨 또는 수산화리튬 용액 중 어느 하나 이상을 포함하는 알칼리 용액인 반도체 패키지의 검사방법.
- 삭제
- 제1항에 있어서,
상기 실리콘 웨이퍼의 제거 완료 시점은 상기 알칼리 용액에 기포가 발생하지 않는 시점인 반도체 패키지의 검사방법.
- 제1항에 있어서,
상기 실리콘 웨이퍼의 노출된 타면을 상기 알칼리 용액의 상부면에 부상시켜 상기 실리콘 웨이퍼를 제거하는 단계 이후 상기 패키지를 클리닝하는 단계 및 상기 패키지를 베이킹하는 단계를 더 포함하는 반도체 패키지의 검사방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100126368A KR101185181B1 (ko) | 2010-12-10 | 2010-12-10 | 반도체 패키지의 검사방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100126368A KR101185181B1 (ko) | 2010-12-10 | 2010-12-10 | 반도체 패키지의 검사방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120065053A KR20120065053A (ko) | 2012-06-20 |
| KR101185181B1 true KR101185181B1 (ko) | 2012-09-24 |
Family
ID=46684952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100126368A KR101185181B1 (ko) | 2010-12-10 | 2010-12-10 | 반도체 패키지의 검사방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101185181B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102672899B1 (ko) * | 2019-02-21 | 2024-06-05 | 주식회사 엘지화학 | 대면적 처리를 이용한 반도체 분석용 단면 시료의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806324B1 (ko) * | 2007-01-05 | 2008-02-27 | (주)엠아이반도체 | 반도체 불량분석을 위한 웨이퍼 에칭 시스템 및 방법 |
-
2010
- 2010-12-10 KR KR1020100126368A patent/KR101185181B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806324B1 (ko) * | 2007-01-05 | 2008-02-27 | (주)엠아이반도체 | 반도체 불량분석을 위한 웨이퍼 에칭 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120065053A (ko) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129259B2 (en) | Manufacturing method of preparing a substrate with forming and removing the check patterns in scribing regions before dicing to form semiconductor device | |
| US10276529B2 (en) | Semiconductor devices including conductive pillars | |
| US6953748B2 (en) | Method of manufacturing semiconductor device | |
| CN106664795B (zh) | 结构体及其制造方法 | |
| US11257679B2 (en) | Method for removing a sacrificial layer on semiconductor wafers | |
| US10580732B2 (en) | Semiconductor device | |
| CN105206506B (zh) | 晶圆的处理方法 | |
| JP2013038238A (ja) | 樹脂封止型半導体装置の開封方法 | |
| KR101185181B1 (ko) | 반도체 패키지의 검사방법 | |
| KR100607408B1 (ko) | 반도체 기판의 신뢰성 평가방법 | |
| US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2006196592A (ja) | 樹脂封止型半導体装置の検査方法 | |
| WO2022082872A1 (zh) | 一种半导体器件的制造方法 | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| US7112981B1 (en) | Method of debugging a 3D packaged IC | |
| CN100361286C (zh) | 半导体元件缺陷的检测方法 | |
| CN110335847B (zh) | 半导体器件及其制造方法 | |
| Prejean et al. | CMOS backside deprocessing with TMAH/IPA as a sample preparation procedure for failure analysis | |
| KR100536804B1 (ko) | 폴리이미드 패시베이션 공정의 모니터링 방법 | |
| JP2011108686A (ja) | 半導体装置 | |
| KR19980077530A (ko) | 반도체소자의 두께측정 테스트 패턴 | |
| JPH09321109A (ja) | 半導体チップの検査方法 | |
| KR20080084286A (ko) | 반도체 소자의 제조 방법 | |
| JPH02194636A (ja) | 集積回路の解析方法 | |
| CN105047531A (zh) | 一种聚酰亚胺涂层的返工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170913 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180828 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190829 Year of fee payment: 8 |