JP2011108686A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011108686A JP2011108686A JP2009259056A JP2009259056A JP2011108686A JP 2011108686 A JP2011108686 A JP 2011108686A JP 2009259056 A JP2009259056 A JP 2009259056A JP 2009259056 A JP2009259056 A JP 2009259056A JP 2011108686 A JP2011108686 A JP 2011108686A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- recess
- layer
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体基板1の表面に基板凹部1aが形成されている。パッドは、基板凹部1a内に形成された金属材料からなる第1層目パッド5、第2層目パッド9及び第3層目パッド13によって形成されている。第3層目パッド13上の最終保護膜15が除去されてパッド開口部15aが形成されている。上層側に位置する第3層目パッド13は、基板凹部1aに起因してパッド凹部13aを備えている。パッド凹部13aの上面は半導体基板1の表面よりも下方に配置されている。
【選択図】図1
Description
例えば、半導体装置が等間隔に作り込まれたウエハを保持したステージが平面上で移動を繰り返す。ステージの平面移動において、ステージの移動精度によってはウエハ上でのパッドとプローブ針との位置ズレが生じることがある。
また、電気測定開始前に作業者がプローブカードの個々のプローブ針先がパッド中央に当たるようにセットするが、作業のバラツキにより相対位置にズレが生じる。
半導体基板31上にフィールド酸化膜33が形成され、さらにその上に第1層目層間絶縁膜35が形成されている。パッド形成領域の第1層目層間絶縁膜35上に第1層目パッド37が形成されている。第1層目層間絶縁膜35上及び第1層目パッド37上に第2層目層間絶縁膜39が形成されている。パッド形成位置で第1層目パッド37上の第2層目層間絶縁膜39には開口部が形成されている。
第2層目層間絶縁膜39上及び第2層目パッド41の上に最終保護膜43が形成されている。第2層目パッド41上の最終保護膜43が除去されてパッド開口部43aが形成されている。
さらに、プローブ針がパッドに接触され、プローブ針の先端が横滑りを起こして最終保護膜43に接触したときに、プローブ針の先端が最終保護膜43を横方向に押し付けるために、層間絶縁膜35−パッド37間、パッド37−層間絶縁膜39間、層間絶縁膜39−パッド41間、及びパッド41−保護膜43間の各界面にせん断応力が働き、その応力により、それらの界面にダメージが発生するという問題があった。
ここで、パッドは1層の金属材料層によって形成されていてもよいし、複数層の金属材料層によって形成されていてもよい。
本発明の半導体装置において、半導体装置の電気的特性の測定の際、パッドのパッド凹部内にプローブ針が接触される。このとき、プローブ針の先端が横滑りを起こすと、プローブ針の先端はパッド凹部の側面に接触して止まる。
パッド形成位置の半導体基板1の表面に凹部が形成されて基板凹部1aが形成されている。
基板凹部1a表面を含め、半導体基板1表面に基板表面絶縁膜2が形成されている。基板表面絶縁膜2は、例えばLOCOS(local oxidation of silicon)法によって形成されたフィールド酸化膜である。基板表面絶縁膜2には基板凹部1aに起因して基板表面絶縁膜凹部2aが形成されている。
基板表面絶縁膜2上及び第1層目パッド5上に第1層目層間絶縁膜7が形成されている。基板凹部1a上に位置する第1層目層間絶縁膜7は除去されている。
第1層目層間絶縁膜7上及び第2層目パッド9上に第2層目層間絶縁膜11が形成されている。基板凹部1a上に位置する第2層目層間絶縁膜11は除去されている。
第2層目層間絶縁膜11上及び第3層目パッド13上に最終保護膜15が形成されている。基板凹部1a上に位置する最終保護膜15は除去されてパッド開口部15aが形成されている。
第3層目パッド凹部13aの上面は半導体基板1の表面よりも下方に配置されている。
プローブ針17の先端は、第3層目パッド13の第3層目パッド凹部13aの中央に接触する(二点鎖線参照)。図中の黒塗り矢印で示すように、プローブ針17の先端は、第3層目パッド13の表面を削りつつ、第3層目パッド凹部13aの中央から横滑りして、第3層目パッド凹部13aの側面に接触して停止する(実線参照)。このとき、プローブ針17の先端が第3層目パッド凹部13aの側面に接触することにより、図中の白抜き矢印で示すように、第3層目パッド凹部13aの側面から横方向の応力が生じる。
ボンディングワイヤーは、ワイヤー19aと、ワイヤー19aの先端に接続されたボール19bを備えている。半導体装置の上面に露出した第3層目パッド凹部13aの表面に、ワイヤー19aが接続されたボール19bが接続されている。この実施例では、第3層目パッド凹部13aは、ボール19bの側面が第3層目パッド凹部13aの側面に接触する寸法で形成されている。これにより、ボール19bの底面のみが第3層目パッド13に接触することによって第3層目パッド13とボール19bが接続されている場合に比べて、第3層目パッド13とボール19bの接触面積を増加させることができ、第3層目パッド13からのボール19bの脱落を低減できる。
さらに、ボール19bのはみ出しによるパッドエッジ部分の最終保護膜15の損傷防止の効果も得られる。
また、ボンディングワイヤーに替えて、第3層目パッド凹部13aに金属材料を埋め込んだボール端子を用いてもよい。
1a 基板凹部
2 基板表面絶縁膜
3 ポリ−メタル間層間絶縁膜
3a 間層間絶縁膜凹部
5 第1層目パッド
5a 第1層目パッド凹部
7 第1層目層間絶縁膜
9 第2層目パッド
9a 第2層目パッド凹部
11 第2層目層間絶縁膜
13 第3層目パッド
13a 第3層目パッド凹部
15 最終保護膜
15a パッド開口部
Claims (2)
- 半導体基板上に形成された層間絶縁膜及び最終保護膜と、金属材料からなるパッドと、パッド上の最終保護膜が除去されて形成されたパッド開口部を備えた半導体装置において、
前記半導体基板の表面に形成された基板凹部を備え、
前記パッドは、前記基板凹部内に形成された金属材料からなり、前記基板凹部に起因してパッド凹部を備え、
前記パッド凹部の上面は前記半導体基板表面よりも下方に配置されていることを特徴とする半導体装置。 - 前記パッドと前記半導体基板の間に基板表面絶縁膜が形成されている請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009259056A JP2011108686A (ja) | 2009-11-12 | 2009-11-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009259056A JP2011108686A (ja) | 2009-11-12 | 2009-11-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011108686A true JP2011108686A (ja) | 2011-06-02 |
Family
ID=44231877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009259056A Pending JP2011108686A (ja) | 2009-11-12 | 2009-11-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011108686A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2522481A1 (en) | 2011-05-13 | 2012-11-14 | Sumitomo Heavy Industries, Ltd. | Injection molding machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513948A (en) * | 1978-07-18 | 1980-01-31 | Pioneer Electronic Corp | Structure of electrode |
JPS63250142A (ja) * | 1987-04-06 | 1988-10-18 | Nec Corp | 半導体装置 |
JPH03209838A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置 |
JPH04254342A (ja) * | 1991-02-06 | 1992-09-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2003264206A (ja) * | 2002-03-07 | 2003-09-19 | Seiko Instruments Inc | 半導体装置 |
-
2009
- 2009-11-12 JP JP2009259056A patent/JP2011108686A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513948A (en) * | 1978-07-18 | 1980-01-31 | Pioneer Electronic Corp | Structure of electrode |
JPS63250142A (ja) * | 1987-04-06 | 1988-10-18 | Nec Corp | 半導体装置 |
JPH03209838A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置 |
JPH04254342A (ja) * | 1991-02-06 | 1992-09-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2003264206A (ja) * | 2002-03-07 | 2003-09-19 | Seiko Instruments Inc | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2522481A1 (en) | 2011-05-13 | 2012-11-14 | Sumitomo Heavy Industries, Ltd. | Injection molding machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104609358B (zh) | Mems器件及其形成方法 | |
JP2009117761A (ja) | 半導体装置およびその製造方法 | |
JP2009164607A (ja) | ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ | |
CN108155155B (zh) | 半导体结构及其形成方法 | |
TWI316741B (en) | Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure | |
US20070290204A1 (en) | Semiconductor structure and method for manufacturing thereof | |
JP2011108686A (ja) | 半導体装置 | |
US20170062313A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100746824B1 (ko) | 반도체 소자의 패드 구조 및 그 형성 방법 | |
JP2015002234A (ja) | 半導体装置及びその製造方法 | |
US20090014717A1 (en) | Test ic structure | |
US8951833B2 (en) | Defect free deep trench method for semiconductor chip | |
KR100971211B1 (ko) | 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법 | |
JP2008066440A (ja) | 半導体装置およびその製造方法 | |
JP3779288B2 (ja) | 半導体装置 | |
JP5759029B2 (ja) | 半導体装置 | |
KR20190117702A (ko) | 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아 | |
JP5466280B2 (ja) | 半導体装置 | |
US10923422B2 (en) | Semiconductor device | |
JP2005064218A (ja) | 半導体装置 | |
KR100640431B1 (ko) | 패시베이션층 형성 방법 | |
JP2016154252A (ja) | 半導体装置およびその製造方法 | |
JP5918421B2 (ja) | 半導体装置 | |
KR100609223B1 (ko) | 반도체 소자의 제조 방법 | |
JP5918422B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |