JP2011108686A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011108686A
JP2011108686A JP2009259056A JP2009259056A JP2011108686A JP 2011108686 A JP2011108686 A JP 2011108686A JP 2009259056 A JP2009259056 A JP 2009259056A JP 2009259056 A JP2009259056 A JP 2009259056A JP 2011108686 A JP2011108686 A JP 2011108686A
Authority
JP
Japan
Prior art keywords
pad
recess
layer
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009259056A
Other languages
English (en)
Inventor
Kikuo Saka
喜久男 坂
Yujo Tsujimoto
悠丞 辻本
Tomohiro Honjo
智裕 本庄
Tomokazu Konto
智計 近都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009259056A priority Critical patent/JP2011108686A/ja
Publication of JP2011108686A publication Critical patent/JP2011108686A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッド上でのプローブ針の先端の横滑りに起因する横方向の応力による層間絶縁膜や最終絶縁膜の損傷を防止する。
【解決手段】半導体基板1の表面に基板凹部1aが形成されている。パッドは、基板凹部1a内に形成された金属材料からなる第1層目パッド5、第2層目パッド9及び第3層目パッド13によって形成されている。第3層目パッド13上の最終保護膜15が除去されてパッド開口部15aが形成されている。上層側に位置する第3層目パッド13は、基板凹部1aに起因してパッド凹部13aを備えている。パッド凹部13aの上面は半導体基板1の表面よりも下方に配置されている。
【選択図】図1

Description

本発明は、半導体装置に関し、特に、半導体装置の電気的信号を入出力するための端子であるパッドの構造に関するものである。
半導体装置の電気特性を測定する場合、半導体装置の内部回路に繋がるパッドにプローブ針の先端を接触させ、このプローブ針を介して電気信号の入出力を行なって半導体装置の特性を観察する手法が用いられる(例えば特許文献1を参照)。
パッドにプローブ針を接触させるとき、パッドとプローブ針の接続を確実なものにする必要がある。金属材料からなるパッドの表面が酸化されて絶縁状態になっていることがあるので、通常、試験対象である半導体装置を上昇させ、又はプローブ針を下降させて、プローブ針を半導体装置のパッド表面に接触させた後、半導体装置をさらに上昇又はプローブ針をさらに下降させて、プローブ針をパッド表面にわずかに食い込ませる。このとき、プローブ針がパッドに食い込むと同時にプローブ針の先端に横方向にも力が加わり、プローブ針の先端がパッド表面上を滑る。
また、試験時には、パッドとプローブ針との位置ズレが生じることがある。
例えば、半導体装置が等間隔に作り込まれたウエハを保持したステージが平面上で移動を繰り返す。ステージの平面移動において、ステージの移動精度によってはウエハ上でのパッドとプローブ針との位置ズレが生じることがある。
別の位置ズレの要因として、プローブ針の変形がある。通常、半導体装置は複数のパッドを有しており、個々の半導体装置のパッド配置に合ったプローブ針の配置のプローブカードを使用する。多数のウエハに対してプローブカードを使用し続けると、個々のプローブ針の先端の高さやプローブ針の相互位置ズレが生じる。
また、電気測定開始前に作業者がプローブカードの個々のプローブ針先がパッド中央に当たるようにセットするが、作業のバラツキにより相対位置にズレが生じる。
このような位置ズレを考慮してパッドの必要サイズを決めているが、昨今の半導体装置のサイズの縮小に伴い、パッドサイズの縮小も求められている。回避策として、パッドの必要面積を確保するのではなく、半導体素子の上に確保する、即ち、パッド下まで半導体装置の回路、素子を作りこむ方法が考案されているが、パッドにプローブ針を当てた衝撃で半導体装置にダメージを与えることがある。
図5は、従来の半導体装置のパッド周辺を示す概略的な断面図である。
半導体基板31上にフィールド酸化膜33が形成され、さらにその上に第1層目層間絶縁膜35が形成されている。パッド形成領域の第1層目層間絶縁膜35上に第1層目パッド37が形成されている。第1層目層間絶縁膜35上及び第1層目パッド37上に第2層目層間絶縁膜39が形成されている。パッド形成位置で第1層目パッド37上の第2層目層間絶縁膜39には開口部が形成されている。
第1層目パッド37上及び第2層目層間絶縁膜39上に第2層目パッド41が形成されている。第2層目パッド41の端部は、第2層目層間絶縁膜39上に乗り上げており、第2層目パッド41の中央部よりも高い位置に配置されている。
第2層目層間絶縁膜39上及び第2層目パッド41の上に最終保護膜43が形成されている。第2層目パッド41上の最終保護膜43が除去されてパッド開口部43aが形成されている。
プローブ針の位置ズレにより、プローブ針がパッド中央部から外れてパッドに接触されると、プローブ針の先端の横滑りが発生した際、プローブ針の先端がパッド周囲の最終保護膜43に接触して最終保護膜43を損傷させてしまい、半導体装置の品質を低下させるという問題があった。
さらに、プローブ針がパッドに接触され、プローブ針の先端が横滑りを起こして最終保護膜43に接触したときに、プローブ針の先端が最終保護膜43を横方向に押し付けるために、層間絶縁膜35−パッド37間、パッド37−層間絶縁膜39間、層間絶縁膜39−パッド41間、及びパッド41−保護膜43間の各界面にせん断応力が働き、その応力により、それらの界面にダメージが発生するという問題があった。
このような問題は、ワイヤーボンディング用のパッドに限らず、装置の下面に複数のボール状の外部接続用接続端子(バンプ)が配列された半導体装置、例えばボールグリッドアレイ(BGA)やチップサイズパッケージ(CSP)におけるバンプ形成前のパッドへのプローブ針の接触時においても見られる。
本発明は、パッド上でのプローブ針の先端の横滑りに起因する横方向の応力による層間絶縁膜や最終絶縁膜の損傷を防止できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に形成された層間絶縁膜及び最終保護膜と、金属材料からなるパッドと、パッド上の最終保護膜が除去されて形成されたパッド開口部を備えた半導体装置であって、上記半導体基板の表面に形成された基板凹部を備え、上記パッドは、上記基板凹部内に形成された金属材料からなり、上記基板凹部に起因してパッド凹部を備え、上記パッド凹部の上面は上記半導体基板表面よりも下方に配置されているものである。
ここで、パッドは1層の金属材料層によって形成されていてもよいし、複数層の金属材料層によって形成されていてもよい。
本発明の半導体装置において、半導体装置の電気的特性の測定の際、パッドのパッド凹部内にプローブ針が接触される。このとき、プローブ針の先端が横滑りを起こすと、プローブ針の先端はパッド凹部の側面に接触して止まる。
本発明の半導体装置において、上記パッドと上記半導体基板の間に基板表面絶縁膜が形成されているようにしてもよい。
本発明の半導体装置では、半導体基板の表面に形成された基板凹部を備え、パッドは、基板凹部内に形成された金属材料からなり、基板凹部に起因してパッド凹部を備え、パッド凹部の上面は半導体基板表面よりも下方に配置されているようにしたので、パッドのパッド凹部内にプローブ針が接触され、プローブ針の先端が横滑りを起こしてパッド凹部の側面に接触しても、パッド凹部側壁の金属材料に圧縮応力は働くが、金属材料がひずむことにより、また、それ以上に力が働いたとしても金属材料が破壊されることにより、その応力は吸収されるので、半導体基板よりも上層の層間絶縁膜及び最終保護膜には伝達しない。これにより、パッド上でのプローブ針の先端の横滑りに起因する横方向の応力による層間絶縁膜や最終絶縁膜の損傷を防止できる。
本発明の半導体装置において、パッドと半導体基板の間に基板表面絶縁膜が形成されているようにすれば、パッドと半導体基板を絶縁できる。
一実施例のパッド周辺を概略的に示す断面図である。 同実施例のパッドにプローブ針が接触されるときの様子を説明するための概略的な断面図である。 同実施例にボンディングワイヤーが接続された状態を示す概略的な断面図である。 図1に示した実施例の製造工程例の一部を説明するための概略的な断面図である。 従来の半導体装置のパッド周辺を示す概略的な断面図である。
図1は、実施例のパッド周辺を概略的に示す断面図である。
パッド形成位置の半導体基板1の表面に凹部が形成されて基板凹部1aが形成されている。
基板凹部1a表面を含め、半導体基板1表面に基板表面絶縁膜2が形成されている。基板表面絶縁膜2は、例えばLOCOS(local oxidation of silicon)法によって形成されたフィールド酸化膜である。基板表面絶縁膜2には基板凹部1aに起因して基板表面絶縁膜凹部2aが形成されている。
半導体基板1上及び基板表面絶縁膜2上にポリ−メタル間層間絶縁膜3が形成されている。間層間絶縁膜3には基板凹部1a及び基板表面絶縁膜凹部2aに起因して層間絶縁膜凹部3aが形成されている。
パッド形成位置のポリ−メタル間層間絶縁膜3上に第1層目の金属配線パターン材料からなる第1層目パッド5が形成されている。第1層目パッド5には基板凹部1a及び基板表面絶縁膜凹部2aに起因して第1層目パッド凹部5aが形成されている。
基板表面絶縁膜2上及び第1層目パッド5上に第1層目層間絶縁膜7が形成されている。基板凹部1a上に位置する第1層目層間絶縁膜7は除去されている。
パッド形成位置の第1層目パッド5上及び第1層目層間絶縁膜7上に第2層目の金属配線パターン材料からなる第2層目パッド9が形成されている。第2層目パッド9には基板凹部1a、基板表面絶縁膜凹部2a及び第1層目パッド凹部5aに起因して第2層目パッド凹部9aが形成されている。
第1層目層間絶縁膜7上及び第2層目パッド9上に第2層目層間絶縁膜11が形成されている。基板凹部1a上に位置する第2層目層間絶縁膜11は除去されている。
パッド形成位置のび第2層目パッド9上及び第2層目層間絶縁膜11上に第3層目の金属配線パターン材料からなる第3層目パッド13が形成されている。第3層目パッド13には基板凹部1a、基板表面絶縁膜凹部2a、第1層目パッド凹部5a及び第2層目パッド凹部9aに起因して第3層目パッド凹部13aが形成されている。
第2層目層間絶縁膜11上及び第3層目パッド13上に最終保護膜15が形成されている。基板凹部1a上に位置する最終保護膜15は除去されてパッド開口部15aが形成されている。
この実施例において、本発明の半導体装置におけるパッドは第1層目パッド5、第2層目パッド9及び第3層目パッド13によって形成され、パッド凹部は第3層目パッド凹部13aによって形成されている。
第3層目パッド凹部13aの上面は半導体基板1の表面よりも下方に配置されている。
図2は、この実施例のパッドにプローブ針が接触されるときの様子を説明するための概略的な断面図である。
プローブ針17の先端は、第3層目パッド13の第3層目パッド凹部13aの中央に接触する(二点鎖線参照)。図中の黒塗り矢印で示すように、プローブ針17の先端は、第3層目パッド13の表面を削りつつ、第3層目パッド凹部13aの中央から横滑りして、第3層目パッド凹部13aの側面に接触して停止する(実線参照)。このとき、プローブ針17の先端が第3層目パッド凹部13aの側面に接触することにより、図中の白抜き矢印で示すように、第3層目パッド凹部13aの側面から横方向の応力が生じる。
この実施例では、第3層目パッド凹部13aの上面が半導体基板1の表面よりも下方に配置されているので、その横方向の応力は、第3層目パッド13から第2層目パッド9及び第1層目パッド5には伝達するが、パッド5,9,13がひずむこと又は破壊されることにより、その応力は吸収され、半導体基板1の表面よりも上層側に配置された層間絶縁膜7,11及び最終保護膜15には伝達しない。これにより、プローブ針17の先端の横滑りに起因する横方向の応力による層間絶縁膜7,11や最終絶縁膜15の損傷を防止できる。
図3は、この実施例にボンディングワイヤーが接続された状態を示す概略的な断面図である。
ボンディングワイヤーは、ワイヤー19aと、ワイヤー19aの先端に接続されたボール19bを備えている。半導体装置の上面に露出した第3層目パッド凹部13aの表面に、ワイヤー19aが接続されたボール19bが接続されている。この実施例では、第3層目パッド凹部13aは、ボール19bの側面が第3層目パッド凹部13aの側面に接触する寸法で形成されている。これにより、ボール19bの底面のみが第3層目パッド13に接触することによって第3層目パッド13とボール19bが接続されている場合に比べて、第3層目パッド13とボール19bの接触面積を増加させることができ、第3層目パッド13からのボール19bの脱落を低減できる。
さらに、ボール19bのはみ出しによるパッドエッジ部分の最終保護膜15の損傷防止の効果も得られる。
ただし、本発明の半導体装置において、第3層目パッド凹部13aは、ボール端子19bが第3層目パッド13に接続されたときに、ボール19bが第3層目パッド凹部13aの側面とは間隔をもつ寸法で形成されていてもよい。
また、ボンディングワイヤーに替えて、第3層目パッド凹部13aに金属材料を埋め込んだボール端子を用いてもよい。
図4は、図1に示した実施例の製造工程例の一部を概略的に示す断面図である。図4中のかっこ数字は以下に説明する各工程に対応している。
(1)半導体基板1上にシリコン酸化膜を形成する。写真製版技術及びエッチング技術により、そのシリコン酸化膜をパターニングして、基板凹部1aの形成位置を画定するためのシリコン酸化膜パターン21を形成する。
(2)エッチング技術により、シリコン酸化膜パターン21をマスクにして半導体基板1をエッチングして、基板凹部1aを形成する。
(3)シリコン酸化膜パターン21を除去する。酸素雰囲気下で熱処理を施して、基板凹部1a表面を含む半導体基板1表面にバッファ酸化膜23を形成する。バッファ酸化膜23上にシリコン窒化膜を形成する。写真製版技術及びエッチング技術により、そのシリコン窒化膜をパターニングして、基板凹部1aが形成されている位置を含むLOCOS酸化膜の形成位置に開口をもつシリコン窒化膜パターン25を形成する。
(4)酸素雰囲気下で熱処理を施して、基板凹部1a表面を含む半導体基板1表面にLOCOS酸化膜からなる基板表面絶縁膜2を形成する。基板表面絶縁膜2には基板凹部1aに起因して基板表面絶縁膜凹部2aが形成される。シリコン窒化膜パターン25とバッファ酸化膜23を除去する。
(5)図示しない位置の半導体基板1表面にトランジスタ等の半導体素子を形成する。半導体基板1上全面に例えばBPSG(Boro-Phospho Silicate Glass)膜からなるポリ−メタル間層間絶縁膜3を形成する。層間絶縁膜3には基板凹部1a及び基板表面絶縁膜凹部2aに起因して層間絶縁膜凹部3aが形成される。その後、通常のメタル配線形成工程を経て、図1に示した構造を得る。
以上、本発明の実施例を説明したが、数値、材料、配置等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、図1に示した実施例では、基板表面絶縁膜2としてLOCOS酸化膜を用いているが、本発明の半導体装置において基板表面絶縁膜はLOCOS酸化膜に形成されない。基板表面絶縁膜は、LOCOS法以外の方法で半導体基板表面に形成された熱酸化膜、例えばゲート酸化膜などであってもよいし、熱酸化処理以外の方法で形成された絶縁膜、例えばCVD(chemical vapor deposition)法によって形成された酸化膜、窒化膜、酸窒化膜、HTO(high temperature oxide)膜などであってもよい。
また、図1に示した実施例では、金属材料からなるパッドは、第1層目パッド5と第2層目パッド9と第3層目パッド13の積層構造によって形成されているが、パッドは単層の金属材料膜によって形成されていてもよいし、2層又は4層以上の金属材料膜の積層膜によって形成されていてもよい。
本発明は、半導体基板上に形成された層間絶縁膜及び最終保護膜と、金属材料からなるパッドと、パッド上の最終保護膜が除去されて形成されたパッド開口部を備えた半導体装置に適用できる。
1 半導体基板
1a 基板凹部
2 基板表面絶縁膜
3 ポリ−メタル間層間絶縁膜
3a 間層間絶縁膜凹部
5 第1層目パッド
5a 第1層目パッド凹部
7 第1層目層間絶縁膜
9 第2層目パッド
9a 第2層目パッド凹部
11 第2層目層間絶縁膜
13 第3層目パッド
13a 第3層目パッド凹部
15 最終保護膜
15a パッド開口部
特願平5−243319号公報

Claims (2)

  1. 半導体基板上に形成された層間絶縁膜及び最終保護膜と、金属材料からなるパッドと、パッド上の最終保護膜が除去されて形成されたパッド開口部を備えた半導体装置において、
    前記半導体基板の表面に形成された基板凹部を備え、
    前記パッドは、前記基板凹部内に形成された金属材料からなり、前記基板凹部に起因してパッド凹部を備え、
    前記パッド凹部の上面は前記半導体基板表面よりも下方に配置されていることを特徴とする半導体装置。
  2. 前記パッドと前記半導体基板の間に基板表面絶縁膜が形成されている請求項1に記載の半導体装置。
JP2009259056A 2009-11-12 2009-11-12 半導体装置 Pending JP2011108686A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009259056A JP2011108686A (ja) 2009-11-12 2009-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259056A JP2011108686A (ja) 2009-11-12 2009-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2011108686A true JP2011108686A (ja) 2011-06-02

Family

ID=44231877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259056A Pending JP2011108686A (ja) 2009-11-12 2009-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2011108686A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2522481A1 (en) 2011-05-13 2012-11-14 Sumitomo Heavy Industries, Ltd. Injection molding machine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513948A (en) * 1978-07-18 1980-01-31 Pioneer Electronic Corp Structure of electrode
JPS63250142A (ja) * 1987-04-06 1988-10-18 Nec Corp 半導体装置
JPH03209838A (ja) * 1990-01-12 1991-09-12 Nec Corp 半導体装置
JPH04254342A (ja) * 1991-02-06 1992-09-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2003264206A (ja) * 2002-03-07 2003-09-19 Seiko Instruments Inc 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513948A (en) * 1978-07-18 1980-01-31 Pioneer Electronic Corp Structure of electrode
JPS63250142A (ja) * 1987-04-06 1988-10-18 Nec Corp 半導体装置
JPH03209838A (ja) * 1990-01-12 1991-09-12 Nec Corp 半導体装置
JPH04254342A (ja) * 1991-02-06 1992-09-09 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2003264206A (ja) * 2002-03-07 2003-09-19 Seiko Instruments Inc 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2522481A1 (en) 2011-05-13 2012-11-14 Sumitomo Heavy Industries, Ltd. Injection molding machine

Similar Documents

Publication Publication Date Title
CN104609358B (zh) Mems器件及其形成方法
JP2009117761A (ja) 半導体装置およびその製造方法
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
CN108155155B (zh) 半导体结构及其形成方法
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US20070290204A1 (en) Semiconductor structure and method for manufacturing thereof
JP2011108686A (ja) 半導体装置
US20170062313A1 (en) Semiconductor device and method for manufacturing the same
KR100746824B1 (ko) 반도체 소자의 패드 구조 및 그 형성 방법
JP2015002234A (ja) 半導体装置及びその製造方法
US20090014717A1 (en) Test ic structure
US8951833B2 (en) Defect free deep trench method for semiconductor chip
KR100971211B1 (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP2008066440A (ja) 半導体装置およびその製造方法
JP3779288B2 (ja) 半導体装置
JP5759029B2 (ja) 半導体装置
KR20190117702A (ko) 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아
JP5466280B2 (ja) 半導体装置
US10923422B2 (en) Semiconductor device
JP2005064218A (ja) 半導体装置
KR100640431B1 (ko) 패시베이션층 형성 방법
JP2016154252A (ja) 半導体装置およびその製造方法
JP5918421B2 (ja) 半導体装置
KR100609223B1 (ko) 반도체 소자의 제조 방법
JP5918422B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401