KR20190117702A - 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아 - Google Patents

웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아 Download PDF

Info

Publication number
KR20190117702A
KR20190117702A KR1020197027529A KR20197027529A KR20190117702A KR 20190117702 A KR20190117702 A KR 20190117702A KR 1020197027529 A KR1020197027529 A KR 1020197027529A KR 20197027529 A KR20197027529 A KR 20197027529A KR 20190117702 A KR20190117702 A KR 20190117702A
Authority
KR
South Korea
Prior art keywords
substrate
electrical contacts
polyimide
forming
top surface
Prior art date
Application number
KR1020197027529A
Other languages
English (en)
Other versions
KR102193853B1 (ko
Inventor
저스틴 히로키 사토
보미 첸
월터 룬디
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20190117702A publication Critical patent/KR20190117702A/ko
Application granted granted Critical
Publication of KR102193853B1 publication Critical patent/KR102193853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0217—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/0509—Disposition of the additional element of a single via
    • H01L2224/05091—Disposition of the additional element of a single via at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/80139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

제1 기재(substrate)를 제2 기재에 접합시키는 방법으로서, 제1 기재는 제1 기재의 상부 표면 상에 제1 전기 접점들을 포함하고, 제2 기재는 제2 기재의 저부 표면 상에 제2 전기 접점들을 포함하는, 방법이 제공된다. 본 방법은 둥근 상부 모서리를 갖는 폴리이미드의 블록(block)을 제1 기재의 상부 표면 상에 형성하는 단계; 및 제1 전기 접점들이 제2 전기 접점들에 맞닿을 때까지 제1 기재의 상부 표면과 제2 기재의 저부 표면을 서로를 향해 수직으로 이동시키는 단계로서, 상기 이동 중에 제2 기재는 폴리이미드의 둥근 상부 모서리와 접촉하게 되어 제1 기재와 제2 기재가 서로에 대해 측방향으로 이동하게 되는, 상기 단계를 포함한다.

Description

웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아
관련 출원
본 출원은, 2017년 3월 28일자로 출원되고 본 명세서에 참고로 포함되는 미국 가출원 제62/477,963호의 이익을 주장한다.
기술분야
본 발명은 반도체 제조 공정에 관한 것으로, 구체적으로는 반도체 다이(die)를 반도체 웨이퍼(wafer)에 접합시키는 것에 관한 것이다.
현재, 종래의 다이 적층(stacking) 공정은 몇몇 응용에 대해 원하는 정밀도로 다이를 웨이퍼에 성공적으로 접합시킬 수 없다. 예를 들어, 일 유형의 회로(예컨대, 디지털 처리 회로)를 포함하는 다이를 다른 유형의 회로(예컨대, 아날로그 회로 및 메모리)를 포함하는 웨이퍼에 접합시키는 것을 필요로 하는 응용이 있다. 다이는 웨이퍼 상의 상대 커넥터(reciprocal connector)와 접촉하고 연결되는 전기 커넥터(예컨대, 노출된 전도체 또는 패드)를 포함한다. 성공적인 접합을 위해, 다이가 웨이퍼에 접합될 때 신뢰성 있는 전기적 연결이 형성되도록 커넥터들이 접합 전에 서로 정렬될 필요가 있다. 그러나, 장치 기하학적 구조가 계속 축소됨에 따라, 접합이 행해질 때 다이와 웨이퍼 사이의 전기적 연결이 이루어지도록 접합 전에 다이를 웨이퍼에(더 구체적으로는, 각각의 커넥터를) 정렬시키는 것이 더 어려워지게 된다. 원하는 정렬을 얻는 데 매우 고가의 복잡한 정렬 장비가 필요할 수 있다. 게다가, 커넥터를 함께 압착시키는 것이 항상 즉각적이고/즉각적이거나 오래 지속되는 전기적 연결을 생성하지는 않는다.
정렬 구조체가 접합 부위에 인접하게 형성되어 접합 중에 오정렬된 다이를 적절한 정렬 상태로 안내하는 하나의 해법이 제시되었다. 다이가 웨이퍼 상으로 하강함에 따라, 임의의 오정렬이 존재하면, 다이는 물리적으로 정렬 구조체에 부딪치고, 다이가 웨이퍼에 도달할 때까지 다이와 웨이퍼가 서로 적절히 정렬되도록 그러한 물리적 접촉에 의해 측방향으로 이동된다. 이러한 정렬 기술을 사용하는 종래의 시도는 정렬 구조체용으로 Al, 이산화규소, 또는 질화규소와 같은 재료를 사용하였다. 그러나, 이들 재료는 물리적 접촉 시 다이를 측방향으로 효과적으로 안내하기에 충분한 탄성이 없고(정렬 구조체 및 다이 둘 모두에 과도한 손상이 있게 되고), 그러한 재료를 사용하여 충분히 깊은 정렬 구조체를 생성하는 것이 어려웠다. 그러한 강성 정렬 구조체와 다이의 충돌은 다이를 적절한 위치로 효과적으로 안내하지 못한다. 중국 특허 공보 제102403308호는 중합체를 정렬 구조체용으로 사용하는 것을 제시하였지만, 이러한 해법을 구현하기 위한 임의의 특정 중합체를 확인하지 못하였다. 많은 유형의 중합체가 Al, 산화물 또는 질화물보다 더 탄성적이지만, 이들은 정렬 구조체로서의 역할을 하기에는 접합 중에 필요한 고온(예컨대, 100C 초과)에서 너무 연질이며, 이들은 전형적으로 그러한 온도에서 연소된다.
고가의 복잡한 정렬 장비를 사용하지 않고도 다이를 웨이퍼에 신뢰성 있게 정렬시키면서 다이와 웨이퍼가 함께 접합될 때 이들 사이의 전기적 연결의 생성을 효과적으로 가능하게 하는 정렬 구조체 및 기술이 필요하다.
제1 기재(substrate)를 제2 기재에 접합시키는 방법으로서, 제1 기재는 제1 기재의 상부 표면 상에 제1 전기 접점들을 포함하고, 제2 기재는 제2 기재의 저부 표면 상에 제2 전기 접점들을 포함하는, 상기 방법에 의해 전술한 문제점 및 필요성이 처리된다. 본 방법은 둥근 상부 모서리를 갖는 폴리이미드의 블록(block)을 제1 기재의 상부 표면 상에 형성하는 단계; 및 제1 전기 접점들이 제2 전기 접점들에 맞닿을 때까지 제1 기재의 상부 표면과 제2 기재의 저부 표면을 서로를 향해 수직으로 이동시키는 단계로서, 상기 이동 중에 제2 기재는 폴리이미드의 둥근 상부 모서리와 접촉하게 되어 제1 기재와 제2 기재가 서로에 대해 측방향으로 이동하게 되는, 상기 단계를 포함한다.
제1 기재를 제2 기재에 접합시키는 방법으로서, 제1 기재는 제1 기재의 상부 표면 상에 제1 전기 접점들을 포함하고, 제2 기재는 제2 기재의 저부 표면 상에 제2 전기 접점들을 포함하는, 방법이 제공된다. 본 방법은 제1 기재의 상기 상부 표면 위에 그리고 제1 전기 접점들 위에 제1 재료를 형성하는 단계, 제1 재료를 통해 연장되는 비아(via)들을 형성하여 제1 전기 접점들을 노출시키는 단계, 비아들 내에 Sn-Cu 재료를 형성하는 단계, 제1 기재의 상부 표면 위에 폴리이미드의 층을 형성하는 단계, 폴리이미드의 층의 하나 이상의 부분을 선택적으로 제거하여, 둥근 상부 모서리를 갖는 폴리이미드의 블록을 제1 기재의 상부 표면 위에 남기는 단계, 및 Sn-Cu 재료가 제2 전기 접점들에 맞닿을 때까지 제1 기재의 상부 표면과 제2 기재의 저부 표면을 서로를 향해 수직으로 이동시키는 단계로서, 상기 이동 중에 제2 기재는 폴리이미드의 둥근 상부 모서리와 접촉하게 되어 제1 기재와 제2 기재가 서로에 대해 측방향으로 이동하게 되는, 상기 단계를 포함한다.
상부 표면 및 상부 표면 상의 제1 전기 접점들을 갖는 제1 기재, 저부 표면 및 저부 표면 상의 제2 전기 접점들을 갖는 제2 기재, 및 각각 제1 전기 접점들 중 하나와 제2 전기 접점들 중 하나 사이에 배치되고 전기적으로 접촉하는 Sn-Cu 재료의 복수의 블록들을 포함하는 접합된 조립체가 제공된다.
본 발명의 다른 목적 및 특징은 명세서, 청구범위, 및 첨부 도면의 검토에 의해 명백해질 것이다.
도 1 내지 도 9는 폴리이미드 정렬 구조체를 형성하는 단계들을 예시한 측단면도.
도 10 내지 도 15는 다이를 웨이퍼에 정렬 및 접합시키는 단계들을 예시한 측단면도.
본 발명은 다이의 저부 표면을 웨이퍼의 상부 표면에 접합시키기 위한 정렬 및 전기적 연결 기술과 정렬 구조체이다. 웨이퍼는 회로 및 다른 전도성 요소가 그 상에 형성되는 그리고 (그 상에 형성된 회로를 도시하지 않고서) 도 1에 도시된 기재(10)를 포함할 수 있고, 기재의 상부 표면에서 수직으로 연장되는 금속 접점(12)을 포함한다. 금속 접점(12)과 다이 사이의 접합 및 전기적 연결을 용이하게 하기 위해, 도 2에 도시된 바와 같이, 절연 재료의 층(14)(예컨대, 층간 유전체(inter-layer dielectric; IMD))이 구조체 위에 형성되고 평탄화된다. 도 3에 도시된 바와 같이, 비아(16)가 절연체(14) 내에 형성되며, 이때 각각의 비아(16)는 아래로 금속 접점(12)들 중 하나까지 연장되고 이를 노출시킨다. 비아(16)는 포토리소그래피(photolithography) 공정을 사용하여 형성될 수 있으며, 이 공정에서 포토 레지스트(photo resist)가 절연체(14) 위에 형성되고 마스크(mask)를 사용하여 선택적으로 노출 및 현상된다. 이어서, 포토 레지스트의 선택적인 부분이 제거되어, 각각의 금속 접점 위의 절연체(14)를 노출시킨다. 이어서, 에칭(etch)이 절연체(14)의 노출된 부분 상에 수행되어 절연체 내에 비아(16)를 생성한다.
Sn-Cu 합금의 층이 구조체 위에 침착되어, 비아(16)를 충전한다. 이어서, 도 4에 도시된 바와 같이, Sn-Cu 합금이 절연체(14)의 상부 표면으로부터 제거되지만 비아를 Sn-Cu 접점(18)으로 충전되게 하도록 Sn-Cu 합금이 화학 기계적 연마(chemical mechanical polish; CMP)를 사용하여 건식 에칭되거나(dry etched) 또는 후면 연마된다(polished back). (산화물 또는 질화물과 같은 무기 재료의) 패시베이션(passivation) 층(20)이 구조체 위에 형성된다. 도 5에 도시된 바와 같이, 패시베이션 층(20)을 통해 선택적으로 에칭하고, 구조체를 알루미늄으로 덮고, 패시베이션 층이 에칭된 곳을 제외하고는 알루미늄 에칭을 수행하여 알루미늄을 제거함으로써, 알루미늄 패드(aluminum pad)(22)가 Sn-Cu 접점(18) 중 일부 위에 형성될 수 있다.
도 6에 도시된 바와 같이, 제2 패시베이션 층(24)이 구조체 위에 형성된다. 이러한 제2 패시베이션 층은 폴리이미드로 형성된다. 도 7에 도시된 바와 같이, 폴리이미드(24)의 선택적인 부분(24a)이 포토리소그래피 공정에서 광자에 노출된다. 대안적으로, 전체 웨이퍼 접촉 마스크가 이러한 패턴화를 행하기 위해 사용될 수 있다. 도 8에 도시된 바와 같이, 폴리이미드(24)의 노출된 부분(24a)이 제거되어, 다이에 접합될 Sn-Cu 접점(18)을 폴리이미드의 링(24b)이 둘러싸게 한다. 폴리이미드의 링(24b)은 경화되며, 그 상부 모서리(24c)가 테이퍼지도록 그 에지를 둥글게 한다. 도 9에 도시된 바와 같이, 링 내부의 패시베이션 층(20)이 에칭을 통해 제거되어, Sn-Cu 접점(18)을 노출시킨다. Sn-Cu 접점을 둘러싸는 결과적으로 생성된 정렬 구조체(26)는 패시베이션 재료의 링(20) 위의 폴리이미드의 링(24b)을 포함하는데, 이들은 함께 Sn-Cu 접점(18)에 대해 H의 총 높이를 갖는다. 비-제한적인 예에서, 정렬 구조체의 총 높이(H)는 15 내지 20 μm일 수 있다.
기계적-로봇 지원 개략 정렬(mechanical-robot assisted rough alignment)을 사용하여, 다이(30)(예컨대, 바람직하게는 구리로 제조된 저부 표면 전기 접점(32)을 갖는 300 mm 다이)가 접합을 위한 웨이퍼 위에 배치되고 웨이퍼에 가능한 한 가장 잘 정렬된다. 도 10에 도시된 바와 같이, 어느 정도의 초기 측방향 오정렬이 있을 수 있다. 도 11 내지 도 13에 도시된 바와 같이, 다이(30)가 오정렬된 상태로 하강함에 따라, 이는 정렬 구조체(26)의 폴리이미드(24b)의 테이퍼진 모서리(24c)와 접촉하게 되며, 여기서 폴리이미드는 충격을 흡수하고(도 11), 폴리이미드의 테이퍼진 모서리(24c)의 경사진 프로파일(profile)이 다이를 측방향으로 편향시켜(도 12), 다이가 웨이퍼에 도달함에 따라 다이를 그의 적절한 정렬을 향해 안내한다(도 13). 최종 배치 후에, 웨이퍼의 Sn-Cu 접점(18)은 다이(30) 상의 대응하는 접점(32)과 전기적으로 접촉된다. 바람직하게는 소정량의 힘이 가해져서 다이(30)를 웨이퍼에 대해 가압하게 되고, 웨이퍼의 Sn-Cu 접점(18)이 다이(30) 상의 구리 접점(32)에 자동-솔더링될(auto-solder) 때까지 (즉, 도 14에 도시된 바와 같이 접점들(18, 32) 사이에 솔더 접합부(solder bond)(34)를 생성함으로써) 열이 가해진다. 냉각 후에, 접합이 완료되며, 이때 솔더 접합부(34)가 웨이퍼 접점(18)과 다이 접점(32)을 함께 연결한다. 도 15에 도시된 바와 같이, 다이(30)가 적소에 접합된 후에 와이어(36)가 알루미늄 접점(22)에 연결될 수 있다.
(적절한 기계적 정렬로) 다이를 적소로 안내하기 위한 폴리이미드의 사용은 많은 이점을 갖는다. 그것은 더 작은 장치 기하학적 구조의 경우에도 적절히 형성된 전기적 연결로써 다이를 웨이퍼에 신뢰성 있게 접합시키는 것을 가능하게 한다. 폴리이미드는 링과 같은 높은 비-취성 정렬 구조체에서 감광성-광 현상가능하다. 감광성 폴리이미드는 현상되어 제거되고, 추가의 에칭 없이도 사용될 수 있다. 폴리이미드는 또한 패시베이션 층을 에칭하여 Sn-Cu 접점을 노출시키기 위한 마스크 층으로서 역할을 한다. 정렬 구조체(26)는 무기 베이스(base)(즉, 패시베이션 층(20)) 및 유기 상부 부분(즉, 다이와 접촉하고 초기 접촉의 충격의 일부를 흡수하며 정렬 보정 측방향력을 제공하기 위한 탄성 재료로서의 폴리이미드 상부 부분(24b)) 둘 모두를 포함한다. 폴리이미드(24b)의 테이퍼진 측벽(24c)은 다이(30)를 효과적으로 안내하면서 양 구조체에 대한 손상을 최소화시킨다. 비아간(via to via) 연결의 정렬 공차는 개구 및 정렬 링의 임계 치수 한계의 변동보다 크다. 몇몇 경우에, 링 및 에지 비아에 대한 어느 정도의 손상이 있을 수 있으며, 그 이유는 폴리이미드(24b)가 바람직하게는 접합 후에 전체적으로 제거된다는 의미에서 희생적이기 때문이다. 게다가, 몇몇 응용에서 폴리이미드 링에 인접한 전기 접점들 중 하나 이상이 더미(dummy) 접점이 되어 실제로 전기 신호에 사용되지 않는 것(즉, 전기적 연결부가 아닌 것)이 바람직할 수 있다.
자동-솔더링을 위한 Sn-Cu 합금 접점의 사용도 또한 많은 이점을 갖는다. 그것은 고밀도 접합(예컨대, 다이당 수천 개의 접합부)을 위한 전기적 연결 형성을 신뢰성 있게 제공하고, 폴리이미드 정렬 구조체와 적합하다. Sn-Cu 접점은 열(그리고 선택적으로 어느 정도의 압축력)을 단순히 가함으로써 다이의 대응 구리 접점에 대한 솔더 연결부를 형성한다. Sn-Cu 재료는 웨이퍼 또는 다이를 손상시킬 수 있는 더 높은 온도를 필요로 하지 않고도 웨이퍼와 다이 사이의 자가-솔더링을 가능하게 하기에 충분히 낮은 융점을 갖는다. Sn 대 Cu의 상대 백분율은 변할 수 있다. 백분율로서 너무 많은 Sn은 CMP를 어렵게 만들 것이고, 백분율로서 너무 많은 Cu는 에칭을 어렵게 만들 것이다. 전체 조성 범위의 백분율로서 0.5 내지 5%의 Cu 및 95 내지 99.5%의 Sn이 충분히 낮은 충분한 온도에서의 CMP 처리, 에칭 처리 및 효과적인 자가-솔더 형성 사이에서 전체 조성의 백분율의 이상적인 균형을 달성하는 것으로 밝혀졌다. 균일한 침착된 Sn-Cu 합금 재료를 사용하여 접점(18)을 형성하는 것이 바람직하지만, Sn 및 Cu의 교번하는 그리고 반복되는 별개의 층을 침착시킴으로써 접점(18)을 형성하는 것이 또한 가능하다. 그 후에, 어닐링이 수행될 것이며, 따라서 Sn이 Cu와 합금화된다.
본 발명은 전술되고 본 명세서에 예시된 실시예(들)로 제한되는 것이 아니라, 임의의 청구항들의 범주 내에 있는 임의의 그리고 모든 변형들을 포괄한다는 것이 이해될 것이다. 예를 들어, 본 명세서에서 본 발명에 대한 언급은 임의의 청구항 또는 청구항 용어의 범주를 제한하도록 의도되는 것이 아니라, 대신에, 청구항들 중 하나 이상에 의해 커버될 수 있는 하나 이상의 특징들에 대해 언급하는 것일 뿐이다. 전술된 재료들, 공정들, 및 수치 예들은 단지 예시적일 뿐이며, 청구범위를 제한하는 것으로 간주되어서는 안 된다. 또한, 폴리이미드 정렬 구조체가 다이가 배치될 위치 주위의 연속 링일 수 있지만, 이는 링 형상일 필요가 없고(예컨대, 정사각형 또는 다이의 형상과 정합하거나 적합할 수 있는 임의의 다른 형상일 수 있고), 연속적일 필요가 없다(예컨대, 이는 부분 링 형상을 갖는, 접점의 대향 측에 폴리이미드의 다수의 블록을 갖는 등의 폴리이미드 정렬 구조체의 하나 이상의 개별적인 별개의 블록일 수 있다). Sn-Cu를 사용하는 자가-솔더링 해법은 폴리이미드 정렬 구조체를 구현하지 않고도 구현될 수 있고, 그 반대의 경우도 마찬가지이지만, 이들은 함께 다이/웨이퍼 접합의 종래 기술에 비해 상당한 이점을 제공한다. 다이를 웨이퍼 상으로 하강시키는 것은 다이 저부 표면을 웨이퍼 상부 표면을 향해 수직으로 이동시키는 것을 포함한다. 그러나, 이들 표면을 접촉시키는 것은 두 표면을 서로를 향해 수직으로 이동시킴으로써 광범위하게는 달성될 수 있으며, 이는 다이를 정지된 웨이퍼를 향해 이동시키거나, 웨이퍼를 정지된 다이를 향해 이동시키거나, 다이 및 웨이퍼 둘 모두를 동시에 서로를 향해 이동시킴으로써 달성될 수 있다. 마지막으로, 폴리이미드 정렬 구조체는 밑에 있는 패시베이션 층(22) 없이도 구현될 수 있다.
본 명세서에 사용된 바와 같이, 용어들 "~ 위에" 및 "~ 상에"의 둘 모두는 포괄적으로 "~ 상에 직접적으로"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)와 "~ 상에 간접적으로"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)를 포함한다는 것에 주의하여야 한다. 마찬가지로, "인접한"이라는 용어는 "직접적으로 인접한"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "간접적으로 인접한"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, "~에 실장되는"이라는 용어는 "~에 직접적으로 실장되는"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "~에 간접적으로 실장되는"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, 그리고 "전기적으로 커플링되는"이라는 용어는 "~에 전기적으로 직접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 어떠한 중간의 재료들 또는 요소들도 없음)과 "~에 전기적으로 간접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 중간의 재료들 또는 요소들이 있음)을 포함한다. 예를 들어, "기재 위에" 요소를 형성하는 것은 어떠한 중간의 재료들/요소들도 사이에 두지 않고 기재 상에 직접적으로 요소를 형성하는 것뿐만 아니라 하나 이상의 중간의 재료들/요소들을 사이에 두어 기재 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.

Claims (23)

  1. 제1 기재(substrate)를 제2 기재에 접합시키는 방법으로서,
    상기 제1 기재는 상기 제1 기재의 상부 표면 상에 제1 전기 접점들을 포함하고, 상기 제2 기재는 상기 제2 기재의 저부 표면 상에 제2 전기 접점들을 포함하며, 상기 방법은:
    둥근 상부 모서리를 갖는 폴리이미드의 블록(block)을 상기 제1 기재의 상기 상부 표면 상에 형성하는 단계; 및
    상기 제1 전기 접점들이 상기 제2 전기 접점들에 맞닿을 때까지 상기 제1 기재의 상기 상부 표면과 상기 제2 기재의 상기 저부 표면을 서로를 향해 수직으로 이동시키는 단계로서, 상기 이동 중에 상기 제2 기재는 상기 폴리이미드의 상기 둥근 상부 모서리와 접촉하게 되어 상기 제1 기재와 상기 제2 기재가 서로에 대해 측방향으로 이동하게 되는, 상기 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 폴리이미드 블록은 상기 제1 전기 접점들을 둘러싸는 링 형상을 갖는, 방법.
  3. 제1항에 있어서,
    상기 폴리이미드 블록과 상기 제1 기재 사이에 배치되는 무기 재료의 층을 형성하는 단계를 추가로 포함하는, 방법.
  4. 제3항에 있어서, 상기 무기 재료는 산화물 및 질화물 중 하나인, 방법.
  5. 제1항에 있어서, 상기 제1 전기 접점들의 각각은 Sn-Cu 재료를 포함하는, 방법.
  6. 제5항에 있어서, 상기 Sn-Cu 재료는 전체 조성의 백분율로서 0.5% 내지 5%의 Cu를 포함하는, 방법.
  7. 제5항에 있어서, 상기 제1 전기 접점들의 각각은 상기 Sn-Cu 재료와 접촉하는 금속 블록을 추가로 포함하는, 방법.
  8. 제5항에 있어서,
    상기 제1 전기 접점들의 각각과 상기 제2 전기 접점들 중 하나 사이에 솔더 연결부가 형성되도록 상기 제1 및 제2 전기 접점들에 열을 가하는 단계를 추가로 포함하는, 방법.
  9. 제1항에 있어서,
    상기 이동 후에 상기 폴리이미드 블록을 제거하는 단계를 추가로 포함하는, 방법.
  10. 제1항에 있어서, 상기 제1 기재는 상기 상부 표면 상에 제3 전기 접점을 포함하고, 상기 방법은:
    상기 제3 전기 접점 상에 알루미늄 패드를 형성하는 단계로서, 상기 폴리이미드 블록의 일부분이 바로 상기 알루미늄 패드 상에 있는, 상기 단계; 및
    상기 알루미늄 패드에 와이어를 연결하는 단계
    를 추가로 포함하는, 방법.
  11. 제1항에 있어서, 상기 폴리이미드 블록을 형성하는 단계는:
    상기 제1 기재의 상기 상부 표면 위에 폴리이미드 층을 형성하는 단계;
    상기 폴리이미드 층의 부분들을 광에 노출시키는 단계; 및
    광에 노출된 상기 폴리이미드 층의 상기 부분들을 제거하는 단계
    를 포함하는, 방법.
  12. 제1 기재를 제2 기재에 접합시키는 방법으로서,
    상기 제1 기재는 상기 제1 기재의 상부 표면 상에 제1 전기 접점들을 포함하고, 상기 제2 기재는 상기 제2 기재의 저부 표면 상에 제2 전기 접점들을 포함하며, 상기 방법은:
    상기 제1 기재의 상기 상부 표면 위에 그리고 상기 제1 전기 접점들 위에 제1 재료를 형성하는 단계;
    상기 제1 재료를 통해 연장되는 비아(via)들을 형성하여 상기 제1 전기 접점들을 노출시키는 단계;
    상기 비아들 내에 Sn-Cu 재료를 형성하는 단계;
    상기 제1 기재의 상기 상부 표면 위에 폴리이미드의 층을 형성하는 단계;
    상기 폴리이미드의 층의 하나 이상의 부분을 선택적으로 제거하여, 둥근 상부 모서리를 갖는 폴리이미드의 블록을 상기 제1 기재의 상기 상부 표면 위에 남기는 단계; 및
    상기 Sn-Cu 재료가 상기 제2 전기 접점들에 맞닿을 때까지 상기 제1 기재의 상기 상부 표면과 상기 제2 기재의 상기 저부 표면을 서로를 향해 수직으로 이동시키는 단계로서, 상기 이동 중에 상기 제2 기재는 상기 폴리이미드의 상기 둥근 상부 모서리와 접촉하게 되어 상기 제1 기재와 상기 제2 기재가 서로에 대해 측방향으로 이동하게 되는, 상기 단계
    를 포함하는, 방법.
  13. 제12항에 있어서, 상기 폴리이미드 블록은 상기 제1 전기 접점들을 둘러싸는 링 형상을 갖는, 방법.
  14. 제12항에 있어서,
    상기 폴리이미드 블록과 상기 제1 기재 사이에 무기 재료의 층을 형성하는 단계를 추가로 포함하는, 방법.
  15. 제14항에 있어서, 상기 무기 재료는 산화물 및 질화물 중 하나인, 방법.
  16. 제12항에 있어서, 상기 Sn-Cu 재료는 전체 조성의 백분율로서 0.5% 내지 5%의 Cu를 포함하는, 방법.
  17. 제12항에 있어서,
    상기 Sn-Cu 재료와 상기 제2 전기 접점들 사이에 솔더 연결부가 형성되도록 상기 Sn-Cu 재료에 열을 가하는 단계를 추가로 포함하는, 방법.
  18. 제12항에 있어서, 상기 Sn-Cu 재료를 형성하는 단계는:
    Sn 재료 및 Cu 재료의 별개의 교번 층들을 형성하는 단계; 및
    상기 Sn 재료 층들이 상기 Cu 재료 층들과 합금화되도록 상기 교번 층들을 어닐링(annealing)하는 단계
    를 포함하는, 방법.
  19. 제12항에 있어서, 상기 Sn-Cu 재료를 형성하는 단계는:
    상기 제1 재료 위에 그리고 상기 비아들 내에 Sn-Cu 합금의 층을 형성하는 단계; 및
    상기 비아들 내에 상기 Sn-Cu 합금을 남기면서 상기 제1 재료 위의 상기 Sn-Cu 합금의 층을 제거하는 단계
    를 포함하는, 방법.
  20. 제12항에 있어서, 상기 제1 기재는 상기 상부 표면 상에 제3 전기 접점을 포함하고, 상기 방법은:
    상기 제3 전기 접점 상에 알루미늄 패드를 형성하는 단계로서, 상기 폴리이미드 블록의 일부분이 바로 상기 알루미늄 패드 상에 있는, 상기 단계; 및
    상기 알루미늄 패드에 와이어를 연결하는 단계
    를 추가로 포함하는, 방법.
  21. 제12항에 있어서,
    상기 이동 후에 상기 폴리이미드 블록을 제거하는 단계를 추가로 포함하는, 방법.
  22. 상부 표면 및 상기 상부 표면 상의 제1 전기 접점들을 갖는 제1 기재;
    저부 표면 및 상기 저부 표면 상의 제2 전기 접점들을 갖는 제2 기재; 및
    각각 상기 제1 전기 접점들 중 하나와 상기 제2 전기 접점들 중 하나 사이에 배치되고 전기적으로 접촉하는 Sn-Cu 재료의 복수의 블록들
    을 포함하는, 접합된 조립체.
  23. 제22항에 있어서, 상기 Sn-Cu 재료의 상기 블록들의 각각은 전체 조성의 백분율로서 0.5% 내지 5%의 Cu를 포함하는, 접합된 조립체.
KR1020197027529A 2017-03-28 2018-03-15 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아 KR102193853B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762477963P 2017-03-28 2017-03-28
US62/477,963 2017-03-28
US15/921,563 US10381330B2 (en) 2017-03-28 2018-03-14 Sacrificial alignment ring and self-soldering vias for wafer bonding
US15/921,563 2018-03-14
PCT/US2018/022720 WO2018182990A1 (en) 2017-03-28 2018-03-15 Sacrificial alignment ring and self-soldering vias for wafer bonding

Publications (2)

Publication Number Publication Date
KR20190117702A true KR20190117702A (ko) 2019-10-16
KR102193853B1 KR102193853B1 (ko) 2020-12-23

Family

ID=63669772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027529A KR102193853B1 (ko) 2017-03-28 2018-03-15 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아

Country Status (7)

Country Link
US (1) US10381330B2 (ko)
EP (1) EP3602618A4 (ko)
JP (1) JP7011665B2 (ko)
KR (1) KR102193853B1 (ko)
CN (1) CN110383457B (ko)
TW (1) TWI667729B (ko)
WO (1) WO2018182990A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189600B2 (en) 2019-12-11 2021-11-30 Samsung Electronics Co., Ltd. Method of forming sacrificial self-aligned features for assisting die-to-die and die-to-wafer direct bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228587A1 (en) * 2014-02-13 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Concentric Bump Design for the Alignment in Die Stacking

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5770889A (en) 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6110806A (en) 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
ITTO20010086A1 (it) * 2001-01-30 2002-07-30 St Microelectronics Srl Procedimento per sigillare e connettere parti di microsistemi elettromeccanici, fluidi, ottici e dispositivo cosi' ottenuto.
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
DE10308871B3 (de) * 2003-02-28 2004-07-22 Infineon Technologies Ag Halbleiterchip zum Aufbau eines Halbleiterchipstapels
JP2006270075A (ja) * 2005-02-22 2006-10-05 Nec Electronics Corp 半導体装置
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US8525333B2 (en) * 2008-03-17 2013-09-03 Renesas Electronics Corporation Electronic device and manufacturing method therefor
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
CN102403308A (zh) 2010-09-13 2012-04-04 上海新储集成电路有限公司 一种不对称多芯片系统级集成封装器件及其封装方法
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130241057A1 (en) * 2012-03-14 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Direct Connections to Through Vias
US20130256913A1 (en) * 2012-03-30 2013-10-03 Bryan Black Die stacking with coupled electrical interconnects to align proximity interconnects
US9196532B2 (en) * 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
CN102937945B (zh) 2012-10-24 2015-10-28 上海新储集成电路有限公司 一种上下堆叠多颗芯片时减少芯片间互连线的方法
CN102891114B (zh) 2012-10-24 2015-01-28 上海新储集成电路有限公司 一种上下堆叠的片上系统芯片的制作方法
CN102916915A (zh) 2012-10-24 2013-02-06 上海新储集成电路有限公司 一种在堆叠芯片之间传输超高速信号的方法
CN102945823B (zh) 2012-10-24 2015-05-27 上海新储集成电路有限公司 一种减小堆叠芯片上互连输入输出管脚面积的方法
CN102970254B (zh) 2012-10-25 2015-03-04 上海新储集成电路有限公司 一种提高堆叠芯片系统中芯片之间信号传输效率的方法
CN102931167A (zh) 2012-10-25 2013-02-13 上海新储集成电路有限公司 一种在堆叠芯片之间传输驱动大电流信号的方法
CN103019303B (zh) 2012-12-26 2016-02-10 上海新储集成电路有限公司 时序路径上保持时间的调节装置与方法
KR101489209B1 (ko) * 2013-08-26 2015-02-04 에스에프씨 주식회사 유기 전계 발광 소자 및 이의 제조방법
CN106057758A (zh) * 2015-04-14 2016-10-26 台湾积体电路制造股份有限公司 用于晶圆级封装件的互连结构及其形成方法
JPWO2016199437A1 (ja) * 2015-06-12 2018-03-29 株式会社ソシオネクスト 半導体装置
CN105468569A (zh) 2015-11-17 2016-04-06 上海新储集成电路有限公司 一种包含大容量非易失性存储器的嵌入式系统
US9802274B2 (en) * 2016-03-21 2017-10-31 Indium Corporation Hybrid lead-free solder wire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228587A1 (en) * 2014-02-13 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Concentric Bump Design for the Alignment in Die Stacking

Also Published As

Publication number Publication date
EP3602618A1 (en) 2020-02-05
CN110383457A (zh) 2019-10-25
US20180286836A1 (en) 2018-10-04
US10381330B2 (en) 2019-08-13
CN110383457B (zh) 2023-04-18
TW201842619A (zh) 2018-12-01
KR102193853B1 (ko) 2020-12-23
JP7011665B2 (ja) 2022-01-26
TWI667729B (zh) 2019-08-01
EP3602618A4 (en) 2021-04-21
WO2018182990A1 (en) 2018-10-04
JP2020512697A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
CN100383938C (zh) 半导体装置及其制造方法
CN106548996B (zh) 具有锯齿形边缘的伪金属
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
KR100455404B1 (ko) 반도체장치 및 그 제조방법
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
CN116705737A (zh) 半导体封装
US20070045836A1 (en) Stacked chip package using warp preventing insulative material and manufacturing method thereof
KR101266642B1 (ko) 집적 회로 및 본드 패드 형성 방법
KR20080050332A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20160034755A (ko) 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR101610349B1 (ko) 솔더링 릴리프 방법 및 솔더링 릴리프 방법을 사용하는 반도체 디바이스
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
CN106653731B (zh) 半导体装置中的侧壁桥互连体
KR102193853B1 (ko) 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아
JP4170313B2 (ja) 半導体装置の製造方法
JP2011119481A5 (ko)
US11923292B2 (en) Semiconductor device and method of fabricating the same
US8399998B2 (en) Semiconductor package requiring reduced manufacturing processes
US20200381320A1 (en) Semiconductor device with a dielectric between portions
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
KR101624851B1 (ko) 내장형 재배선을 갖는 반도체 장치 및 이의 제조 방법
US20230078980A1 (en) Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant