CN106057758A - 用于晶圆级封装件的互连结构及其形成方法 - Google Patents

用于晶圆级封装件的互连结构及其形成方法 Download PDF

Info

Publication number
CN106057758A
CN106057758A CN201610223678.5A CN201610223678A CN106057758A CN 106057758 A CN106057758 A CN 106057758A CN 201610223678 A CN201610223678 A CN 201610223678A CN 106057758 A CN106057758 A CN 106057758A
Authority
CN
China
Prior art keywords
tube core
face
polymeric layer
moulding compound
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610223678.5A
Other languages
English (en)
Inventor
张智浩
江宗宪
陈冠宇
张纬森
郭庭豪
蔡豪益
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/686,530 external-priority patent/US9373604B2/en
Priority claimed from US15/052,105 external-priority patent/US9659896B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106057758A publication Critical patent/CN106057758A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

用于形成器件封装件的方法包括在多个管芯周围形成模塑料以及在管芯上方层压聚合物层。在形成模塑料时，管芯的顶面由膜层覆盖，并且聚合物层横向延伸超出管芯的边缘部分。该方法还包括在聚合物层中形成导电通孔，其中，导电通孔在管芯的一个的顶面处电连接至接触焊盘。本发明的实施例还涉及用于晶圆级封装件的互连结构及其形成方法。

Description

用于晶圆级封装件的互连结构及其形成方法
本申请是2014年8月20日提交的美国申请第14/464,487号的部分继续申请案，其内容结合于此作为参考。
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及用于晶圆级封装件的互连结构及其形成方法。
背景技术
在诸如晶圆级封装(WLP)的传统封装技术的方面，再分布层(RDL)可以形成在管芯上方并且电连接至管芯中的有源器件。然后可以形成诸如凸块下金属化(UBM)上的焊球的外部输入/输出(I/O)焊盘以通过RDL电连接至管芯。封装技术的有利特征是形成扇出封装件的可能性。因此，管芯上的I/O焊盘可以再分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。
在这种封装技术中，可以在管芯周围形成模塑料以提供表面区域以支撑扇出互连结构。例如，RDL通常包括形成在管芯和模塑料上方的一个或多个聚合物层。导电部件(例如，导线和/或通孔)形成在聚合物层中并且将管芯上的I/O焊盘电连接至RDL上方的外部I/O焊盘。外部I/O焊盘可以设置在管芯和模塑料上方。
发明内容
本发明的实施例提供了一种器件封装件，包括：第一管芯和第二管芯，所述第一管芯的顶面与所述第二管芯的顶面相对于所述第一管芯的主表面垂直偏移；模塑料，沿着所述第一管芯和所述第二管芯的侧壁延伸，其中，所述模塑料的顶面的至少部分包括倾斜表面，并且所述顶面的部分位于所述第一管芯和所述第二管芯之间；聚合物层，与所述模塑料的顶面、所述第一管芯的顶面和所述第二管芯的顶面接触，其中，所述聚合物层的顶面齐平；以及第一导电部件，位于所述聚合物层中，其中，所述导电部件电连接至所述第一管芯。
本发明的另一实施例提供了一种方法，包括：在衬底上放置第一管芯和第二管芯，所述第一管芯的高度与所述第二管芯的高度不同，其中，所述第一管芯的高度是从所述衬底的表面至所述第一管芯的离所述衬底最远的表面的最短距离，并且所述第二管芯的高度是从所述衬底的表面至所述第二管芯的离所述衬底最远的表面的最短距离；沿着所述第一管芯和所述第二管芯的侧壁形成模塑料，其中，在形成所述模塑料时，所述第一管芯的顶面和所述第二管芯的顶面由膜层覆盖；在所述第一管芯和所述第二管芯上方层压聚合物层，其中，所述聚合物层横向延伸超出所述第一管芯和所述第二管芯的边缘部分；在所述聚合物层中形成第一导电通孔，其中，所述第一导电通孔在所述第一管芯的顶面处电连接至接触焊盘；以及在所述聚合物层中形成第二导电通孔，其中，所述第二导电通孔在所述第二管芯的顶面处电连接至接触焊盘。
本发明的又一实施例提供了一种方法，包括：在衬底上放置多个管芯，其中，第一管芯的第一厚度与第二管芯的第二厚度不同；在所述衬底上方传递模制模塑料，并且所述模塑料沿着所述多个管芯的每个的侧壁延伸，其中，所述多个管芯的每个的顶面在所述传递模制期间由膜层覆盖；在所述多个管芯上方形成聚合物层；在所述聚合物层中至少部分地形成导电部件，其中，所述导电部件电连接至所述多个管芯的一个的接触焊盘；以及在所述导电部件上方形成电连接至所述导电部件的外部连接件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B示出了根据一些实施例的器件封装件的截面图。
图2A和图2B至图13示出了根据一些实施例的制造器件封装件的中间步骤的截面图。
图14至图20示出了根据一些其他实施例的制造器件封装件的中间步骤的截面图。
图21A和图21B示出了根据一些可选实施例的器件封装件的截面图。
图22示出了根据一些实施例的用于形成器件封装件的工艺流程图。
图23至图26示出了根据一些实施例的器件封装件的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在具体地描述示出的实施例之前，一般地将描述公开的实施例的有利特征和方面。一般来说，公开了模塑料表面上的聚合物膜涂层(例如，用于再分布层(RDL)结构)的新结构和方法，其简化了封装件处理并且降低了工艺成本。
下面描述了用于形成扇出封装件和相应的结构的方法。在一些实施例中，使用传递模制工艺在管芯周围形成模塑料。在形成模塑料之后，管芯的顶面可以保持暴露。因此，不必对模塑料实施研磨工艺(或其他回蚀刻技术)来暴露管芯。由于传递模制工艺，模塑料的顶面可以具有约5μm至约10μm的总厚度变化(TTV，例如，顶面的最高点和最低点之间的距离)。使用层压工艺(例如，真空层压、热辊层压等)在模塑料和管芯上方形成聚合物层(例如，第一RDL)。层压工艺还可以包括通过例如压力夹紧平坦化聚合物层的顶面。随后在聚合物层上方形成各个导电部件(例如，导线和/或通孔)和/或额外的RDL层。因此，可以使用传递模制和层压工艺在管芯和模塑料上方形成扇出RDL结构，这可以降低制造封装件的整体成本。
图1A示出了根据各个实施例的扇出器件封装件100的截面图。封装件100包括管芯102、设置在管芯周围的模塑料104以及形成在管芯102和模塑料104上方的RDL106(例如，具有导电部件120)。管芯102可以是半导体管芯并且可以是诸如处理器、逻辑电路、存储器、模拟电路、数字电路、混合信号等的任何类型的集成电路。管芯102可以包括衬底、有源器件和互连结构(未单独地示出)。例如，衬底可以包括掺杂或未掺杂的块状硅或绝缘体上半导体(SOI)衬底的有源层。通常地，SOI衬底包括形成在绝缘层上的诸如硅的半导体材料层。例如，绝缘层可以是埋氧(BOX)层或氧化硅层。在诸如硅衬底或玻璃衬底的衬底上提供绝缘层。可选地，衬底可以包括诸如锗的其他元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。也可以使用诸如多层或梯度衬底的其他衬底。
可以在衬底的顶面处形成诸如晶体管、电容器、电阻器、二极管、光电二极管、熔断器等的有源器件。可以在有源器件和衬底上方形成互连结构。互连结构可以包括包含使用任何合适的方法形成的导电部件(例如，包括铜、铝、钨、它们的组合等的导线和通孔)的层间介电(ILD)和/或金属间介电(IMD)层。ILD和IMD可以包括设置在这种导电部件之间的具有例如低于约4.0或甚至2.0的k值的低k介电材料。在一些实施例中，。ILD和IMD可以由通过诸如旋转、化学汽相沉积(CVD)和等离子体增强CVD(PECVD)的任何合适的方法形成的例如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物、它们的组合等制成。互连结构电连接各个有源器件以在管芯102内形成功能电路。由这种电路提供的功能可以包括存储结构、处理结构、传感器、放大器、功率分布、输入/输出电路等。本领域普通技术人员将理解，以上实例仅提供用于说明的目的以进一步解释本发明的应用而不旨在以任何方式限制本发明。其他电路可以根据需要用于给定应用。
可以在互连结构上方形成输入/输出(I/O)和钝化部件。例如，接触焊盘110可以形成在互连结构上方并且可以通过互连结构中的各个导电部件电连接至有源器件。接触焊盘110可以包括诸如铝、铜等的导电材料。此外，可以在互连结构和接触焊盘上方形成钝化层112。在一些实施例中，钝化层112可以由诸如氧化硅、未掺杂的硅酸盐玻璃、氮氧化硅等的非有机材料形成。也可以使用其他合适的钝化材料。钝化层112的部分可以覆盖接触焊盘110的边缘部分。
也可以在接触焊盘110上方可选择地形成诸如额外的钝化层、导电柱和/或凸块下金属化(UBM)层的额外的互连结构。例如，图1A的封装件100包括位于接触焊盘110上方的UBM层114。UBM层114可以延伸在钝化层112上方并且覆盖钝化层112的部分。相反，图1B示出了封装件150，其中省略了UBM层114。管芯102的各个部件可以由任何合适的方法形成并且不在此进一步详述。此外，上述的管芯102的通常部件和配置仅是一个示例实施例，并且管芯102可以包括任何数量的以上部件以及其他部件的任何组合。
在管芯102周围设置模塑料104。例如，在模塑料104/管芯102的顶视图(未示出)中，模塑料104可以环绕管芯102。如将在下图中更详细地描述的，可以使用传递模制工艺形成模塑料104，其不覆盖管芯102的顶面。由于传递模制工艺，模塑料104的顶面可能基本上不是齐平的。例如，模塑料104可以包括靠着管芯102的侧壁的倾斜的凹进的表面104’。虽然图1A将倾斜的表面104’示出为具有基本上线性的轮廓，但是在其他实施例中，表面104’可以是非线性的(例如，凹形或凸形)。模塑料104的顶面的其他部分可以包括角度和高度的类似的变化。在各个实施例中，模塑料104的顶面的TTV T1可以为约5μm至约10μm。
可以在管芯102和模塑料104上方形成一个或多个RDL106。RDL106可以横向延伸超出管芯102的边缘以提供扇出互连结构。RDL106可以包括具有与管芯102和模塑料104的顶面接触的底面的最底部的聚合物层108。如随后将更详细地解释的，可以使用诸如真空层压、热压层压等的层压工艺形成聚合物层108。在一些实施例中，聚合物层108可以包括聚酰亚胺、聚苯并恶唑(PBO)、环氧化物、底部填充膜、模制底部填充膜或任何其他合适的层压膜材料。聚合物层108可以或可以不包括诸如二氧化硅填料、玻璃填料、氧化铝、氧化硅等的任何填料材料。此外，由于层压工艺和/或单独的压力夹紧工艺器件的压力夹紧，聚合物层108的顶面可以是基本上齐平的。例如，聚合物层108的顶面的TTV可以小于约5μm以提供用于形成RDL106的额外部件的合适的表面。相反，聚合物层108的底面可以基本上不是齐平的。例如，聚合物层108的底面与模塑料104接触并且可以具有约5μm至约10μm的TTV T1。
RDL106还可以包括导电部件120(例如，导线120A和导电通孔120B)和额外的聚合物层122。导线120A可以形成在聚合物层108上方，并且导电通孔120B可以延伸穿过聚合物层122且电连接至管芯102的接触焊盘110。聚合物层122也可以形成在聚合物层108上方。在各个实施例中，聚合物层122可以是与聚合物层108类似的层压膜材料，其可以使用类似的层压工艺形成。可选地，聚合物层122可以包括其他聚合物材料，例如，包括使用诸如旋涂技术等的任何合适的方式形成的聚酰亚胺(PI)、PBO、苯并环丁烯(BCB)、环氧化物、硅树脂、丙烯酸酯、纳米填充的酚树脂、氟化聚合物、聚降冰片烯等。RDL106还可以包括基于封装件设计位于聚合物层122和导电部件120上方的具有设置在其中的导电部件的任何数量的额外的聚合物层(未示出)。
可以在RDL106上方设置诸如外部连接件126的额外的封装件部件。连接件126可以是设置在凸块下金属化(UBM)124上的球栅阵列(BGA)球、可控塌陷连接芯片(C4)凸块等，UBM124可以形成在RDL106上方。连接件126可以通过RDL106电连接至管芯102。连接件126可以用于将封装件100电连接至诸如另一器件管芯、封装衬底、印刷电路板、母板等的其他封装组件。
图2A和图2B至图5示出了根据各个实施例的形成模塑料104和聚合物层108的各个中间阶段的截面图。参照图2A，管芯102设置在载体200上。通常地，载体200在随后的处理步骤期间为管芯102提供临时机械和结构支撑。以这种方式，减小或防止对管芯102的损坏。例如，载体200可以包括玻璃、氧化硅、氧化铝等。在载体200上方设置临时粘合层202(例如，粘着层、光热转换(LTHC)涂层、紫外(UV)膜等)。可以使用设置在管芯102的背侧上的粘合层202和/或额外的粘合层204(例如，管芯附接膜(DAF))的组合将管芯临时地粘附至载体200。
在一些实施例中，管芯102可以包括第一管芯102A和第二管芯102B，其中，第一管芯102A具有与第二管芯102B不同的尺寸。这在图2B中示出。例如，第一管芯102A可以具有与第二管芯102B不同的高度、宽度或长度。两个管芯102可以具有第一管芯102A的顶面的最上表面与第二管芯102B的顶面的最上表面之间的高度差Z，其中，沿着管芯102的侧壁在从载体200至管芯102的最远表面的方向上测量高度。在一些实施例中，高度差可以为约2μm或以上。
在一些实施例中，第一管芯102A与第二管芯102B是相同类型的管芯。例如，制造工艺可以产生使用类似的工艺构建但是具有不同高度的两个管芯102。在一些实施例中，第一管芯102A与第二管芯102B是不同类型的管芯并且可以使用相同或不同的制造工艺制造。例如，第一管芯102A可以具有与第二管芯102B不同的器件和电路，和/或可以用于与第二管芯102B不同的功能。
如图2B所示，在一些实施例中，管芯102的接触焊盘110的顶面可以与其中设置接触焊盘110的管芯102的顶面齐平。在其他实施例中，例如，如图2A所示，接触焊盘110设置在管芯102的顶面上。
图3和图4示出了例如使用真空层压工艺在管芯102上方形成聚合物层108。首先参照图3，载体200(具有安装至载体200的管芯102)设置在模制装置205的顶板和底板206之间。顶板和底板206可以包括用于提供结构支撑的诸如金属、陶瓷等的合适的材料。离型膜208可以设置在顶板206的底面上，并且聚合物层108可以设置在离型膜208的底面上。在一些实施例中，离型膜208包括聚对笨二甲酸乙二醇酯(PET)、聚四氟乙烯或可以临时支撑聚合物层108并且在形成各个部件之后可以从聚合物层108去除的任何其他材料。
聚合物层108可以设置在离型膜208的底面上(例如，面向管芯102)。聚合物层108可以包括诸如具有或没有填料材料的聚酰亚胺、PBO、环氧化物、底部填充膜、模制底部填充膜等的层压膜材料。聚合物层108可以通过相对较弱的键附接至离型膜208的底面。例如，在放置在管芯102上之前，可以不固化或仅部分固化聚合物层108。随后，例如，如箭头210所示，可以移动顶板和/或底板206以将聚合物层108的底面接触至管芯102的顶面。
图4示出了在管芯102的顶面上设置聚合物层108之后的模制装置205。聚合物层108可以覆盖管芯102的顶面(例如，覆盖接触焊盘110和钝化层112)。聚合物层108可以不扩展延伸超出管芯102的顶面。例如，间隙207可以保持设置在聚合物层108下方的管芯102之间。此外，聚合物层108下方缺乏任何支撑材料可以导致聚合物层108的底面基本上不齐平。例如，聚合物层108的底面(标记为108’)可以具有约5μm至约10μm的TTV T1。TTV T1可以是管芯102的间距(例如，节距P1)和间隙207的相应的横向尺寸的变量。例如，在间距P1为约100μm至约200μm的实施例中，TTV T1可以更小(例如，约5μm)。作为另一实例，在间距P1为约1mm至约2mm的实施例中，TTV T1可以更大(例如，约10μm)。
在管芯102上设置聚合物层108之后，可以实施固化工艺以将聚合物层108粘附至管芯102的顶面。例如，在一些实施例中，可以在约25℃至约175℃的温度下固化聚合物层108约30秒至约10分钟。固化工艺可以根据聚合物层108的材料而变化。在各个实施例中，将足够的压力施加(例如，通过顶板和/或底板206)至聚合物层108，从而使得聚合物层108的顶面基本上齐平(例如，具有小于5μm的TTV)。
接下来，在图5中，例如，使用传递模制工艺在间隙207中形成模塑料104。聚合物层108可以在模制工艺期间用作覆盖管芯102的顶面(例如，覆盖接触焊盘110和钝化层112)的膜层。模塑料104包括诸如环氧树脂、模制底部填充物等的合适的材料。在一些实施例中，传递模制工艺包括以液体的形式将模塑料104分配在管芯102之间(例如，在间隙207中)。接下来，可以实施固化工艺以硬化模塑料104。模塑料104的顶面可以接触聚合物层108的底面，并且因此模塑料104的顶面可以具有与聚合物层108的底面类似的轮廓。例如，模塑料104的顶面可以包括靠着管芯102的侧壁的倾斜的凹进的表面104’。模塑料104的顶面的其他部分可以包括角度和/或高度的类似的变化。在各个实施例中，模塑料104的顶面(和聚合物层108的相应的底面)的TTV T1可以为约5μm至约10μm。因此，可以使用层压和传递模制工艺在封装件100中形成模塑料104和聚合物层108。
图2A至图5示出了根据一些实施例的在模塑料104之前形成聚合物层108。在可选实施例中，可以采用在封装件100中形成各个元件的可选顺序。例如，图6至图8示出了在模塑料104之后形成聚合物层108。
在图6中，在形成聚合物层108之前，在管芯102周围分配模塑料104。例如，管芯102(由载体200支撑)可以放置在模制装置205的底板206上，并且离型膜208(例如，由顶板206支撑)可以用于在传递模制期间覆盖管芯102的顶面。模塑料104可以以液体的形式分配在管芯102之间并且然后被固化。由于传递模制工艺，模塑料104的顶面可以基本上不齐平(例如，具有约5μm至约10μm的TTV T1)，并且可以具有例如倾斜的和/或凹进的部分104’。TTV T1可以根据管芯102的间距P1而变化。
接下来，如图7所示，从管芯102和载体200去除顶板和底板206以及离型膜208。例如，离型膜208可以包括与模塑料104具有相对较弱的粘合键的材料，并且离型膜208(和附接的顶板206)可以使用机械力去除。例如，离型膜208可以包括PET、聚四氟乙烯等。由于离型膜208的放置，模塑料104可以形成在管芯102周围而不覆盖管芯102的顶面。因此，不需实施额外的工艺(例如，研磨)以暴露管芯102的部分(例如，接触焊盘110)，从而节省工艺成本。
在图8中，使用合适的层压工艺在管芯102和模塑料104上方形成聚合物层108。例如，管芯102(由载体200支撑)可以放置在顶板和底板206’之间。顶板和底板206’可以是与模制装置205的顶板/底板206相同的支撑件，或顶板和底板206’可以是另一处理装置(例如，层压工具)的部件。顶板和底板206’可以用于将聚合物层108放置在管芯102和模塑料104上方。离型膜208’可以设置在聚合物层108和顶板206’之间。可选地，热辊层压工艺(例如，包括滚压装置，未示出)可以用于滚压管芯102和模塑料104上的聚合物层108。
在管芯102/模塑料104上设置聚合物层108之后，可以实施固化工艺以将聚合物层108粘合至管芯102和模塑料104的顶面。例如，可以在约25℃至约175℃的温度下固化聚合物层108约30秒至约10分钟。对聚合物层108施加压力夹紧(例如，通过使用顶板和/或底板206’施加合适的量的压力)以使聚合物层108的顶面齐平。例如，在压力夹紧之后，聚合物层108的顶面可以具有小于约5μm的TTV，其可以是用于在聚合物层108上方可靠地形成额外的RDL部件(例如，导电部件和/或额外的聚合物层)的合适的TTV。此外，在一些实施例中，高温膜(例如，高温PBO膜，未示出)可以可选择地设置在聚合物层108上方，被固化和被平坦化(例如，使用压力夹紧工艺)。当部分地固化高温膜时(例如，约50％至约70％固化)，可以对高温膜施加压力夹紧工艺。
在图9中，从顶板和底板206去除具有形成在其上的模塑料104和聚合物层108的管芯102。离型膜208可以使用机械力辅助顶板和底板206的去除。例如，离型膜208可以包括不具有与聚合物层108的高粘合的材料(例如，PET、聚四氟乙烯等)，并且离型膜208可以使用机械力去除而不损坏器件封装件的其他部件。接下来，在图10中，例如，使用诸如光刻、激光钻孔和/或蚀刻技术的任何合适的工艺在聚合物层108中形成开口212以暴露接触焊盘110。
图11和图12示出了诸如导电通孔120B和导线120A的各个导电部件120的形成。首先，在图11中，用导电材料(例如，铜、银、金等)填充开口212以形成导电通孔120B。开口212的填充可以包括首先沉积晶种层(未示出)以及用导电材料电化学镀开口212。导电材料可以过填充开口212，并且可以实施化学机械抛光(CMP)或其他回蚀刻技术以去除聚合物层108上方的导电材料的过量部分。导电通孔120B可以电连接至管芯102的接触焊盘110。
接下来，在图12中，在聚合物层108上方形成导线120A(例如，包括铜、银、金等)。导线120A的形成可以包括沉积晶种层(未示出)，使用具有多个开口的掩模层(未示出)以限定导线120A的形状，并且例如使用电化学镀工艺在掩模层中填充开口。然后可以去除掩模层。
可以在聚合物层108和导电部件120上方形成额外的部件。例如，图13示出了在聚合物层108和导电部件120上方形成另一聚合物层122。可以使用诸如层压、旋涂工艺等的任何合适的工艺形成聚合物层122。因此，RDL106形成在管芯102和模塑料104上方。RDL106的聚合物层和导电部件的数量不限于图13的示出的实施例。例如，RDL106可以包括多个聚合物层中的任何数量的堆叠的电连接的导电部件。
如图13进一步示出的，可以在RDL106上方形成诸如外部连接件126(例如，BGA球、C4凸块等)的额外的封装部件。连接件126可以设置在UBM124上，UBM124也可以形成在RDL106上方。连接件126可以通过RDL106电连接至一个或多个管芯102。连接件126可以用于将管芯102电连接至诸如另一器件管芯、中介板、封装衬底、印刷电路板、母板等的其他封装组件。随后，可以去除载体200，并且可以使用合适的管芯锯切技术沿着划线分割管芯102(包括RDL106、UBM124和连接件126的相应的部分)。
图14至图20示出了根据一些可选实施例的制造器件封装件的各个中间步骤的截面图，该器件封装件具有延伸穿过模塑料的中间通孔。在图14中，在载体衬底200上方(例如，粘合层202上)形成各个中间通孔302。中间通孔302可以包括例如铜、镍、银、金等，并且可以通过任何合适的工艺形成。例如，可以在载体200上方形成晶种层(未示出)，并且具有开口的图案化的光刻胶(未示出)可以用于限定中间通孔302的形状。该开口可以暴露晶种层，并且该开口可以填充有导电材料(例如，用电化学镀工艺)。随后，可以以灰化和/或湿剥离工艺去除光刻胶，留下载体200上的中间通孔302。也可以通过铜线接合工艺(例如，不需要掩模、光刻胶和铜镀)使用铜线柱形成中间通孔302。中间通孔302的顶面可以或可以不基本上齐平。可以在邻近的中间通孔302的组之间设置开口304，并且开口304可以具有足够大的尺寸以在其中设置管芯102(例如，见图15)。
接下来，在图15中，在中间通孔302之间的开口304中放置管芯102。中间通孔302的顶面可以高于管芯102的顶面。图16和图17示出了在管芯102周围形成模塑料104和在管芯102上方形成聚合物层108。聚合物层108可以足够厚以超出中间通孔302的顶面。聚合物层108和模塑料104可以使用诸如图2至图5(例如，在模塑料104之前形成聚合物层108)或图6至图8(例如，在模塑料104之后形成聚合物层108)所述的方法的层压和传递模制技术形成。聚合物层108的形成还可以包括压力夹紧工艺(例如，使用顶板和/或底板206)以平坦化聚合物层108的顶面。
在图18中，可以对聚合物层108实施减薄工艺以暴露中间通孔302。例如，可以对聚合物层108的顶面施加研磨、CMP、飞切工艺或其他回蚀刻技术以暴露中间通孔302。在图19中，在聚合物层108中图案化开口212(例如，通过激光钻孔、光刻和/或蚀刻技术)以暴露管芯102的接触焊盘110。
随后，在图20中，在聚合物层108上方形成RDL106的其他部件。例如，在聚合物层108上方形成导电部件120和额外的聚合物层122。如图20进一步示出的，可以在RDL106上方形成UBM124上的诸如外部连接件126(例如，BGA球、C4凸块等)的额外的封装部件。连接件126可以通过RDL106电连接至一个或多个管芯102和/或中间通孔302。随后，可以去除载体200，并且可以使用合适的管芯锯切技术沿着划线分割管芯102(包括相应的中间通孔302和部分RDL106、UBM124和连接件126)。在一些实施例中，可以在封装件300的背侧(例如，侧300’)上形成额外的部件(例如，额外的RDL、连接件、散热部件等)，并且中间通孔302可以用于在前侧RDL106和位于封装件300的背侧上的这种部件之间提供电连接。因此，使用传递模制和层压工艺形成具有延伸穿过模塑料104的中间通孔的器件封装件300。
图21A和图21B分别示出了根据可选实施例的器件封装件500和550的截面图。封装件500和550可以基本类似于封装件100，其中，相同的参考字符标示相同的元件。例如，如上所述，可以使用传递模制工艺在管芯102周围形成模塑料104，并且可以在模塑料104上方形成具有第一聚合物层108的RDL106。用于聚合物层108的形成工艺可以产生具有基本平坦的顶面的聚合物层108(例如，由于包括压力夹紧的层压工艺)。RDL106还可以包括电连接至管芯102的各个导电部件120(例如，导电通孔120B和导线120A)，并且外部连接件126可以形成在这种导电部件120上方且电连接至这种导电部件120。图21A示出了这样的实施例，其中，在导电部件120上方也形成UBM124，并且在UBM124上设置连接件126。在一些实施例中，也可以在RDL106上方形成一个或多个额外的钝化层(未示出)，其中，这些额外的钝化层的一些可选择地覆盖UBM124的边缘。可选地，如图21B所示，可以省略UBM124，并且连接件126可以直接设置在RDL106中的导线120A上。
如封装件500和550中进一步包括的，可以在连接件126周围形成模制底部填充物502以对连接件126提供结构支撑和/或对下面的器件层(例如，RDL106)提供保护。在一些实施例中，使用与模塑料104基本类似的工艺形成底部填充物502。例如，在附接连接件126之前，可以使用如上所述的传递模制工艺形成底部填充物502。结果，底部填充物502的顶面可以是非平坦的。随后，可以图案化(例如，使用光刻、激光钻孔和/或蚀刻技术)底部填充物502以暴露下面的UBM124(例如，如图21A所示)或导线120A(如图21B所示)，并且连接件126可以放置在这种导电部件上。
图22示出了根据各个实施例的用于形成器件封装件的工艺流程图400。在步骤402中，例如，使用传递模制工艺在管芯(例如，管芯102)周围形成模塑料(例如，模塑料104)。模塑料可以不延伸在管芯的顶面上方或覆盖管芯的顶面。例如，在形成模塑料时，管芯的顶面的可以由膜层(例如，层压膜层或离型膜层)覆盖。在步骤406中，在管芯的顶面上方层压聚合物层(例如，聚合物层108)。聚合物层可以横向延伸超出管芯的边缘。在一些实施例中，在模塑料(步骤402)之前形成聚合物层，并且聚合物层可以在模制期间用作覆盖管芯的顶面的膜层。在其他实施例中，在模塑料之后形成聚合物层，并且在模制期间使用的膜层是离型膜层，在聚合物层的形成之前去除离型膜层。
在步骤408中，通过压力夹紧平坦化聚合物层的顶面。例如，通过模制装置或通过不同的层压装置压力夹紧。在一些实施例中，可以在层压工艺期间(例如，在用于将聚合物粘附至管芯的顶面的固化工艺期间)实施压力夹紧。可选地或额外地，可以与层压单独地实施压力夹紧。接下来，在步骤410中，在聚合物中形成导电通孔(例如，通孔120B)，导电通孔电连接至管芯(例如，电连接至管芯102中的导电焊盘110)。也可以形成诸如额外的聚合物层、导电部件(例如，导线、导电通孔和/或延伸穿过模塑料的中间通孔)、UBM、外部连接件等的其他部件。
公开了用于形成扇出器件封装件和相应的结构的方法。在一些实施例中，使用传递模制工艺在管芯周围形成模塑料，其中，管芯的顶面在模制工艺期间由膜层覆盖。模塑料可以不形成为覆盖管芯的顶面，并且不需对模塑料实施研磨工艺(或其他回蚀刻技术)来暴露管芯，从而简化了模制工艺并且降低了制造成本。由于传递模制工艺，模塑料的顶面可以具有约5μm至约10μm的TTV。
使用层压工艺(例如，真空层压、热辊层压等)在模塑料和管芯上方形成诸如聚合物层(例如，层压膜材料)的第一RDL。在一些实施例中，聚合物层在模制期间用作膜层。可选地，可以在模塑料之后形成聚合物层。层压工艺还可以包括压力夹紧以为聚合物层提供基本平坦的顶面，从而适合于在管芯上方形成各个扇出结构。接触模塑料的聚合物层的底面可以具有与模塑料相应的轮廓和TTV。因此，可以使用传递模制和层压工艺形成扇出器件封装件，其可以降低制造封装件的整体成本。
虽然以上讨论的图3至图21A和图21B示出了两个类似的管芯102，以上关于这些图的每个的讨论也适用于具有不同尺寸的两个或多个管芯的实施例。例如，图23至图26示出了根据一些实施例的器件封装件，其中，器件封装件包括具有一个或多个不同尺寸的两个管芯。
图23至图26示出了设置在第一管芯102A和第二管芯102B的每个的顶面上的接触焊盘110。在所有图中，接触焊盘110的放置仅用于示出的目的。每个示出的器件封装件中的接触焊盘110可以包括任何图中示出或本文描述的每个实施例。
参照图23，根据一些实施例，示出了器件封装件1000的截面图。器件封装件1000包括第一管芯102A和第二管芯102B，其中，第一管芯102A具有与第二管芯102B不同的高度。第一管芯102A和第二管芯102B的高度可以分别沿着第一管芯102A和第二管芯102B的侧壁测量。在一些实施例中，第一管芯102A和第二管芯102B之间的高度差可以为2μm以上。第一管芯102A可以是与第二管芯102B相同类型的管芯，或者第一管芯102A可以是与第二管芯102B不同类型的管芯。
可以使用以上结合器件封装件100描述的那些相同或类似的工艺形成器件封装件1000。例如，如先前结合图2至图5描述的，聚合物层108可以放置在第一管芯102A和第二管芯102B上方并且被固化，从而使得聚合物层108粘合至第一管芯102A和第二管芯102B。然后，可以如上所述地形成传递模制工艺。可选地，如先前结合图6至图8描述的，可以在传递模制工艺期间在第一管芯102A和第二管芯102B上方放置膜208，并且随后可以在模塑料104上方形成聚合物层。如图23所示，由于传递模制工艺以及第一管芯102A和第二管芯102B之间的高度差，模塑料104的顶面可以不是齐平的。如图9至图13所述，例如，可以实施额外的处理以形成RDL106、UBM124和外部连接件126。
参照图24，根据一些实施例，示出了器件封装件1100的截面图。器件封装件1100包括第一管芯102A和第二管芯102B，其中，第一管芯102A具有与第二管芯102B不同的高度。第一管芯102A和第二管芯102B的高度可以分别沿着第一管芯102A和第二管芯102B的侧壁测量。在一些实施例中，第一管芯102A和第二管芯102B之间的高度差可以为2μm以上。第一管芯102A可以是与第二管芯102B相同类型的管芯，或者第一管芯102A可以是与第二管芯102B不同类型的管芯。
器件封装件1100可以具有延伸穿过模塑料104的一个或多个中间通孔302。例如，如先前结合图14至图20描述的，在一些实施例中，可以在载体上形成中间通孔302，并且可以在载体上放置第一管芯102A和第二管芯102B。聚合物层108可以形成在中间通孔302的上端上方，并且可以实施传递模制工艺。如图24所示，由于传递模制工艺以及第一管芯102A和第二管芯102B之间的高度差，模塑料104的顶面可以不是齐平的。然后可以减薄聚合物层108和中间通孔302。如上所述，例如，可以实施额外的处理以形成RDL106、UBM124和外部连接件126。
参照图25，根据一些实施例，示出了器件封装件5000的截面图。图25示出了器件封装件5000，器件封装件5000包括第一管芯102A和第二管芯102B，其中，第一管芯102A具有与第二管芯102B不同的高度。第一管芯102A和第二管芯102B的高度可以分别沿着第一管芯102A和第二管芯102B的侧壁测量。在一些实施例中，第一管芯102A和第二管芯102B之间的高度差可以为2μm以上。第一管芯102A可以是与第二管芯102B相同类型的管芯，或者第一管芯102A可以是与第二管芯102B不同类型的管芯。
可以使用以上结合器件封装件100和器件封装件500描述的那些相同或类似的工艺形成器件封装件5000。例如，如以上结合图21A描述的，在一些实施例中，可以在连接件126周围形成模制底部填充物502以为连接件126提供结构支撑和/或为下面的器件层(例如，RDL106)提供保护。在一些实施例中，使用与模塑料104基本类似的工艺形成模制底部填充物502。例如，可以在附接连接件126之前使用如上所述的传递模制工艺形成模制底部填充物502。结果，模制底部填充物502的顶面可以是非平坦的。随后，可以图案化(例如，使用光刻、激光钻孔和/或蚀刻技术)模制底部填充物502以暴露下面的UBM124，并且可以在这种导电部件上放置连接件126。
参照图26，根据一些实施例，示出了器件封装件5100的截面图。图26示出了器件封装件5100，器件封装件5100包括第一管芯102A和第二管芯102B，其中，第一管芯102A具有与第二管芯102B不同的高度。第一管芯102A和第二管芯102B的高度可以分别沿着第一管芯102A和第二管芯102B的侧壁测量。在一些实施例中，第一管芯102A和第二管芯102B之间的高度差可以为2μm以上。第一管芯102A可以是与第二管芯102B相同类型的管芯，或者第一管芯102A可以是与第二管芯102B不同类型的管芯。
可以使用以上结合器件封装件100和器件封装件550描述的那些相同或类似的工艺形成器件封装件5100。例如，如以上结合图21B描述的，在一些实施例中，可以在连接件126周围形成模制底部填充物502以为连接件126提供结构支撑和/或为下面的器件层(例如，RDL106)提供保护。在一些实施例中，使用与模塑料104基本类似的工艺形成模制底部填充物502。例如，可以在附接连接件126之前使用如上所述的传递模制工艺形成模制底部填充物502。结果，模制底部填充物502的顶面可以是非平坦的。随后，可以图案化(例如，使用光刻、激光钻孔和/或蚀刻技术)模制底部填充物502以暴露下面的导线120A，并且可以在这种导电部件上放置连接件126。
根据实施例，一种用于形成器件封装件的方法包括在管芯周围形成模塑料以及在管芯上方层压聚合物层。在形成模塑料时，管芯的顶面由膜层覆盖，并且聚合物层横向延伸超出管芯的边缘部分。该方法还包括在聚合物层中形成导电通孔，其中，导电通孔在管芯的顶面处电连接至接触焊盘。
根据另一实施例，一种用于形成器件封装件的方法包括在载体上设置管芯，在载体上方传递模制模塑料并且模塑料沿着管芯的侧壁延伸，以及在管芯上方形成聚合物层。管芯的顶面在传递模制期间由膜层覆盖，并且形成聚合物层包括压力夹紧聚合物层的顶面。该方法还包括在聚合物层至少部分地形成导电部件以及在导电部件上方形成电连接至导电部件的外部连接件。导电部件在管芯的顶面处电连接至接触焊盘。
根据另一实施例，一种器件封装件包括管芯、沿着管芯的侧壁延伸的模塑料以及与模塑料和管芯的顶面接触的聚合物层。模塑料的顶面的至少部分包括倾斜表面，并且聚合物层的顶面基本上齐平。器件封装件还包括位于聚合物层中的导电部件，其中，导电部件电连接至管芯。
根据另一实施例，一种器件封装件包括第一管芯和第二管芯。第一管芯的顶面与第二管芯的顶面相对于第一管芯的主表面垂直偏移。模塑料沿着第一管芯和第二管芯的侧壁延伸。模塑料的顶面的至少部分包括倾斜表面，并且顶面的部分位于第一管芯和第二管芯之间。聚合物层与模塑料的顶面、第一管芯的顶面和第二管芯的顶面接触。聚合物层的顶面基本上齐平。器件封装件还包括位于聚合物层中的第一导电部件。导电部件电连接至第一管芯。
在上述器件封装件中，其中，所述第一管芯的顶面和所述第二管芯的顶面偏移了2μm以上。
在上述器件封装件中，其中，所述聚合物层包括聚酰亚胺、PBO、环氧化物、底部填充膜、模制底部填充膜或它们的组合。
在上述器件封装件中，其中，所述聚合物层包括填料材料。
在上述器件封装件中，其中，所述模塑料具有5μm至10μm的总厚度变化。
在上述器件封装件中，还包括延伸穿过所述模塑料的中间通孔。
在上述器件封装件中，还包括延伸穿过所述模塑料的中间通孔。其中，所述中间通孔和所述聚合物层的顶面齐平。
在上述器件封装件中，还包括设置在所述聚合物层上方的多个连接件、沿着所述多个连接件的每个的侧壁延伸的模制底部填充物。
根据另一实施例，一种方法包括在衬底上放置第一管芯和第二管芯。第一管芯的高度与第二管芯的高度不同，其中，第一管芯的高度是从衬底的表面至第一管芯的离衬底最远的表面的最短距离，并且第二管芯的高度是从衬底的表面至第二管芯的离衬底最远的表面的最短距离。该方法也包括沿着第一管芯和第二管芯的侧壁形成模塑料。在形成模塑料时，第一管芯的顶面和第二管芯的顶面由膜层覆盖。该方法也包括在第一管芯和第二管芯上方层压聚合物层。聚合物层横向延伸超出第一管芯和第二管芯的边缘部分。该方法也包括在聚合物层中形成第一导电通孔。第一导电通孔在第一管芯的顶面处电连接至接触焊盘。该方法也包括在聚合物层中形成第二导电通孔。第二导电通孔在第二管芯的顶面处电连接至接触焊盘。
在上述方法中，其中，层压所述聚合物层包括通过压力夹紧平坦化所述聚合物层的顶面。
在上述方法中，其中，层压所述聚合物层包括通过压力夹紧平坦化所述聚合物层的顶面，其中，所述压力夹紧包括使用模制装置的顶板、底板或它们的组合以将压力施加至所述聚合物层的顶面。
在上述方法中，还包括：在所述聚合物层上方形成多个连接件；以及在所述连接件周围形成模制底部填充物，所述模制底部填充物沿着所述多个连接件的每个的侧壁延伸。
在上述方法中，其中，形成所述模塑料包括传递模制工艺。
在上述方法中，其中，层压所述聚合物层包括真空层压工艺、热辊层压工艺或它们的组合。
在上述方法中，其中，所述第一管芯和所述第二管芯是不同类型的管芯。
根据又另一实施例，一种方法包括在衬底上放置多个管芯。第一管芯的第一厚度与第二管芯的第二厚度不同。该方法包括在衬底上方传递模制模塑料，并且模塑料沿着多个管芯的每个的侧壁延伸。多个管芯的每个的顶面在传递模制期间由膜层覆盖。该方法包括在多个管芯上方形成聚合物层。该方法也包括在聚合物层中至少部分地形成导电部件。导电部件电连接至多个管芯的一个的接触焊盘。该方法也包括在导电部件上方形成电连接至导电部件的外部连接件。
在上述方法中，其中，形成所述聚合物层包括压力夹紧所述聚合物层的顶面。
在上述方法中，还包括在所述外部连接件周围形成与所述外部连接件接触的模塑料。
在上述方法中，还包括形成延伸穿过所述模塑料的多个中间通孔。
在上述方法中，其中，形成所述聚合物层包括层压工艺。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种器件封装件，包括：
第一管芯和第二管芯，所述第一管芯的顶面与所述第二管芯的顶面相对于所述第一管芯的主表面垂直偏移；
模塑料，沿着所述第一管芯和所述第二管芯的侧壁延伸，其中，所述模塑料的顶面的至少部分包括倾斜表面，并且所述顶面的部分位于所述第一管芯和所述第二管芯之间；
聚合物层，与所述模塑料的顶面、所述第一管芯的顶面和所述第二管芯的顶面接触，其中，所述聚合物层的顶面齐平；以及
第一导电部件，位于所述聚合物层中，其中，所述导电部件电连接至所述第一管芯。
2.根据权利要求1所述的器件封装件，其中，所述第一管芯的顶面和所述第二管芯的顶面偏移了2μm以上。
3.根据权利要求1所述的器件封装件，其中，所述聚合物层包括聚酰亚胺、PBO、环氧化物、底部填充膜、模制底部填充膜或它们的组合。
4.根据权利要求1所述的器件封装件，其中，所述聚合物层包括填料材料。
5.根据权利要求1所述的器件封装件，其中，所述模塑料具有5μm至10μm的总厚度变化。
6.根据权利要求1所述的器件封装件，还包括延伸穿过所述模塑料的中间通孔。
7.根据权利要求6所述的器件封装件，其中，所述中间通孔和所述聚合物层的顶面齐平。
8.根据权利要求1所述的器件封装件，还包括设置在所述聚合物层上方的多个连接件、沿着所述多个连接件的每个的侧壁延伸的模制底部填充物。
9.一种形成器件封装件的方法，包括：
在衬底上放置第一管芯和第二管芯，所述第一管芯的高度与所述第二管芯的高度不同，其中，所述第一管芯的高度是从所述衬底的表面至所述第一管芯的离所述衬底最远的表面的最短距离，并且所述第二管芯的高度是从所述衬底的表面至所述第二管芯的离所述衬底最远的表面的最短距离；
沿着所述第一管芯和所述第二管芯的侧壁形成模塑料，其中，在形成所述模塑料时，所述第一管芯的顶面和所述第二管芯的顶面由膜层覆盖；
在所述第一管芯和所述第二管芯上方层压聚合物层，其中，所述聚合物层横向延伸超出所述第一管芯和所述第二管芯的边缘部分；
在所述聚合物层中形成第一导电通孔，其中，所述第一导电通孔在所述第一管芯的顶面处电连接至接触焊盘；以及
在所述聚合物层中形成第二导电通孔，其中，所述第二导电通孔在所述第二管芯的顶面处电连接至接触焊盘。
10.一种形成器件封装件的方法，包括：
在衬底上放置多个管芯，其中，第一管芯的第一厚度与第二管芯的第二厚度不同；
在所述衬底上方传递模制模塑料，并且所述模塑料沿着所述多个管芯的每个的侧壁延伸，其中，所述多个管芯的每个的顶面在所述传递模制期间由膜层覆盖；
在所述多个管芯上方形成聚合物层；
在所述聚合物层中至少部分地形成导电部件，其中，所述导电部件电连接至所述多个管芯的一个的接触焊盘；以及
在所述导电部件上方形成电连接至所述导电部件的外部连接件。
CN201610223678.5A 2015-04-14 2016-04-12 用于晶圆级封装件的互连结构及其形成方法 Pending CN106057758A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/686,530 US9373604B2 (en) 2014-08-20 2015-04-14 Interconnect structures for wafer level package and methods of forming same
US14/686,530 2015-04-14
US15/052,105 2016-02-24
US15/052,105 US9659896B2 (en) 2014-08-20 2016-02-24 Interconnect structures for wafer level package and methods of forming same

Publications (1)

Publication Number Publication Date
CN106057758A true CN106057758A (zh) 2016-10-26

Family

ID=57484224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610223678.5A Pending CN106057758A (zh) 2015-04-14 2016-04-12 用于晶圆级封装件的互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106057758A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383457A (zh) * 2017-03-28 2019-10-25 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383457A (zh) * 2017-03-28 2019-10-25 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔
CN110383457B (zh) * 2017-03-28 2023-04-18 硅存储技术股份有限公司 用于晶片键合的牺牲对齐环和自焊接过孔

Similar Documents

Publication Publication Date Title
CN105390455B (zh) 用于晶圆级封装件的互连结构及其形成方法
US10867960B2 (en) Device package including molding compound having non-planar top surface around a die and method of forming same
KR102016815B1 (ko) 반도체 패키지들 및 그 형성 방법들
EP3093877B1 (en) Semiconductor package
TWI725065B (zh) 積體晶片的系統及其形成方法
CN107342277B (zh) 封装件及其形成方法
KR101786217B1 (ko) 팬-아웃 패키지 및 그 형성 방법
KR102108236B1 (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
US9899288B2 (en) Interconnect structures for wafer level package and methods of forming same
CN106601633A (zh) 集成多输出（info）封装件结构及其形成方法
US9484285B2 (en) Interconnect structures for wafer level package and methods of forming same
US11508671B2 (en) Semiconductor package and manufacturing method thereof
US9330947B2 (en) Methods for forming package-on-package structures having buffer dams
CN104051287A (zh) 扇出互连结构及其形成方法
CN106057758A (zh) 用于晶圆级封装件的互连结构及其形成方法
US12087597B2 (en) Semiconductor structure comprising various via structures
US20240363364A1 (en) Semiconductor structure comprising various via structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161026