DE10308871B3 - Halbleiterchip zum Aufbau eines Halbleiterchipstapels - Google Patents

Halbleiterchip zum Aufbau eines Halbleiterchipstapels Download PDF

Info

Publication number
DE10308871B3
DE10308871B3 DE10308871A DE10308871A DE10308871B3 DE 10308871 B3 DE10308871 B3 DE 10308871B3 DE 10308871 A DE10308871 A DE 10308871A DE 10308871 A DE10308871 A DE 10308871A DE 10308871 B3 DE10308871 B3 DE 10308871B3
Authority
DE
Germany
Prior art keywords
semiconductor chip
surface structure
main side
alignment
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10308871A
Other languages
English (en)
Inventor
Wolfgang Dr. Gruber
Stephan Janka
Markus Dr. Eigner
Jochen Dr. Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10308871A priority Critical patent/DE10308871B3/de
Priority to PCT/DE2004/000291 priority patent/WO2004077545A1/de
Application granted granted Critical
Publication of DE10308871B3 publication Critical patent/DE10308871B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Eine zum Aufsetzen eines weiteren Halbleiterchips (2) vorgesehene Hauptseite des Halbleiterchips (1) ist mit einer Oberflächenstruktur (3) versehen, die einen ringförmigen oder rahmenförmigen Wall mit zu dem weiteren Halbleiterchip (2) hin abschüssigen Flanken bildet. Dadurch wird beim Aufsetzen des weiteren Halbleiterchips (2) eine selbsttätige Justage erreicht, so dass die miteinander zu verbindenden Anschlusskontaktflächen (4, 6) richtig übereinander positioniert werden.

Description

  • Halbleiterchipstapel werden durch mehrere aufeinander gesetzte Halbleiterchips gebildet, die untereinander elektrisch leitend verbunden werden. Auf diese Weise können komplexere elektronische Schaltungen aufgebaut werden, deren aktive Bauelemente auf verschiedene Chips verteilt sind. Die Anordnung als Chipstapel ermöglicht dabei einen kompakteren Aufbau als eine Anordnung in einem Multichipmodul, bei dem mehrere Halbleiterchips nebeneinander angeordnet und mittels Drähten elektrisch leitend miteinander verbunden sind.
  • Bei dem Aufbau eines Halbleiterchipstapels werden zwei mit jeweiligen Anschlusskontaktflächen versehene Chips mit ihren mit den Anschlusskontaktflächen und aktiven Bauelementen versehenen Hauptseiten einander zugewandt miteinander verbunden, indem die einander zugewandten Anschlusskontaktflächen mit dünnen Lötschichten elektrisch leitend miteinander verbunden werden und so gleichzeitig eine dauerhafte mechanische Verbindung zwischen den Halbleiterchips hergestellt wird. Diese Technik einer Verbindung face-to-face macht es allerdings erforderlich, beim Aufeinandersetzen der Halbleiterchips eine sehr geringe Justage-Toleranz einzuhalten, so dass die Anschlusskontaktflächen genau aufeinander positioniert werden.
  • Das Aufsetzen des oberen Chips (top chip) auf einen unteren Chip (bottom chip) erfolgt mittels eines so genannten Die-Bonders. Dessen Justage-Genauigkeit ist für die hohen Anforderungen, die an die genaue Ausrichtung der Chips eines Halbleiterchipstapels gestellt werden, unzureichend. Die Anschlusskontaktflächen werden daher mit ausreichend großen Abmessungen hergestellt, so dass für eine gewisse Ungenauigkeit bei der Positionierung der Halbleiterchips Rechnung getragen wird.
  • In der JP 2000 243901 A ist ein Halbleiterbauelement mit auf Rechteckseiten angeordneten Metallkugeln beschrieben. Ein mit dem Bauelement zu verbindender Halbleiterchip besitzt eine dem Rechteck entsprechende Rinne, in die die Metallkugeln eingreifen, um so eine genaue Positionierung der Chips bei der Montage zu erreichen.
  • In der JP 2001 217387 A sind Alignmentmarken auf den miteinander zu verbindenden Halbleiterchips beschrieben, die fotografiert werden und einer Ausrichtung der Chips dienen.
  • In der JP 1008 4076 A ist ein Multi-Chip-Modul beschrieben, das zwei Chips unterschiedlicher Größen umfasst. Ein Rahmen, der nicht auf einem Chip angeordnet ist, dient zur Justage des Chipstapels.
    •
  • Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie mit möglichst geringem Aufwand eine deutliche Verbesserung der Positioniergenauigkeit in Halbleiterchipstapeln erreicht werden kann.
  • Diese Aufgabe wird mit dem Halbleiterchip mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem Halbleiterchip ist auf der mit den Anschlusskontaktflächen versehenen Hauptseite eine Oberflächenstruktur vorhanden, die zu einem für den weiteren Halbleiterchip vorgesehenen Bereich hin abschüssige Flanken aufweist. Diese abschüssigen Flanken bewirken, dass der obere Halbleiterchip beim Aufsetzen des unteren Halbleiterchips auf diese Hauptseite in jedem Fall in die vorgesehene exakte Position gleitet, in der die Anschlusskontaktflächen genau übereinander angeordnet sind. Die Positioniergenauigkeit der Aufsetzvorrichtung braucht daher nicht verbessert zu werden. Auch wenn der weitere Halbleiterchip geringfügig seitlich außerhalb der vorgesehenen Position abgesetzt wird, bewirken die schrägen Flanken der Oberflächenstruktur des unteren Halbleiterchips, dass der abgesetzte Chip in die richtige Position rutscht und so elektrisch leitend mit dem unteren Chip Verbunden werden kann. Dabei besitzt die Oberflächenstruktur die Gestalt eines ringförmigen oder rahmenförmigen Walles.
    •
  • Es folgt eine genauere Beschreibung von Beispielen des Halbleiterchips anhand der 1 und 2.
  • Die 1 zeigt eine Anordnung für einen Halbleiterchipstapel im Querschnitt.
  • Die 2 zeigt einen Halbleiterchip mit der Oberflächenstruktur in Aufsicht.
  • In der 1 ist ein Halbleiterchip 1 mit einem darüber angeordneten weiteren Halbleiterchip 2 im Querschnitt dargestellt. Der Halbleiterchip 1 ist auf der Hauptseite mit der Oberflächenstruktur 3 versehen. Auf den Anschlusskontaktflächen 4 des Halbleiterchips 1 befindet sich eine dünne strukturierte Verbindungsebene 5, zum Beispiel aus einem geeigneten Lotmaterial. Diese Verbindungsebene 5 dient dazu, die Anschlusskontaktflächen 4 des Halbleiterchips 1 mit zugeordneten weiteren Anschlusskontaktflächen 6 des weiteren Halbleiterchips 2 elektrisch leitend zu verbinden. Anteile dieser Verbindungsebene 5 können auch außerhalb des von den Anschlusskontaktflächen eingenommenen Bereiches vorhanden sein, um eine dauerhafte mechanische Verbindung zwischen den Halbleiterchips herzustellen.
  • Die Anschlusskontaktflächen können alternativ auch unmittelbar miteinander verbunden sein. Es kann auch ein Klebstoff oder dergleichen verwendet werden, um eine mechanisch stabile Verbindung der Halbleiterchips 1, 2 herzustellen. Prinzipiell ist jede Technologie zur Herstellung von Halbleiterchipstapeln, in denen die Halbleiterchips face to face angeordnet sind, auch hier anwendbar. Der untere Halbleiterchip 1 (bottom chip) besitzt eine typische Dicke von z. B. etwa 120 μm. Eine typische Dicke des weiteren Halbleiterchips 2 (top chip) beträgt z. B. etwa 60 μm.
  • Die Oberflächenstruktur 3 des Halbleiterchips 1 besitzt vorzugsweise eine maximale Höhe d über der Hauptseite zwischen 10 μm und 30 μm, vorzugsweise etwa 20 μm. Der Querschnitt der Oberflächenstruktur kann wie in der 1 dargestellt trapezförmig sein. Zumindest die dem für den weiteren Halbleiterchip 2 vorgesehenen Bereich zugewandten Flanken der Oberflächenstruktur 3 sind gegen die Hauptseite des Halbleiterchips 1 (die mit dem weiteren Halbleiterchip 2 zu versehende Oberseite) vorzugsweise um einen Winkel von 45 Grad bis 60 Grad geneigt.
  • In der 1 ist der weitere Halbleiterchip 2 kurz vor dem Absetzen in einer Position dicht über der besagten Hauptseite des Halbleiterchips 1 dargestellt. In dieser Position ist erkennbar, dass bei einer seitlichen Verschiebung des weiteren Halbleiterchips 2 aus der vorgesehen Position die Kanten des weiteren Halbleiterchips 2 mittels der Oberflächenstruktur 3 so nach innen geschoben werden, dass der weitere Halbleiterchip 2 in der aufgesetzten Position den vorgesehenen Bereich der Hauptseite des Halbleiterchips 1 einnimmt. Die Flanken der Oberflächenstruktur 3 sind zu diesem Zweck geeignet geneigt, wobei sie eine schiefe Ebene bilden können, aber auch geeignet konvex oder konkav zu dem weiteren Halbleiterchip 2 hin gekrümmt sein können.
  • Die 2 zeigt einen Halbleiterchip 1 in einer Aufsicht, in der die Oberflächenstruktur 3 der Hauptseite eingezeichnet ist. Diese Oberflächenstruktur 3 ist hier rahmenförmig ausgebildet. Das ist für einen rechteckigen, insbesondere quadratischen, weiteren Halbleiterchip 2 vorgesehen. Der in der 1 dargestellte Querschnitt ist in der 2 mit der strichpunktierten Linie bezeichnet, die auch durch die eingezeichneten Anschlusskontaktflächen 4 verläuft. Diese Anschlusskontaktflächen 4 können dem jeweiligen Schaltungsentwurf entsprechend im Prinzip beliebig angeordnet sein. Die Oberflächenstruktur 3 kann für runde Halbleiterchips ringförmig ausgebildet sein; sie kann auch auf einzelne Abschnitte beschränkt sein. Es genügt, wenn die Oberflächenstruktur 3 nur stückweise gegenüber den Kanten des aufgesetzten weiteren Halbleiterchips 2, z. B. in den in der 2 mit den vier geschweiften Klammern markierten Abschnitten, vorhanden ist. Die Oberflächenstruktur 3 kann breiter sein als eingezeichnet und kann insbesondere außerhalb des für den weiteren Halbleiterchip 2 vorgesehenen Bereiches ganzflächig vorhanden sein und die Oberseite des unteren Halbleiterchips 1 nach außen hin überdecken. Es kommt nur darauf an, dass die inneren, dem weiteren Halbleiterchip 2 zugewandten Flanken in der für die selbstjustierende Positionierung geeigneten Weise abgeschrägt sind.
  • Diese Oberflächenstruktur 3 kann aus einem Material gebildet sein, das im Rahmen der üblichen Herstellungsverfahren von Halbleiterbauelementen bereits verfügbar ist und sich insbesondere mittels Fotolithographie strukturieren lässt, vorzugsweise ein Polyimid. Es ist auch ein anderes Material, das sich zum Beispiel mittels Siebdrucks aufbringen lässt, geeignet. Es kann insbesondere auch dasselbe Material wie für die Verbindungsebene 5 verwendet werden; die Oberflächenstruktur 3 kann in diesem Fall zusammen mit der Strukturierung der Verbindungsebene 5 hergestellt werden. Da während eines Lötprozesses zur Herstellung der elektrisch leitenden Verbindungen die genaue Justage der Bauelemente aufeinander bereits erfolgt ist, braucht das Material der Oberflächenstruktur 3 nicht temperaturbeständig zu sein. Es muss nur in der ausreichenden Höhe d aufgebracht und strukturiert werden.
    • 1
    Halbleiterchip
    2
    weiterer Halbleiterchip
    3
    Oberflächenstruktur
    4
    Anschlusskontaktfläche
    5
    Verbindungsebene
    6
    weitere Anschlusskontaktfläche
    d
    maximale Höhe

Claims (5)

  1. Halbleiterchip zum Aufbau eines Halbleiterchipstapels mit einer Hauptseite, die mit Anschlusskontaktflächen (4) versehen ist, die für eine elektrisch leitende Verbindung zwischen dem Halbleiterchip (1) und einem darauf angeordneten weiteren Halbleiterchip (2) vorgesehen sind, wobei auf der Hauptseite eine Oberflächenstruktur (3) vorhanden ist, die zu einem für den weiteren Halbleiterchip (2) vorgesehenen Bereich der Hauptseite hin abschüssige Flanken aufweist, die eine Positionierung beim Aufsetzen des weiteren Halbleiterchips (2) erleichtern, dadurch gekennzeichnet, dass die Oberflächenstruktur (3) als ringförmiger oder rahmenförmiger Wall ausgebildet ist.
  2. Halbleiterchip nach Anspruch 1, bei dem die Oberflächenstruktur (3) einen trapezförmigen Querschnitt aufweist.
  3. Halbleiterchip nach Anspruch 1 oder 2, bei dem die Oberflächenstruktur (3) aus einem Material gebildet ist, das für eine zwischen dem Halbleiterchip (1) und einem weiteren Halbleiterchip (2) vorgesehene strukturierte Verbindungsebene (5) vorgesehen ist.
  4. Halbleiterchip nach einem der Ansprüche 1 bis 3, bei dem die Oberflächenstruktur (3) zu dem für den weiteren Halbleiterchip (2) vorgesehenen Bereich der Hauptseite hin Flanken aufweist, die gegen die Hauptseite um einen Winkel von 45 Grad bis 60 Grad geneigt sind.
  5. Halbleiterchip nach einem der Ansprüche 1 bis 4, bei dem die Oberflächenstruktur (3) eine maximale Höhe (d) über der Hauptseite zwischen 10 μm und 30 μm besitzt.
DE10308871A 2003-02-28 2003-02-28 Halbleiterchip zum Aufbau eines Halbleiterchipstapels Expired - Fee Related DE10308871B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10308871A DE10308871B3 (de) 2003-02-28 2003-02-28 Halbleiterchip zum Aufbau eines Halbleiterchipstapels
PCT/DE2004/000291 WO2004077545A1 (de) 2003-02-28 2004-02-17 Halbleiterchip zum aufbau eines halbleiterchipstapels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10308871A DE10308871B3 (de) 2003-02-28 2003-02-28 Halbleiterchip zum Aufbau eines Halbleiterchipstapels

Publications (1)

Publication Number Publication Date
DE10308871B3 true DE10308871B3 (de) 2004-07-22

Family

ID=32520153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10308871A Expired - Fee Related DE10308871B3 (de) 2003-02-28 2003-02-28 Halbleiterchip zum Aufbau eines Halbleiterchipstapels

Country Status (2)

Country Link
DE (1) DE10308871B3 (de)
WO (1) WO2004077545A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202005014073U1 (de) * 2005-09-06 2007-01-18 Ic-Haus Gmbh Chipträgerbaugruppe
JP2020512697A (ja) * 2017-03-28 2020-04-23 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ウェハ接合のための犠牲アライメントリング及び自己はんだ付けビア

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5757375B2 (ja) * 2013-05-17 2015-07-29 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP2000243901A (ja) * 1999-02-24 2000-09-08 Rohm Co Ltd 半導体装置
JP2001217387A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291037A (ja) * 1986-06-10 1987-12-17 Oki Electric Ind Co Ltd 半導体チツプのダイボンデイング方法
US4733462A (en) * 1986-06-24 1988-03-29 Sony Corporation Apparatus for positioning circuit components at predetermined positions and method therefor
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
JP3521341B2 (ja) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
US6213376B1 (en) * 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6495396B1 (en) * 2001-08-29 2002-12-17 Sun Microsystems, Inc. Method of coupling and aligning semiconductor devices including multi-chip semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP2000243901A (ja) * 1999-02-24 2000-09-08 Rohm Co Ltd 半導体装置
JP2001217387A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202005014073U1 (de) * 2005-09-06 2007-01-18 Ic-Haus Gmbh Chipträgerbaugruppe
JP2020512697A (ja) * 2017-03-28 2020-04-23 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ウェハ接合のための犠牲アライメントリング及び自己はんだ付けビア

Also Published As

Publication number Publication date
WO2004077545A1 (de) 2004-09-10

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102014221650A1 (de) Elektronisches bauelement, elektronisches gerät und verfahren zur herstellung des elektronischen bauelements
DE112006002635T5 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE112005002762T5 (de) Beabstandete, mit Kontakthöckern versehene Komponenten-Struktur
DE10308871B3 (de) Halbleiterchip zum Aufbau eines Halbleiterchipstapels
EP1198002A2 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE4417670A1 (de) Verbessertes TAB-Band
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102004010614A1 (de) Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee