DE202005014073U1 - Chipträgerbaugruppe - Google Patents
Chipträgerbaugruppe Download PDFInfo
- Publication number
- DE202005014073U1 DE202005014073U1 DE202005014073U DE202005014073U DE202005014073U1 DE 202005014073 U1 DE202005014073 U1 DE 202005014073U1 DE 202005014073 U DE202005014073 U DE 202005014073U DE 202005014073 U DE202005014073 U DE 202005014073U DE 202005014073 U1 DE202005014073 U1 DE 202005014073U1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- carrier
- assembly according
- positioning device
- elevations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Chipträgerbaugruppe
umfassend
einen Träger (20; 90) und wenigstens einen auf dem Träger montierbaren Chip (10; 80, 85),
dadurch gekennzeichnet, dass
der Träger (20; 90) und/oder der Chip (10; 80, 85) wenigstens eine mechanische Positionierungseinrichtung (12, 14; 30, 40; 92, 94) aufweist, die eine präzise Montage des wenigstens einen Chips auf dem Träger ermöglicht.
einen Träger (20; 90) und wenigstens einen auf dem Träger montierbaren Chip (10; 80, 85),
dadurch gekennzeichnet, dass
der Träger (20; 90) und/oder der Chip (10; 80, 85) wenigstens eine mechanische Positionierungseinrichtung (12, 14; 30, 40; 92, 94) aufweist, die eine präzise Montage des wenigstens einen Chips auf dem Träger ermöglicht.
Description
- Die Erfindung betrifft eine Chipträgerbaugruppe gemäß dem Oberbegriff des Anspruchs 1, welche einen Träger und wenigstens einen auf dem Träger montierbaren Chip aufweist.
- Es sind Chipmontageverfahren bekannt, bei denen ein Chip mit der Rückseite auf einem Träger aufgeklebt oder daran festgelötet wird, oder bei denen die Befestigung über Kontaktflächen an der Oberseite in Flip-Chip-Technik erfolgt. Ein Nachteil dieser herkömmlichen Chipmontageverfahren ist darin zu sehen, dass Chips nur mit einer Absetzgenauigkeit von etwa 10 μm auf den Träger aufgesetzt werden können. Wird der Chip mittels eines Klebstoffs an dem Träger befestigt, können beim Aushärten des Klebers weitere Verschiebungen des Chips bezüglich des Trägers erfolgen, so dass der Chip bei der Montage 20 bis 30 μm gegenüber dem vorbezeichneten Platz auf dem Träger verschoben sein kann. Bei der Flip-Chip-Technik erfolgt eine Verschiebung beim Aufschmelzen der Lotverbindungen oder beim Aushärten des leitfähigen Klebers. Diese Verschiebeungenauigkeiten lassen sich auch durch den Einsatz bekannter Bildverarbeitungsmechanismen und Präzisionsmaschinen nicht vermeiden.
- Der Erfindung liegt demzufolge die Aufgabe zugrunde, eine Chipträgerbaugruppe zu schaffen, bei der ein zu montierender Chip mit einer höheren Präzision, d. h. Platzierungsgenauigkeit, auf einem Träger montiert werden kann, als dies mit herkömmlichen Techniken möglich war. Höhere Präzision oder Platzierungsgenauigkeit bedeutet, dass der Chip in seiner Endposition relativ zu einer vorbestimmten Referenz der Trägerfläche reproduzierbar um weniger als 20 μm, vorzugsweise sogar nur um wenige μm versetzt ist.
- Ein Kerngedanke der Erfindung ist darin zu sehen, mit Hilfe mechanischer Führungen, die zumindest an der Oberfläche des Trägers und/oder zu montierenden Chips ausgebildet sind, eine sehr hohe Platzierungsgenauigkeit bei der Montage eines Chips auf dem Träger zu erreichen.
- Das oben genannte technische Problem wird mit den Merkmalen des Anspruchs 1 gelöst.
- Danach ist eine Chipträgerbaugruppe vorgesehen, die einen Träger und wenigstens einen auf dem Träger montierbaren Chip aufweist. Bei dem Chip kann es sich um herkömmliche elektronische, optoelektronische oder magnetische Schaltkreise handeln.
- Der Träger und/oder der Chip weist wenigstens eine mechanische Positionierungseinrichtung auf, die eine präzise Montage des wenigstens einen Chips auf dem Träger ermöglicht. Wie bereits oben ausgeführt, bezieht sich der Ausdruck „präzise Montage" auf die endgültige Lagegenauigkeit, mit der ein Chip auf einem vorbestimmten Bereich des Trägers platziert werden kann. Dank der Erfindung kann eine deutliche höhere Platzierungsgenauigkeit als bei herkömmlichen Montageverfahren erzielt werden.
- Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
- Zunächst werden Ausführungsbeispiele angeführt, bei denen lediglich der Träger eine mechanische Positionierungseinrichtung aufweist, die wenigstens einen Rand des aufzunehmenden Chips fixiert.
- Bei einer bevorzugten Ausführungsform weist die Positionierungseinrichtung des Trägers wenigstens eine Erhebung auf, die bei der Montage des Chips dessen Rand führt. Wenn der Chip beispielsweise einen kreisförmigen Querschnitt aufweist, kann die Positionierungseinrichtung einen ringförmiger Steg, drei um 120° versetzte Erhebungen oder mehrere bogenförmige Erhebungen darstellen, wobei die bogenförmigen Erhebungen an den kreisförmigen Querschnitt des Chips angepasst sind.
- Alternativ kann die Positionierungseinrichtung auch eine Aussparung in der Oberfläche des Trägers bilden, deren Fläche der Querschnittsfläche des Chips im Wesentlichen entspricht. Bei der Montage des Chips führt die Innenfläche der Aussparung die Außenfläche des Chips.
- Bei einer bevorzugten Ausführungsform kann die Querschnittsfläche des Chips viereckig sein. In diesem Fall kann die Positionierungseinrichtung des Trägers mindestens zwei in einem vorbestimmten Abstand zueinander angeordnete Erhebungen aufweisen, die bei der Montage des Chips jeweils eine Chipkante führen.
- Diese Erhebungen können einen kreisförmigen, elliptischen oder viereckigen Querschnitt, d. h. Grundfläche aufweisen. Beliebig andere Grundflächen sind denkbar.
- Nunmehr werden Ausführungsbeispiele erwähnt, bei denen sowohl der Träger als auch der Chip Positionierungseinrichtungen aufweisen.
- Um zu vermeiden, dass der Sägeprozess beim Aussägen der Chips aus einer Siliziumscheibe Einfluss auf die Positioniergenauigkeit hat, weist auch der Chip eine Positionierungseinrichtung auf, die zu der Positionierungseinrichtung des Trägers komplementär ausgebildet ist. Die höhere Absetzgenauigkeit wird dadurch erreicht, dass die Führung und Ausrichtung des Chips nicht über dessen Chipkanten an der Positionierungseinrichtung des Trägers, sondern über eigene Positioniermittel erfolgt.
- Vorzugsweise enthält die wenigstens eine Positionierungseinrichtung des Trägers wenigstens einen Hohlraum und die Positionierungseinrichtung des Chips wenigstens eine zum Hohlraum komplementäre Erhebung, die im montierten Zustand in den Hohlraum eingreift.
- Alternativ ist es denkbar, dass die wenigstens eine Positionierungseinrichtung des Trägers wenigstens eine Erhebung und die Positionierungseinrichtung des Chips wenigstens einen dazu komplementären Hohlraum aufweist, der im montierten Zustand die Erhebung des Trägers aufnimmt.
- Der Hohlraum kann entweder in oder auf der Oberfläche des Trägers oder des Chips angeordnet sein.
- Soll beispielsweise ein Hohlraum an der Oberfläche des Trägers oder des Chips gebildet werden, so können jeweils vier viereckförmige Erhebungen einen solchen Hohlraum bilden.
- Gemäß einer vorteilhaften Weiterbildung sind die Positionierungseinrichtungen des Trägers und/oder des Chips wenigstens teilweise elektrisch oder optisch leitfähig ausgebildet, um auf diese Weise zusätzlich als Leiteranschluss dienen zu können.
- Um eine zuverlässige und präzise Positionierung eines Chips auf einem Träger ermöglichen zu können, sind die Erhebungen vorzugsweise 20 bis 40 μm hoch. Die Erhebungen weisen vorzugsweise steile Kanten oder Seitenflächen auf.
- Gemäß einer zweckmäßigen Ausführungsform können die auf die Chips und/oder den Träger aufgebrachten höcker- oder ballförmigen Kontakte, die aus Gold oder schmelzbaren Legierungen bestehen können und auch als Bumps oder Balls bekannt sind, welche unter Verwendung der für Herstellung von elektrischen Verbindungen oder Kontakten verwendeten herkömmlichen Techniken aufgebracht werden sind, als mechanische Positionierungseinrichtungen genützt werden.
- Die Erfindung wird an Hand mehrerer Ausführungsbeispiele in Verbindung mit den beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 eine perspektivische Ansicht einer beispielhaften Chipträgerbaugruppe, wobei Träger und Chip voneinander getrennt dargestellt sind, -
2 eine Schnittansicht der in1 dargestellten Chipträgerbaugruppe entlang der Linien A-A' und B-B', bei der die Positionierungseinrichtung des Chips in die Positionierungseinrichtung des Trägers eingeführt wird, und -
3 eine alternative Chipträgerbaugruppe, bei der lediglich der Träger eine Positionierungseinrichtung aufweist. -
2 zeigt eine allgemein mit5 bezeichnete Chipträgerbaugruppe, die einen Chip10 sowie einen Träger20 aufweist. Die in2 dargestellte Baugruppe zeigt den Chip10 kurz vor dem Aufsetzen auf den Träger20 . Der Träger20 kann aus Silizium, Glas oder aus einem Material hergestellt sein, dessen Temperaturkoeffizient an den Temperaturkoeffizient des Chiphalbleitermaterials angepasst ist. - Bei der in
2 gezeigten Chipträgerbaugruppe5 weisen sowohl der Chip10 als auch der Träger20 Positionierungseinrichtungen auf. Die Positionierungseinrichtung des Chips10 wird durch Erhebungen12 und14 an einer Oberfläche des Chips gebildet. Der Querschnitt der Erhebungen12 und14 ist beispielsweise rechteckig, wie es in1 perspektivisch dargestellt ist. Vorzugsweise sind wenigstens zwei Erhebungen12 und14 auf dem Chip10 vorgesehen. Wie in1 dargestellt, befinden sich die beiden Erhebungen12 und14 an gegenüberliegenden Seiten des Chips10 , allerdings mit einem Abstand zur jeweiligen Chipkante. Auf einer Oberfläche des Trägers20 befinden sich zu den Erhebungen12 und14 des Chips10 komplementäre rechteckförmige Hohlräume30 und40 , wie in1 gezeigt. Die Hohlräume werden jeweils durch vier Erhebungen gebildet, die jeweils vorzugsweise rechteckförmigen Querschnitt aufweisen. So wird beispielsweise der Hohlraum40 durch die Erhebungen41 bis44 gebildet, wie dies insbesondere in1 dargestellt ist, wohingegen der Hohlraum30 durch die vier Erhebungen31 bis34 gebildet wird. - Wie insbesondere
1 zeigt, weisen die Hohlräume30 und40 im Wesentlichen den gleichen Querschnitt auf, wie die Erhebungen12 und14 auf dem Chip10 . Die Hohlräume30 und40 sind im Querschnitt geringfügig größer als die Querschnitte der Erhebungen12 und14 bemessen, so dass die Erhebungen12 und14 mit geringem Spiel in die Hohlräume30 und40 eingeführt werden können. Mit Hilfe derartig hergestellter Positionierungseinrichtungen ist es möglich, die Platzierungsgenauigkeit des Chips10 auf dem Träger20 drastisch gegenüber herkömmlichen Montageverfahren zu erhöhen, d. h. bis in den μm-Bereich. - Der Chip
10 kann beispielsweise mittels eines vorzugsweise elektrisch leitfähigen Klebers, welcher in die Hohlräume30 und40 eingefüllt wird, auf dem Träger20 verklebt werden. Denkbar ist auch, die Erhebungen12 und14 des Chips mit den die Hohlräume30 und40 bildenden Erhebungen zu verlöten. - In dem vorliegenden Beispiel ist die Erhebung
41 , welche Bestandteil des Hohlraums40 ist, aus einem elektrisch leitfähigen Material hergestellt. Die Erhebung41 kann somit als Leiteranschluss für einen Leiter, der im vorliegenden Beispiel als Flachband50 dargestellt ist, dienen. In ähnlicher Weise können die Erhebungen12 und14 , die als Positionierungseinrichtungen des Chips10 dienen, aus elektrisch oder optisch leitfähigem Material bestehen, um Anschlussflächen für externe und/oder interne Chipleitungen zu bilden. - Auf dem Chip
10 ist beispielsweise ein optischer Sensor60 , der mehrere Fotodetektoren enthält, ausgebildet. Der Sensor60 und die Erhebungen12 und14 sind auf der gleichen Oberfläche des Chips10 angeordnet. Wie2 zeigt, ist zwischen den Hohlräumen30 und40 und/oder auf der gegenüberliegenden Seite des Trägers20 eine Struktur, Blende und/oder ein Filter70 (in1 nicht dargestellt) auf der Oberfläche des Trägers aufgebracht, die dank der verwendeten Positionierungstechnik präzise gegenüber dem Sensor60 des Chips positioniert werden kann. - An dieser Stelle sei darauf hingewiesen, dass der mit mechanischen Positionierungseinrichtungen ausgestattete Chip
10 sowohl manuell als auch in entsprechend ausgebildeten automatisierten Bestückungsanlagen sehr präzise auf dem Träger20 montiert werden kann, und zwar unabhängig von der Absetzgenauigkeit der verwendeten Bestückungsanlage. - Wie
1 weiter zeigt, können auf dem Träger20 auch mehrere Hohlräumen und auf dem Chip mehrere dazu komplementäre Erhebungen ausgebildet sein. Ebenfalls ist es denkbar, auf einem Träger mehrere Chips nebeneinander anzuordnen. -
3 zeigt eine alternative Chipträgerbaugruppe100 , bei der beispielsweise ein Chip80 und ein Chip85 auf einem Träger90 montiert sind. Im Unterschied zu der in den1 und2 dargestellten Chipträgerbaugruppe sind lediglich auf einer Oberfläche des Trägers90 Positionierungseinrichtungen92 und94 angeordnet. Vorzugsweise sind vier Erhebungen auf dem Träger90 angeordnet, die eine seitliche Führung eines beispielsweise im Querschnitt rechteckförmigen Chips80 bilden. Im vorliegenden Beispiel sind in3 zwei Erhebungen92 ,94 dargestellt. Die Erhebung94 dient im vorliegenden Beispiel sowohl als seitliche Führung einer Chipkante des Chips80 als auch als Führung einer Kante des weiteren Chips85 . - Beispielsweise ist auf den Chips
80 und85 jeweils eine Fotodiode mit Blende und/oder Filter110 beziehungsweise112 angeordnet. Die Höhe der Erhebungen92 und94 ist beispielsweise 20 bis 40 μm. - Für den Fall, dass der Querschnitt des Chips
80 kreisförmig ist, kann die dazu komplementäre Positionierungseinrichtung auf dem Träger90 durch einen ringförmigen Steg gebildet werden. Ferner ist denkbar, dass in der Oberfläche des Trägers90 eine kreisförmige Aussparung vorgesehen sein kann, in die der kreisförmige Chip eingesetzt werden kann.
Claims (13)
- Chipträgerbaugruppe umfassend einen Träger (
20 ;90 ) und wenigstens einen auf dem Träger montierbaren Chip (10 ;80 ,85 ), dadurch gekennzeichnet, dass der Träger (20 ;90 ) und/oder der Chip (10 ;80 ,85 ) wenigstens eine mechanische Positionierungseinrichtung (12 ,14 ;30 ,40 ;92 ,94 ) aufweist, die eine präzise Montage des wenigstens einen Chips auf dem Träger ermöglicht. - Chipträgerbaugruppe nach Anspruch 1, dadurch gekennzeichnet, dass die Positionierungseinrichtung (
92 ,94 ) des Trägers (90 ) wenigstens eine Erhebung aufweist, die bei der Montage des Chips dessen Rand führt. - Chipträgerbaugruppe nach Anspruch 1, dadurch gekennzeichnet, dass die Positionierungseinrichtung des Trägers (
90 ) eine Aussparung in der Oberfläche des Trägers ist, deren Innenfläche die Außenfläche des Chips führt. - Chipträgerbaugruppe nach Anspruch 1, dadurch gekennzeichnet, dass der Chip (
90 ) einen viereckförmigen Querschnitt aufweist und die Positionierungseinrichtung des Trägers mindesten zwei in einem vorbestimmten Abstand zueinander angeordnete Erhebungen (92 ,94 ) aufweist, die bei der Montage des Chips jeweils eine Chipkante führen. - Chipträgerbaugruppe nach Anspruch 2 oder 4, dadurch gekennzeichnet, dass die Erhebungen einen kreisförmigen, elliptischen, viereckigen oder kreisbogenförmigen Querschnitt haben.
- Chipträgerbaugruppe nach Anspruch 1, dadurch gekennzeichnet, dass der Chip (
10 ) eine Positionierungseinrichtung (12 ,14 ) aufweist, die zu der Positionierungseinrichtung (30 ,40 ) des Trägers (20 ) komplementär ausgebildet ist. - Chipträgerbaugruppe nach Anspruch 6, dadurch gekennzeichnet, dass die wenigstens eine Positionierungseinrichtung (
30 ,40 ) des Trägers wenigstens einen Hohlraum enthält und dass die Positionierungseinrichtung (12 ,14 ) des Chips (10 ) wenigstens eine komplementäre Erhebung aufweist, die im montierten Zustand in den Hohlraum (30 ,40 ) eingreift. - Chipträgerbaugruppe nach Anspruch 6, dadurch gekennzeichnet, dass die wenigstens eine Positionierungseinrichtung des Trägers (
20 ) wenigstens eine Erhebung aufweist und dass die Positionierungseinrichtung des Chips (10 ) wenigstens einen komplementären Hohlraum aufweist, der im montierten Zustand die Erhebung aufnimmt. - Chipträgerbaugruppe nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der Hohlraum (
30 ,40 ) in oder auf der Oberfläche des Trägers (20 ) oder des Chips (10 ) angeordnet ist. - Chipträgerbaugruppe nach Anspruch 9, dadurch gekennzeichnet, dass jeweils vier viereckförmige Erhebungen (
31 –34 ;41 –44 ) einen Hohlraum (30 ,40 ) auf der Oberfläche des Trägers (20 ) oder Chips (10 ) bilden. - Chipträgerbaugruppe nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Positionierungseinrichtung des Trägers und/oder des Chips wenigstens teilweise elektrisch oder optisch leitfähig sind und als Leiteranschluss dienen.
- Chipträgerbaugruppe nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, dass die Erhebungen 20 bis 40 μm hoch sind.
- Chipträgerbaugruppe nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, dass auf dem Chip und/oder dem Träger aufgebrachte höcker- oder ballförmige Kontakte als mechanische Positionierungseinrichtungen dienen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE202005014073U DE202005014073U1 (de) | 2005-09-06 | 2005-09-06 | Chipträgerbaugruppe |
PCT/EP2006/008528 WO2007028541A1 (de) | 2005-09-06 | 2006-08-31 | Chipträgerbaugruppe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE202005014073U DE202005014073U1 (de) | 2005-09-06 | 2005-09-06 | Chipträgerbaugruppe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202005014073U1 true DE202005014073U1 (de) | 2007-01-18 |
Family
ID=37670677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202005014073U Expired - Lifetime DE202005014073U1 (de) | 2005-09-06 | 2005-09-06 | Chipträgerbaugruppe |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE202005014073U1 (de) |
WO (1) | WO2007028541A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007053849A1 (de) * | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Anordnung umfassend ein optoelektronisches Bauelement |
AT520857A1 (de) * | 2018-02-08 | 2019-08-15 | Friedrich Eibensteiner Dr | Verfahren zum Platzieren und Löten von Elementen auf Bauteilträger |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113597137B (zh) * | 2021-08-10 | 2022-08-16 | 苏州维信电子有限公司 | Smt元件焊接方法及电路板产品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243901A (ja) * | 1999-02-24 | 2000-09-08 | Rohm Co Ltd | 半導体装置 |
DE10308871B3 (de) * | 2003-02-28 | 2004-07-22 | Infineon Technologies Ag | Halbleiterchip zum Aufbau eines Halbleiterchipstapels |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5657207A (en) * | 1995-03-24 | 1997-08-12 | Packard Hughes Interconnect Company | Alignment means for integrated circuit chips |
JP2002196037A (ja) * | 2000-12-27 | 2002-07-10 | Seiko Epson Corp | 半導体パッケージ |
JP2003188507A (ja) * | 2001-12-18 | 2003-07-04 | Mitsubishi Electric Corp | 半導体集積回路およびこれを実装するためのプリント配線板 |
DE10343065A1 (de) * | 2003-09-16 | 2005-04-07 | Siemens Ag | Leiterplatte und Verfahren zum Herstellen der Leiterplatte |
-
2005
- 2005-09-06 DE DE202005014073U patent/DE202005014073U1/de not_active Expired - Lifetime
-
2006
- 2006-08-31 WO PCT/EP2006/008528 patent/WO2007028541A1/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243901A (ja) * | 1999-02-24 | 2000-09-08 | Rohm Co Ltd | 半導体装置 |
DE10308871B3 (de) * | 2003-02-28 | 2004-07-22 | Infineon Technologies Ag | Halbleiterchip zum Aufbau eines Halbleiterchipstapels |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007053849A1 (de) * | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Anordnung umfassend ein optoelektronisches Bauelement |
US8427839B2 (en) | 2007-09-28 | 2013-04-23 | Osram Opto Semiconductors Gmbh | Arrangement comprising an optoelectronic component |
AT520857A1 (de) * | 2018-02-08 | 2019-08-15 | Friedrich Eibensteiner Dr | Verfahren zum Platzieren und Löten von Elementen auf Bauteilträger |
Also Published As
Publication number | Publication date |
---|---|
WO2007028541A1 (de) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012215705B4 (de) | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe | |
DE69635227T2 (de) | Kontakträger zum bestücken von substraten mit federkontakten | |
EP1419102A2 (de) | Verfahren zur herstellung von mikro-elektromechanischen bauelementen | |
DE102006003931B3 (de) | Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben | |
DE102019211002B4 (de) | Optisches system und verfahren zum herstellen eines optischen systems | |
DE102010042987A1 (de) | Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung | |
EP1665914B1 (de) | Leiterplatte mit einer haltevorrichtung zum halten bedrahteter elektronischer bauteile, verfahren zur herstellung einer solchen leiterplatte und deren verwendung in einem lötofen | |
EP1688997B1 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips | |
DE202005014073U1 (de) | Chipträgerbaugruppe | |
DE102019210750B4 (de) | Verfahren zur herstellung einer anordnung mit einem substrat und zwei bauelementen mit lichtwellenleitern | |
DE10141571A1 (de) | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung | |
DE10357224A1 (de) | Spannvorrichtung zum Einpressen von Anschlüssen und Einpressvorrichtung | |
EP1198002A2 (de) | Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben | |
DE10142117A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE10251527A1 (de) | Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls | |
DE102005007643A1 (de) | Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat | |
EP2260511B1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
DE102004003275B4 (de) | Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben | |
DE102005036563B4 (de) | Elektronisches Bauteil | |
DE102005038752B4 (de) | Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung | |
DE10308871B3 (de) | Halbleiterchip zum Aufbau eines Halbleiterchipstapels | |
DE102012222491A1 (de) | Elektronisches Bauteil mit einem gespritzten Bauteilgehäuse | |
EP3857172B1 (de) | Sensorvorrichtung | |
DE19755806A1 (de) | Elektrooptisches Modul | |
DE19946497C2 (de) | Verfahren zur Herstellung einer Verbindung zweier Gegenstände |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R207 | Utility model specification |
Effective date: 20070222 |
|
R156 | Lapse of ip right after 3 years |
Effective date: 20090401 |