DE102005038752B4 - Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung - Google Patents

Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung Download PDF

Info

Publication number
DE102005038752B4
DE102005038752B4 DE102005038752.7A DE102005038752A DE102005038752B4 DE 102005038752 B4 DE102005038752 B4 DE 102005038752B4 DE 102005038752 A DE102005038752 A DE 102005038752A DE 102005038752 B4 DE102005038752 B4 DE 102005038752B4
Authority
DE
Germany
Prior art keywords
area
underfill
mounting
separation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005038752.7A
Other languages
English (en)
Other versions
DE102005038752A1 (de
Inventor
Hubert Benzel
Simon Armbruster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102005038752.7A priority Critical patent/DE102005038752B4/de
Publication of DE102005038752A1 publication Critical patent/DE102005038752A1/de
Application granted granted Critical
Publication of DE102005038752B4 publication Critical patent/DE102005038752B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/148—Details about the circuit board integration, e.g. integrated with the diaphragm surface or encapsulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Wire Bonding (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

Verfahren zum Montieren von Halbleiterchips mit den Schritten:Bereitstellen eines Halbleiterchips (5; 5a; 5b) mit einer Oberfläche (O; O'; O"), die entlang einer ersten Richtung (LR) einen Sensorbereich (SB; SB1), einen Montagebereich (MB; MB3) und einen dazwischenliegenden Trennbereich (TB; TB3) aufweist, wobei im Trennbereich (TB; TB3) mindestens ein Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) vorgesehen ist, der nicht parallel zur ersten Richtung (LR) verläuft;Vorsehen eines Substrats (1), welches eine Oberfläche aufweist;Montieren des Montagebereichs (MB) des Halbleiterchips (5; 5a; 5b) in Flip-Chip-Technik auf die Oberfläche des Substrats (1); undUnterfüllen des Montagebereichs (MB; MB3) mit einem Underfill (28), wobei der Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) als Abrissbereich für den Underfill (28) dient, so dass kein Underfill (28) in den Sensorbereich (SB; SB1) gelangt, dadurch gekennzeichnet, dasseine Mehrzahl von Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) im Trennbereich (TB; TB3) versetzt vorgesehen werden, die Durchgänge (D1-D4; D5, D6; D7-D10) in der Oberfläche (O; O'; O") freilassen, durch die eine Leitungseinrichtung (59; 59'; 59") vom Montagebereich (MB; MB3) in den Sensorbereich (SB; SB1) an der Oberfläche (O; O'; O") geführt ist.

Description

  • STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft ein Verfahren zum Montieren von Halbleiterchips und eine entsprechende Halbleiterchipanordnung.
  • Obwohl auf beliebige Halbleiterchipanordnungen anwendbar, wird die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf eine mikromechanische Halbleiterchipanordnung mit einem Drucksensor erläutert.
  • Eine allgemein übliche Methode zur Montage von Halbleiterchips auf Substraten, wie z.B. Platinen oder Keramiken, ist die Flip-Chip-Technologie. Dabei wird ein Halbleiterchip zunächst mit Metallbumps versehen und anschließend kopfüber auf dem zu bestückenden Substrat positioniert. Ein Lotflussmittel dient dabei als vorübergehende Fixierung des Halbleiterchips auf dem Substrat. In einem Reflow-Prozess werden dann die Metallbumps gelötet, sodass sie sich mit den entsprechenden Gegenpads auf dem Substrat verbinden. In einem letzten Schritt wird eine sogenannte Unterfüllung (Underfill) zwischen den Halbleiterchip und das Substrat gebracht, um eine stabile mechanische Verbindung und einen Schutz bzw. eine Isolation zu erreichen. Bei der überhängenden Flip-Chip-Montage muss berücksichtigt werden, dass die Unterfüllung nicht die funktionalen Strukturen, z. B. eine Drucksensormembran, verklebt. Dazu befindet sich auf dem Substrat eine Aussparung gegenüber der funktionalen Schicht, an der die Unterfüllung stoppt, sog. „partieller Underfill“.
  • Die DE 102 004 011 203 A1 offenbart verschiedene Beispiele für Verfahren zum derartigen Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnungen.
  • 5a, b zeigen ein Beispiel für ein solches Verfahren zum Montieren von Halbleiterchips und eine entsprechenden Halbleiterchipanordnung in schematischer Querschnittsansicht bzw. Draufsicht.
  • Bei dem in 5a,b gezeigten Beispiel ist der Halbleiterchip 5' ein oberflächenmikromechanischer Sensorchip, welcher beispielsweise gemäß dem in der DE 100 32 579 A1 beschriebenen Verfahren hergestellt wurde und eine integrierte Kaverne 58' über einem Membranbereich 55' aufweist.
  • Das Substrat 1 weist eine Aussparung 11 auf, neben der der Sensorchip 5' in Flip-Chip-Technik überhängend in einem Montagebereich MB montiert ist. Zur Montage werden Bondpads 53 des Sensorchips 5' im Montagebereich MB mittels einer Lot- oder Klebeverbindung, z.B. Lotkügelchen 26, auf (nicht gezeigte) Bondpads des Substrats 1 gelötet.
  • Der Montagebereich MB weist zusätzlich eine Unterfüllung 28 aus einem isolierenden Kunststoffmaterial auf, wobei die Kante K der Aussparung 11, die zwischen Monatgebereich MB und Membranbereich 55' liegt, als Abrisskante für die Unterfüllung 28 beim Montageprozess dient. Der Membranbereich 55' des Sensorchips 5' ragt dadurch seitlich neben dem streifenförmigen Montagebereich MB hinaus, so dass ein Druckmedium ungestört an den Membranbereich 55' gelangen kann.
  • Gemäß 5a befindet sich die Unterfüllung 28 unter dem Halbleiterchip 5' und verklebt den Halbleiterchip fest mit dem Substrat 1. Die Unterfüllung 28 zieht sich durch Kapillarkräfte zwischen den Halbleiterchip 5' und das Substrat 1. Damit die Unterfüllung 28 nicht bis zur aktiven Sensorstruktur 55', 58', in diesem Fall die Drucksensormembran, kriecht, ist die Aussparung 11 im Substrat notwendig. Die Positionsgenauigkeit dieser Aussparung 11 ist durch die Herstellung des Substrats 1 gegeben.
  • Der Sensorchip 5' ist im Membranbereich 55' auf der Oberfläche durch eine (nicht gezeigte) Sicht, z.B. eine Nitridschicht, passiviert, die als sicherer Medienschutz wirkt. Im Montagebereich MB ist der Sensorchip 5' durch die Unterfüllung 28 vor Korrosion geschützt. Bezugszeichen SB bezeichnet einen Sensorbereich, in dem oberhalb der Membran 55' Piezowiderstände 51 und nahe der Kante K eine integrierte Schaltung 52 zur Auswertung der Sensorsignale vorgesehen sind.
  • Am dem Montagebereich MB gegenüberliegenden Peripheriebereich des Membranbereichs 55' ist ein optioneller Stützbump 36 vorgesehen, der ein Abkippen des Sensorchips 5' bei der Flip-Chip-Montage verhindern soll. Dieser Stützbump 36 kann entweder auf der Oberseite des Chips 5' oder auf der gegenüberliegenden Oberfläche des Substrats 1 vorgesehen sein und weist keine Lotfläche auf, so dass in diesem Bereich der Sensorchip 5' nur auf der Oberseite vom Substrat 1 aufliegt, nicht aber fest damit verbunden ist, so dass Spannungseinflüsse in diesem Bereich vermieden werden.
  • Gemäß 5b befinden sich auf der linken Seite des Halbleiterbauchips 5' die Bondpads 53 zur elektrischen Kontaktierung mit dem Substrat 1, und auf der rechten Seite des Halbleiterchips 5' befindet sich die Drucksensormembran 55'. Der Abstand zwischen diesen beiden Bereichen definiert den Teil des Chips, der noch mit der Unterfüllung 28 in Kontakt kommen darf.
  • Die Toleranzen bei der Herstellung des Substrats 1 und damit der Aussparung 11 als auch die Positionsgenauigkeit, mit der der Halbleiterchip 5' zu dem Substrat ausgerichtet wird, definieren den notwendigen Vorhalt, den man benötigt, um ein Verkleben der funktionalen Strukturen sicher zu vermeiden.
  • In 5b ist ein Bereich 60, der prinzipiell von der Unterfüllung 28 bedeckt werden darf, gestrichelt gezeichnet. Aufgrund des notwendigen Vorhalts, d.h. des Sicherheitsabstandes zwischen Kante K und rechtem Ende des Bereichs 60 ergibt sich nachteiligerweise ein erhöhter Größenbedarf für den Halbleiterchip.
  • Aus der Schrift WO 2004/083802 A2 ist ein chemischer Sensor mit einem oder mehreren Cantilevern bekannt, die seitlich oberhalb einer Kavität angeordnet sind. Die Cantilever sind dabei einstückig aus einem ersten Substrat herausstrukturiert worden, in dem sich auch die Kavität befindet. Zur Abdeckung des chemischen Sensors ist eine Kappenstruktur aus einem zweiten Substrat vorgesehen, welche eine Öffnung im Bereich der Cantilever aufweist. Zur Kontaktierung sind seitlich der Kavität auf dem ersten Substrat und seitlich der Öffnung auf dem zweiten Substrat Kontaktierungsflächen aufgebracht, die in Deckung gebracht werden. Zur Verbindung des ersten und zweiten Substrats ist ein Underfill im Bereich um die übereinander liegende Kavität und die Öffnung vorgesehen.
  • Aus der Schrift DE 198 10 060 A1 ist ein Verfahren zur Verbindung eines Bauelements mit einem Substrat und einer elektrischen Schaltung bekannt. Hierbei werden das Bauelement und das Substrat mittels eines Lotmaterials derart verbunden, dass das Bauelement über einer Öffnung im Substrat angeordnet ist, so dass sich zwischen Bauelement und Substrat ein Zwischenraum einstellt.
  • Eine weitere Möglichkeit, ein elektronisches Bauelement auf einem Substrat mittels eines Verbindungsstoffes zu befestigen, ist aus der US 2005/0093178 A1 bekannt. Hierbei fließt ein Teil des Verbindungsstoffes zwischen das elektronische Bauelement und das Substrat.
  • VORTEILE DER ERFINDUNG
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht in einer überhängenden Aufbauweise eines Halbleiterchips, insbesondere Oberflächenmikromechanik(OMM)-Differenzdrucksensorchips, auf einem Substrat mit einer Aussparung mittels einer Flip-Chip-Montagetechnik, wobei eine auf dem Halbleiterchip integrierte Underfill-Stopp-Struktur bei einseitiger Flip-Chip-Montage aktive Strukturen vor dem Verkleben mit dem Underfill schützt.
  • Das erfindungsgemäße Verfahren zum Montieren von Halbleiterchips mit den Merkmalen des Anspruchs 1 und die entsprechende Halbleiterchipanordnung gemäss Anspruch 8 weisen gegenüber den bekannten Lösungsansätzen den Vorteil auf, dass eine platzsparende Montage von Halbleiterbauelementen mit aktiven Strukturen durch einseitige Flip-Chip-Technik mit überhängendem Chip möglich ist. Ein einfaches Pick-and-Place wird durch die Underfill-Stopp-Struktur ermöglicht, die direkt auf dem Halbleiterchip integriert ist. Die Positionsgenauigkeit des Pick-and-Place-Greifers ist nicht mehr entscheidend für die Lage der Underfillkante auf dem Chip. Da die integrierte Underfill-Stopp-Struktur mit den üblichen sehr hohen Genauigkeiten fotolithographischer Prozesse direkt auf dem Halbleiterbauelement erzeugt wird, kann der Sicherheitsabstand zwischen Bondbereich und aktiver Struktur deutlich verkleinert werden. Dadurch sind deutlich geringere Chipgrößen und damit geringere Kosten erreichbar. Durch eine entsprechende Geometrie der getrenchten Underfill-Stopp-Struktur können die aktiven Strukturen des Halbleiterbauelements, beispielsweise eine Drucksensormembran, mit den Bondpads elektrisch verbunden werden. Durch eine entsprechende Geometrie der getrenchten Underfill-Stopp-Struktur kann diese auf die Beschaffenheit und Menge des Underfill angepasst werden.
  • Durch Variation der Geometrie des getrenchten Underfill-Stopps können die Eigenschaften des Underfill-Stopps an die Beschaffenheit des Underfill angepasst werden, z. B. Viskosität und/oder Benetzbarkeit der Chipoberfläche. Denkbare Geometrieparameter sind: Breite und Tiefe der Trenchgräben, Flankensteilheit der Trenchgräben, Struktur der Trenchgräben, Anzahl der Trenchgräben.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung weist das Substrat eine Oberfläche mit einer Aussparung auf, wobei der Montagebereichs derart montiert wird, dass eine Kante der Aussparung im Montagebereich liegt und die Kante der Aussparung ebenfalls als Abrissbereich für den Underfill dient.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird eine Mehrzahl von Trenngräben im Trennbereich versetzt vorgesehen, die Durchgänge in der Oberfläche freilassen, durch die eine Leitungseinrichtung vom Montagebereich an der Oberfläche geführt ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung verlaufen der oder die Trenngräben entlang einer zweiten Richtung, die senkrecht zur ersten Richtung steht.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Oberfläche entlang einer zweiten Richtung einen weiteren Sensorbereich, einen weiteren Montagebereich und einen weiteren dazwischenliegenden Trennbereich auf, wobei im weiteren Trennbereich mindestens ein weiterer Trenngraben vorgesehen ist, der nicht parallel zur zweiten Richtung verläuft und der als Abrissbereich für den Underfill dient, so dass kein Underfill in den weiteren Sensorbereich gelangt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird im Montagebereich eine Mehrzahl von Bondpads vorgesehen, welche über eine Lot- oder Klebeverbindung auf der Oberfläche des Substrats montiert werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden der oder die Trenngräben mit einer bezüglich des Underfill nicht haftenden Beschichtung versehen.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es illustrieren:
    • 1a, b eine erste Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht bzw. Querschnittsansicht;
    • 2a, b eine zweite Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht bzw. Querschnittsansicht;
    • 3a, b eine dritte bzw. vierte Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Querschnittsansicht;
    • 4 eine fünfte Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht; und
    • 5a, b ein bekanntes Beispiel für ein Verfahren zum Montieren von Halbleiterchips und eine entsprechenden Halbleiterchipanordnung in Querschnittsansicht bzw. Draufsicht.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
  • 1a, b zeigen eine erste Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht bzw. Querschnittsansicht.
  • Die erste Ausführungsform knüpft unmittelbar an das Beispiel gemäss 5a, b an und ist bis auf die nachstehend beschriebenen Unterschiede damit identisch. Wie in 1a, b erkennbar, ist der Chip gemäß 5a, b um einen Trennbereich TB in seiner Längsrichtung LR erweitert worden, der sich zwischen Montagebereich MB und Sensorbereich SB befindet. In diesem Trennbereich TB ist ein integrierter Underfill-Stopp vorgesehen, der eine Mehrzahl von Trenngräben 65a bis 65e aufweist, die in Breitenrichtung BR des Halbleiterchips 5 verlaufen. Die Trenngräben 65a bis 65e sind versetzt angeordnet und lassen Durchgänge D1 bis D4 in Längsrichtung LR frei, durch die eine Leitungseinrichtung 59 zwischen den Trenngräben 65a bis 65e an der Oberfläche O vom Montagebereich MB mäanderförmig in den Sensorbereich SB geführt ist. Durch die fingerartig ineinander greifende Anordnung der Trenngräben 65a bis 65e ist es möglich, dass die Leitungseinrichtung 59 entlang der Oberfläche O vom Montagebereich MB in den Sensorbereich SB unbehindert geführt ist und nicht etwa durch die Gräben verlaufen muss.
  • Durch diese Trenngräben 65a bis 65e, die durch ein übliches Ätzverfahren (z.B. Trenchen) in die Oberfläche O strukturiert worden sind, wird der Underfill 28 bei der Montage gestoppt und auf den erlaubten Bereich 60 im Montagebereich MB beschränkt. Die Lage der Kante K im (nicht gezeigten) Substrat 1 (vergleiche 5a) ist durch ein Pfeil gekennzeichnet und liegt im Montagebereich MB etwas beabstandet von den nächstliegenden Trenngräben 65a, 65d.
  • Durch die üblichen Genauigkeiten bei der Halbleiterprozession, insbesondere beim Trenchätzen, sind die Fertigungstoleranzen sehr gering, sodass der getrenchte Trennbereich TB wesentlich genauer und kleiner sein kann als der Vorhalt bei lediglich einer Substratstrukturierung mit der gezeigten Aussparung 11 gemäss 5a. Somit kann der Chip 5 deutlich kleiner hergestellt werden als die bisher bekannte Standardversion in Form des Chips 5'.
  • In 1b ist als zusätzliches Detail noch eine Passivierungsschicht bzw. Lotstoppschicht 27 dargestellt, die die Bondpads 53 umgibt.
  • 2a, b zeigen eine zweite Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht bzw. Querschnittsansicht.
  • Bei der in 2a, b gezeigten Ausführungsform sind die Trenngräben 65f, 65g versetzt zueinander in Breitenrichtung BR auf dem Chip 5a angeordnet und weisen einen variierenden Querschnitt mit zwei verschiedenen Breiten über ihre Länge auf. Auch hier ist es möglich, die Leitungseinrichtung 59' durch zwei Durchgänge D5, D6 zwischen den Trenngräben 65f, 65g entlang der Oberfläche O' vom Montagebereich MB zum Sensorbereich SB zu führen.
  • 3a, b zeigen eine dritte bzw. vierte Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Querschnittsansicht.
  • Durch die in 3a,b dargestellte Variation der Geometrie der Trenngräben 65h, 65i bzw. 65j bis 65m können die Eigenschaften des Underfill-Stopps an die Beschaffenheit des Underfill 28 angepasst werden, z. B. Viskosität und/oder Benetzbarkeit der Chipoberfläche. Denkbare Geometrieparameter sind: Breite und Tiefe der Trenngräben, Flankensteilheit der Trenngräben, Struktur der Trenngräben, Anzahl der Trenngräben. Darüber hinaus ist es auch denkbar, den Trennbereich durch eine geeignete chemische Beschichtung (Anti-Stiction-Coating) derart zu verändern, dass die Oberfläche nichtbenetzende Eigenschaften aufweist und somit die Funktion der Trenngräben unterstützt.
  • 4 zeigt eine fünfte Ausführungsform des erfindungsgemäßen Verfahrens zum Montieren von Halbleiterchips und einer entsprechenden Halbleiterchipanordnung in schematischer Draufsicht.
  • Bei der Ausführungsform gemäß 4 liegt ein Bereich 58", der auf dem Chip 5b nicht mit dem Underfill 28 bedeckt werden darf, im Zentrum des Chips 5b, z. B. eine Membran nahe dem Zentrum oder eine Kanalöffnung in diesem Bereich. Auch ein Druckzugangsloch eines Differenzdrucksensors ist möglich.
  • Somit weist der dort dargestellte Chip 5b entlang der Längenrichtung LR einen Montagebereich MB3, einen Trennbereich TB3, einen Sensorbereich SB1, einen weiteren Trennbereich TB4 und einen weiteren Montagebereich MB4 auf. Entlang der Breitenrichtung BR weist der Chip 5b einen Montagebereich MB1, einen Trennbereich TB1, einen Sensorbereich SB2, einen weiteren Trennbereich TB2 und einen weiteren Montagebereich MB2 auf.
  • Mit anderen Worten ist der Underfill-Stopp bei dieser Ausführungsform derart gebildet, dass der Bereich 58", der auf dem Chip 5b nicht mit dem Underfill 28 bedeckt werden darf, allseitig von dem Underfill umgeben ist.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele erläutert worden ist, ist sie nicht darauf beschränkt, sondern auch in anderer Weise ausführbar.
  • Insbesondere die Geometrie der Trenngräben ist beliebig gestaltbar.

Claims (12)

  1. Verfahren zum Montieren von Halbleiterchips mit den Schritten: Bereitstellen eines Halbleiterchips (5; 5a; 5b) mit einer Oberfläche (O; O'; O"), die entlang einer ersten Richtung (LR) einen Sensorbereich (SB; SB1), einen Montagebereich (MB; MB3) und einen dazwischenliegenden Trennbereich (TB; TB3) aufweist, wobei im Trennbereich (TB; TB3) mindestens ein Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) vorgesehen ist, der nicht parallel zur ersten Richtung (LR) verläuft; Vorsehen eines Substrats (1), welches eine Oberfläche aufweist; Montieren des Montagebereichs (MB) des Halbleiterchips (5; 5a; 5b) in Flip-Chip-Technik auf die Oberfläche des Substrats (1); und Unterfüllen des Montagebereichs (MB; MB3) mit einem Underfill (28), wobei der Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) als Abrissbereich für den Underfill (28) dient, so dass kein Underfill (28) in den Sensorbereich (SB; SB1) gelangt, dadurch gekennzeichnet, dass eine Mehrzahl von Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) im Trennbereich (TB; TB3) versetzt vorgesehen werden, die Durchgänge (D1-D4; D5, D6; D7-D10) in der Oberfläche (O; O'; O") freilassen, durch die eine Leitungseinrichtung (59; 59'; 59") vom Montagebereich (MB; MB3) in den Sensorbereich (SB; SB1) an der Oberfläche (O; O'; O") geführt ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (1) eine Oberfläche mit einer Aussparung (11) aufweist und der Montagebereich (MB) derart montiert wird, dass eine Kante (K) der Aussparung (11) im Montagebereich (MB; MB3) liegt und die Kante (K) der Aussparung (11; 11') ebenfalls als Abrissbereich für den Underfill (28) dient.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der oder die Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) entlang einer zweiten Richtung (BR) verlaufen, die senkrecht zur ersten Richtung (LR) steht.
  4. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche (O; O'; O") entlang einer zweiten Richtung (BR) einen weiteren Sensorbereich (SB2), einen weiteren Montagebereich (MB1) und einen weiteren dazwischenliegenden Trennbereich (T1) aufweist, wobei im weiteren Trennbereich (TB1) mindestens ein weiterer Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) vorgesehen ist, der nicht parallel zur zweiten Richtung (BR) verläuft und der als Abrissbereich für den Underfill (28) dient, so dass kein Underfill (28) in den weiteren Sensorbereich (SB2) gelangt.
  5. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Montagebereich (MB; MB3) eine Mehrzahl von Bondpads (53) vorgesehen wird, welche über eine Lot- oder Klebeverbindung auf der Oberfläche des Substrats (1) montiert werden.
  6. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der oder die Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) mit einer bezüglich des Underfill (28) nicht haftenden Beschichtung versehen werden.
  7. Halbleiterchipanordnung mit: einem Halbleiterchip (5; 5a; 5b) mit einer Oberfläche (O; O'; O"), die entlang einer ersten Richtung (LR) einen Sensorbereich (SB; SB1), einen Montagebereich (MB; MB3) und einen dazwischenliegenden Trennbereich (TB; TB3) aufweist, wobei im Trennbereich (TB; TB3) mindestens ein Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) vorgesehen ist, der nicht parallel zur ersten Richtung (LR) verläuft; einem Substrat (1), welches eine Oberfläche aufweist; wobei der Montagebereich (MB) des Halbleiterchips (5; 5a; 5b) in Flip-Chip-Technik auf die Oberfläche des Substrats (1) montiert ist; und wobei der Montagebereich (MB; MB3) mit einem Underfill (28) unterfüllt ist, wobei der Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) als Abrissbereich für den Underfill (28) dient, so dass kein Underfill (28) in dem Sensorbereich (SB; SB1) vorliegt, dadurch gekennzeichnet, dass eine Mehrzahl von Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) im Trennbereich (TB; TB3) versetzt vorgesehen ist, die Durchgänge (D1-D4; D5, D6; D7-D10) in der Oberfläche (O; O'; O") freilassen, durch die eine Leitungseinrichtung (59; 59'; 59") vom Montagebereich (MB; MB3) in den Sensorbereich (SB; SB1) an der Oberfläche (O; O'; O") geführt ist.
  8. Halbleiterchipanordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Substrat (1) eine Oberfläche mit einer Aussparung (11) aufweist und der Montagebereich (MB) derart montiert ist, dass eine Kante (K) der Aussparung (11) im Montagebereich (MB; MB3) liegt und die Kante (K) der Aussparung (11; 11') ebenfalls als Abrissbereich für den Underfill (28) dient.
  9. Halbleiterchipanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der oder die Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) entlang einer zweiten Richtung (BR) verlaufen, die senkrecht zur ersten Richtung (LR) steht.
  10. Halbleiterchipanordnung nach mindestens einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Oberfläche (O; O'; O") entlang einer zweiten Richtung (BR) einen weiteren Sensorbereich (SB2), einen weiteren Montagebereich (MB1) und einen weiteren dazwischenliegenden Trennbereich (T1) aufweist, wobei im weiteren Trennbereich (TB1) mindestens ein Trenngraben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) vorgesehen ist, der nicht parallel zur zweiten Richtung (BR) verläuft und der als Abrissbereich für den Underfill (28) dient, so dass kein Underfill (28) in den weiteren Sensorbereich (SB2) gelangt.
  11. Halbleiterchipanordnung nach mindestens einem der vorhergehenden Ansprüche 7 bis 10, dadurch gekennzeichnet, dass im Montagebereich (MB; MB3) eine Mehrzahl von Bondpads (53) vorgesehen ist, welche über eine Lot- oder Klebeverbindung auf der Oberfläche des Substrats (1) montiert werden.
  12. Halbleiterchipanordnung nach mindestens einem der vorhergehenden Ansprüche 7 bis 11, dadurch gekennzeichnet, dass der oder die Trenngräben (65a-e; 65f,g; 65h,i; 65j-n; 65o-t) mit einer bezüglich des Underfill (28) nicht haftenden Beschichtung versehen sind.
DE102005038752.7A 2005-08-17 2005-08-17 Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung Expired - Fee Related DE102005038752B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005038752.7A DE102005038752B4 (de) 2005-08-17 2005-08-17 Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005038752.7A DE102005038752B4 (de) 2005-08-17 2005-08-17 Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung

Publications (2)

Publication Number Publication Date
DE102005038752A1 DE102005038752A1 (de) 2007-02-22
DE102005038752B4 true DE102005038752B4 (de) 2018-04-19

Family

ID=37697244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005038752.7A Expired - Fee Related DE102005038752B4 (de) 2005-08-17 2005-08-17 Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung

Country Status (1)

Country Link
DE (1) DE102005038752B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015218355A1 (de) 2015-09-24 2017-03-30 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und Herstellungsverfahren für eine mikroelektronische Bauelementanordnung
DE102017203381A1 (de) 2017-03-02 2018-04-05 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und entsprechendes Herstellungsverfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810060A1 (de) 1997-05-07 1998-11-12 Fraunhofer Ges Forschung Verfahren zur Verbindung eines Bauelements mit einem Substrat und eine damit hergestellte elektrische Schaltung
DE10032579A1 (de) 2000-07-05 2002-01-24 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
WO2004083802A2 (en) 2003-03-18 2004-09-30 Cantion A/S A cantilever array chemical sensor
US20050093178A1 (en) 2003-11-04 2005-05-05 Chen-Tung Huang Package structure with a retarding structure and method of making same
DE102004011203A1 (de) 2004-03-04 2005-09-29 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810060A1 (de) 1997-05-07 1998-11-12 Fraunhofer Ges Forschung Verfahren zur Verbindung eines Bauelements mit einem Substrat und eine damit hergestellte elektrische Schaltung
DE10032579A1 (de) 2000-07-05 2002-01-24 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
WO2004083802A2 (en) 2003-03-18 2004-09-30 Cantion A/S A cantilever array chemical sensor
US20050093178A1 (en) 2003-11-04 2005-05-05 Chen-Tung Huang Package structure with a retarding structure and method of making same
DE102004011203A1 (de) 2004-03-04 2005-09-29 Robert Bosch Gmbh Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung

Also Published As

Publication number Publication date
DE102005038752A1 (de) 2007-02-22

Similar Documents

Publication Publication Date Title
EP1805101B1 (de) Verfahren zum montieren von halbleiterchips und entsprechende halbleiterchipanordnung
DE102012206869B4 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102006003931B3 (de) Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
DE102005015109B4 (de) Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102005038752B4 (de) Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
DE102019210750B4 (de) Verfahren zur herstellung einer anordnung mit einem substrat und zwei bauelementen mit lichtwellenleitern
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102008037947B4 (de) Verfahren zum Herstellen eines Element-Wafer und eines Elements
DE102005026528B4 (de) Halbleiterbauteil mit mindestens einem Medienkanal und Verfahren zur Herstellung von Halbleiterbauteilen jeweils mit mindestens einem Medienkanal
DE102014115803A1 (de) MEMS-Sensor, insbesondere Differenzdrucksensor
DE102011005978A1 (de) Integrierte Schaltung mit einer elektrischen Durchkontaktierung sowie Verfahren zur Herstellung einer elektrischen Durchkontaktierung
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
DE102004003275B4 (de) Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
DE102014210852B4 (de) Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE102018204772B3 (de) Chip-Stapelanordnung und Verfahren zum Herstellen derselben
WO2007028541A1 (de) Chipträgerbaugruppe
WO2014102121A1 (de) Bauteil mit einem bauelement und einem träger
DE102019218444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE19946497C2 (de) Verfahren zur Herstellung einer Verbindung zweier Gegenstände
DE10127010B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120503

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee