KR100609223B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100609223B1 KR100609223B1 KR1020020080017A KR20020080017A KR100609223B1 KR 100609223 B1 KR100609223 B1 KR 100609223B1 KR 1020020080017 A KR1020020080017 A KR 1020020080017A KR 20020080017 A KR20020080017 A KR 20020080017A KR 100609223 B1 KR100609223 B1 KR 100609223B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding pad
- florin
- semiconductor device
- aluminum layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 60
- 238000010791 quenching Methods 0.000 claims abstract description 22
- 230000000171 quenching effect Effects 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 35
- 238000007689 inspection Methods 0.000 abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052802 copper Inorganic materials 0.000 abstract description 8
- 239000010949 copper Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 8
- 239000000523 sample Substances 0.000 abstract description 8
- 230000007797 corrosion Effects 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 6
- 238000004220 aggregation Methods 0.000 abstract description 2
- 230000002776 aggregation Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 51
- 235000012431 wafers Nutrition 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000015271 coagulation Effects 0.000 description 2
- 238000005345 coagulation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법을 제공한다. 이에 의하면, 반도체 소자의 본딩 패드를 노출시키기 위한 보호막의 개구를 사진식각공정에 의해 형성시킨 후 매엽식의 켄칭공정을 실시하여 상기 본딩 패드의 알루미늄층에 잔존하는 플로린을 제거시킨다.
따라서, 본 발명은 상기 켄칭공정을 종래의 큐어링공정에 비하여 고온에서 단시간 동안 실시하므로 상기 본딩 패드에 잔존하는 플로린을 효과적으로 제거할 수 있다. 그 결과, 반도체 소자의 검사단계에서 탐침을 상기 본딩 패드에 전기적으로 연결시켜 상기 반도체 소자의 검사를 안정적으로 실시할 수 있다. 또한, 상기 알루미늄층의 구리 성분의 응집현상을 완화시켜줄 수 있다. 따라서, 본 발명은 상기 알루미늄층의 갈바닉 부식을 방지하고 나아가 반도체 소자의 신뢰성 저하를 억제할 수 있다. 더욱이, 상기 켄칭공정용 장치가 매엽식이므로 동일 웨이퍼의 중심부와 가장자리부간의 편차가 최소화될 수 있다.
Description
도 1은 종래 기술에 의한 본딩 패드에 알루미늄-플로린-옥사이드(oxide) 계열의 부산물이 형성된 예를 나타낸 단면 구조도.
도 2는 본 발명에 의한 반도체 소자의 제조 방법에 적용된 본딩 패드를 나타낸 단면 구조도.
도 3은 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 플로우차트.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 상기 본딩 패드에 잔존하는 플로린을 제거시킴으로써 상기 본딩 패드에서의 갈바닉 부식을 방지함과 아울러 반도체 소자의 검사를 효과적으로 진행하도록 한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 단결정 실리콘 기판과 같은 반도체 기판인 웨이퍼를 반도체 공정, 예를 들어 확산공정, 산화공정, 화학기상증착공정, 사진식각공정 및 금속배선 공정 등으로 처리함으로써 여러 가지 기능을 갖는 집적회로들을 갖는 반도체 소자를 상기 반도체 기판의 내부에 형성시킬 수가 있다. 상기 반도체 소자는 상기 집적회로들과 외부의 전기적 시스템과의 연결을 위해 다수의 본딩 패드(bonding pad)를 갖는다. 이러한 반도체 소자는 통상 1장의 웨이퍼에 다수개 배열된다.
이후, 최종 제품 형태인 패키지(package)를 제조하기 위해 상기 웨이퍼를 상기 반도체 소자에 해당하는 크기로 절단한다. 이렇게 절단된 반도체 소자를 "반도체 칩"이라고 한다. 상기 반도체 칩을 도전성 리드 프레임(lead frame)의 다이 패드(die pad) 상에 접착하고 상기 칩의 본딩 패드를 상기 리드 프레임의 리드(lead)에 각각 대응하여 도전성 세선(wire), 예를 들어 금(Au) 재질의 세선에 의해 연결하고, 상기 반도체 칩과 상기 도전성 와이어를 예를 들어 밀봉수지에 의해 밀봉한다. 이때, 상기 리드의 외부 리드는 상기 밀봉수지의 외부로 노출된다. 따라서, 상기 반도체 소자는 상기 본딩패드와 상기 도전성 세선 및 상기 리드를 거쳐 외부의 시스템과 데이터 교환이나 신호 전달을 진행할 수 있다.
종래의 반도체 소자는 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 하부 절연막(11)이 적층되고, 상기 하부 절연막(11) 상에 금속 배선(20)의 장벽 금속층(21), 알루미늄층(23), 반사방지층(25)이 하측에서 상측으로의 순서로 적층된 후 동일 패턴으로 패터닝되고, 상기 금속 배선(20)과 상기 하부 절연막(11) 상에 보호막(30)이 적층된 후 상기 금속 배선(20)의 일부분, 즉 본딩 패드를 위한 부분 상에 상기 보호막(30)의 개구(31)가 형성된다. 이때, 상기 개구(31) 내의 반사방지층(25)이 완전히 식각되고 그 아래의 알루미늄층(23)이 노출된다.
여기서, 상기 알루미늄층(23)으로는 통상 알루미늄에 미량의 구리가 추가된 재질이 사용된다. 상기 보호막(30) 상에 폴리이미드층(도시 안됨)이 추가로 형성되는 것도 가능하는데, 이때, 상기 폴리이미드층을 식각 마스크로서 이용하여 상기 보호막(30)의 개구(31)를 형성한다. 한편, 상기 반도체 기판(10)에는 메모리 소자나 로직 소자를 위한 모스 트랜지스터나 커패시터, 금속 배선 등의 요소들이 미리 형성되어 있음은 자명한 사실이다.
그런데, 종래에는 상기 보호막(30)의 개구(31)를 사진식각공정에 의해 형성할 때, 식각공정으로서 건식 식각공정이 사용된다. 상기 건식 식각공정에 사용되는 식각가스는 플로린(F)을 포함하고 있으므로 상기 개구(31) 내의 노출된 알루미늄층(23)의 표면에 플로린이 잔존한다. 상기 플로린은 상기 개구(31)가 형성되고 난 후에 상기 사진식각공정에 사용된 감광막의 패턴(도시 안됨)을 제거하기 위한 애싱(ashing) 공정과 케미컬을 이용한 세정공정을 진행하더라도 상기 알루미늄층(23)의 표면에 잔존한다.
따라서, 상기 알루미늄층(23)에 잔존하는 플로린을 제거하기 위해 큐어링(curing) 공정을 추가로 진행한다. 상기 큐어링공정을 위한 큐어링장치는 대부분 배치(batch) 타입이고, 상기 큐어링 공정이 300~350℃의 고온에서 30분 내지 1시간동안 장시간 진행된다.
상기 플로린이 상기 큐어링공정에 의해 완전히 제거되는 경우, 상기 알루미 늄층(23)의 표면에 Al2O3의 막이 형성된다. 상기 Al2O3의 막은 비교적 얇은 두께만큼 생성된 후에는 더 이상 성장하지 않는다. 그러므로, 상기 알루미늄층(23)의 표면에 Al2O3의 막이 형성되어 있더라도 상기 반도체 칩의 검사 때에 탐침이 상기 Al2
O3의 막을 관통하여 상기 본딩패드에 전기적으로 접촉하는데 어려움이 없다.
그러나, 상기 큐어링공정을 진행하였음에도 불구하고 상기 알루미늄층(23)의 표면에 상기 플로린이 완전히 제거되지 않고 잔존할 경우, 플로린과 알루미늄의 반응성이 산소와 알루미늄의 반응성보다 훨씬 크므로 상기 알루미늄층(23)의 표면에 알루미늄-플로린-옥사이드(oxide) 계열의 화합물과 같은 부산물(40)이 두껍게 생성된다. 더욱이, 상기 큐어링 공정이 300~350℃의 고온에서 30분 내지 1시간동안 장시간 진행되므로 상기 화합물(40)이 더욱 두껍게 형성된다. 이로써, 후속의 반도체 칩 검사단계에서 탐침이 상기 화합물을 관통하지 못함으로써 상기 탐침과 상기 알루미늄층(23)이 전기적으로 연결되지 못하는 경우가 다발한다. 결국, 상기 반도체 칩의 검사가 제대로 진행될 수가 없다.
또한, 상기 개구(31)를 형성하기 위해 상기 보호막(30)의 건식식각 이후에 상기 애싱공정과 케미컬을 이용한 세정공정을 진행하였을 때, 상기 알루미늄층(23)의 구리 성분이 미세하게 응집현상을 일으킨다. 이러한 상태에서 상기 큐어링공정을 장시간 진행할 경우, 상기 구리의 응집이 더욱 심화하여 상기 알루미늄층(23)의 갈바닉 부식을 가져오고 나아가 반도체 소자의 신뢰성 저하를 가져온다.
더욱이, 이러한 불량 현상은 상기 큐어링장치의 내부 온도가 불균일하므로 상기 큐어링장치에 배치된 웨이퍼간의 편차는 물론, 동일 웨이퍼의 중심부와 가장자리부간의 편차도 심하다.
따라서, 본 발명은 본딩패드의 개구를 형성한 후 큐어링공정에 의해 야기되는 문제점을 해결하는데 있다.
본 발명의 다른 목적은 본딩패드 개구내의 노출된 알루미늄층의 부식을 방지함으로써 반도체 소자의 신뢰성 저하를 방지하도록 하는데 있다.
본 발명의 또 다른 목적은 반도체 소자의 검사를 용이하게 하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판에 최상층의 금속 배선과 상기 금속 배선에 일체로 연결된 본딩 패드를 형성시키는 단계; 상기 금속 배선과 상기 본딩 패드 및 상기 반도체 기판 상에 보호막을 적층시키는 단계; 상기 보호막의 일부분을 식각시킴으로써 상기 본딩 패드를 노출시키는 단계; 및 상기 본딩 패드에 잔존하는 플로린을 제거시키기 위해 상기 반도체 기판을 켄칭공정으로 처리하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 켄칭공정을 250~400℃의 온도에서 진행할 수 있다. 상기 켄칭공정을 250~400℃의 온도에서 150~600초의 짧은 시간동안 진행하는 것이 더욱 바람직하다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여하기로 한다.
도 2는 본 발명에 의한 반도체 소자의 제조 방법에 본딩 패드를 나타낸 단면 구조도이고, 도 3은 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 플로우차트이다. 설명의 편의상 도 2와 도 3을 연관하여 설명하기로 한다.
단계(S1)에서는 먼저, 반도체 기판(10) 상에 산화막과 같은 하부 절연막(11)을 두꺼운 두께로 적층시킨 후 화학적 기계적 연마(chemical mechanical polishing: CMP) 공정에 의해 평탄화시킨다. 여기서, 상기 하부 적층막(11)은 도면에 1개 층처럼 도시되어 있으나, 실제로는 복수개의 절연막으로 적층될 수 있다. 물론, 상기 반도체 기판(10)에는 메모리 소자나 로직 소자를 위한 모스 트랜지스터나 커패시터, 금속 배선 등의 요소들이 미리 형성되어 있음은 자명한 사실이다. 이어서, 상기 하부 절연막(11) 상에 최상층의 금속 배선(20)을 위한 장벽 금속층(21), 알루미늄층(23) 및 반사방지층(25)을 하측에서 상측으로의 순서로 적층시킨다. 상기 알루미늄층(23)으로는 통상 알루미늄에 미량의 구리가 추가된 재질이 사용된다. 그런 다음, 사진식각공정을 이용하여 상기 장벽 금속층(21), 알루미늄층(23) 및 반사방지층(25)을 상기 금속 배선(20)을 위한 동일 패턴으로 형성시킨다. 이때, 상기 금속 배선(20)에 일체로 연결된 본딩 패드의 부분도 함께 형성된다.
단계(S3)에서는 그런 다음, 화학기상증착공정을 이용하여 상기 금속 배선(20)과 상기 하부 절연막(11) 상에 상기 금속 배선(20)의 보호를 위한 보호막(30), 예를 들어 질화막을 적층시킨다. 물론, 상기 질화막 상에 폴리이미드층(도시 안됨)을 추가로 형성시키는 것도 가능하다.
단계(S5)에서는 이어, 사진식각공정을 이용하여 상기 금속 배선(20)의 본딩 패드 상에 있는 부분의 보호막(30)을 노출시키는 감광막의 패턴(도시 안됨)을 상기 보호막(30) 상에 형성시킨 후 상기 노출된 보호막(30)의 부분을 건식식각시킴으로써 상기 본딩 패드를 노출시키는 개구(31)를 형성시킨다. 이때, 상기 개구(31) 내의 반사방지층(25)을 완전히 식각시킴으로써 그 아래의 알루미늄층(23)을 노출시키는 것이 바람직하다. 한편, 상기 보호막(30) 상에 폴리이미드층이 있는 경우, 상기 폴리이미드층을 식각 마스크로서 이용하여 상기 보호막(30)의 개구(31)를 형성하는 것도 가능하다.
그런데, 상기 건식식각공정에 사용되는 식각가스는 통상적으로 플로린을 포함하고 있으므로 상기 개구(31) 내의 노출된 알루미늄층(23)의 표면에 상기 플로린이 잔존한다. 상기 플로린은 상기 개구(31)가 형성되고 난 후에 상기 사진식각공정에 사용된 감광막의 패턴을 제거하기 위한 애싱공정과 케미컬을 이용한 세정공정을 진행하더라도 상기 알루미늄층(23)의 표면에 여전히 잔존한다.
단계(S7)에서는 이후, 본 발명은 종래와 달리 큐어링공정을 사용하는 대신에 켄칭(quenching) 공정을 사용하여 상기 플로린을 제거시킨다. 이때, 상기 켄칭공정은 250~400℃의 온도에서 150~600초의 짧은 시간동안 진행한다. 따라서, 상기 켄칭공정이 완료된 후에는 상기 본딩 패드의 알루미늄층(23)의 표면에 플로린이 전혀 존재하지 않게 된다. 상기 켄칭공정은 대부분 웨이퍼를 높은 고온으로 온도 상승시 킨 후 큐어링공정에 비하여 상당히 짧은 시간동안 처리한 후 급속 냉각시키는 방식이다. 그러므로, 상기 켄칭공정은 상기 큐어링공정에 비하여 높은 고온에서 진행되기 때문에 상기 플로린의 제거가 효과적이다. 상기 켄칭공정은 웨이퍼를 1장씩 처리하는 매엽 방식이 바람직하다.
한편, 상기 플로린이 일부 잔존하더라도 상기 켄칭공정이 큐어링공정에 비하여 짧은 시간동안 진행되므로 상기 알루미늄층(23)의 표면에 Al2O3의 막이 그다지 두껍게 형성되지 않는다. 그 결과, 상기 반도체 칩의 검사 때에 탐침이 상기 Al2O3의 막을 쉽게 관통할 수 있으므로 상기 본딩패드에 전기적으로 접촉하는데 어려움이 없다.
따라서, 본 발명은 상기 켄칭공정을 진행한 후 상기 알루미늄층(23)의 표면에 상기 플로린을 잔존시키지 않으므로 종래와 달리 상기 알루미늄층(23)의 표면에 알루미늄-플로린-옥사이드 계열의 화합물과 같은 도 1의 부산물(40)이 생성하는 것을 방지할 수 있다. 그 결과, 후속의 반도체 칩 검사단계에서 탐침이 상기 화합물을 관통하지 못함으로써 상기 탐침과 상기 알루미늄층(23)이 전기적으로 연결되지 못하여 상기 반도체 칩의 검사가 제대로 이루어지지 못하는 경우를 예방할 수 있다.
또한, 상기 개구(31)를 형성하기 위해 상기 보호막(30)의 건식식각 이후에 상기 애싱공정과 케미컬을 이용한 세정공정을 진행하였을 때, 상기 알루미늄층(23)의 구리 성분이 미세하게 응집현상을 일으킬 수 있더라도 이러한 상태에서 상기 켄 칭공정을 단시간 진행하므로 상기 구리의 응집현상을 완화시켜줄 수 있다. 따라서, 본 발명은 상기 알루미늄층(23)의 갈바닉 부식을 방지하고 나아가 반도체 소자의 신뢰성 저하를 억제할 수 있다.
더욱이, 상기 켄칭공정용 장치가 매엽식이므로 동일 웨이퍼의 중심부와 가장자리부간의 편차가 최소화될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 반도체 소자의 본딩 패드를 노출시키기 위한 보호막의 개구를 사진식각공정에 의해 형성시킨 후 매엽식의 켄칭공정을 실시하여 상기 본딩 패드의 알루미늄층에 잔존하는 플로린을 제거시킨다.
따라서, 본 발명은 상기 켄칭공정을 종래의 큐어링공정에 비하여 고온에서 단시간 동안 실시하므로 상기 본딩 패드에 잔존하는 플로린을 효과적으로 제거할 수 있다. 그 결과, 반도체 소자의 검사단계에서 탐침을 상기 본딩 패드에 전기적으로 연결시켜 상기 반도체 소자의 검사를 안정적으로 실시할 수 있다. 또한, 상기 알루미늄층의 구리 성분의 응집현상을 완화시켜줄 수 있다. 따라서, 본 발명은 상기 알루미늄층의 갈바닉 부식을 방지하고 나아가 반도체 소자의 신뢰성 저하를 억제할 수 있다. 더욱이, 상기 켄칭공정용 장치가 매엽식이므로 동일 웨이퍼의 중심부와 가장자리부간의 편차가 최소화될 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으 며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (3)
- 반도체 기판에 최상층의 금속 배선과 상기 금속 배선에 일체로 연결된 본딩 패드를 형성시키는 단계;상기 금속 배선과 상기 본딩 패드 및 상기 반도체 기판 상에 보호막을 적층시키는 단계;상기 보호막의 일부분을 식각시킴으로써 상기 본딩 패드를 노출시키는 단계; 및상기 본딩 패드에 잔존하는 플로린을 제거시키기 위해 상기 반도체 기판을 켄칭공정으로 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 켄칭공정을 250~400℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 켄칭공정을 150~600초의 짧은 시간동안 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020080017A KR100609223B1 (ko) | 2002-12-14 | 2002-12-14 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020080017A KR100609223B1 (ko) | 2002-12-14 | 2002-12-14 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040053462A KR20040053462A (ko) | 2004-06-24 |
| KR100609223B1 true KR100609223B1 (ko) | 2006-08-02 |
Family
ID=37346704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020080017A KR100609223B1 (ko) | 2002-12-14 | 2002-12-14 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100609223B1 (ko) |
-
2002
- 2002-12-14 KR KR1020020080017A patent/KR100609223B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040053462A (ko) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658582B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7456507B2 (en) | Die seal structure for reducing stress induced during die saw process | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| US11908885B2 (en) | Semiconductor device structure with magnetic element | |
| US11749711B2 (en) | Semiconductor device structure with magnetic element | |
| JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6348398B1 (en) | Method of forming pad openings and fuse openings | |
| US11545469B2 (en) | Semiconductor package and manufacturing method thereof | |
| US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
| US7897466B2 (en) | Method for manufacturing semiconductor device | |
| US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
| US6388337B1 (en) | Post-processing a completed semiconductor device | |
| KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| KR100609223B1 (ko) | 반도체 소자의 제조 방법 | |
| US20070224797A1 (en) | Method for manufacturing semiconductor device, method for forming alignment mark, and semiconductor device | |
| TWI695473B (zh) | 半導體裝置及製造方法 | |
| US10465287B2 (en) | Semiconductor device and method of forming the same | |
| US8841140B2 (en) | Technique for forming a passivation layer without a terminal metal | |
| US7833896B2 (en) | Aluminum cap for reducing scratch and wire-bond bridging of bond pads | |
| US20240088208A1 (en) | Semiconductor device structure with metal oxide layer and method for forming the same | |
| US20210375793A1 (en) | Integrated circuit device and fabrication method thereof | |
| KR100640431B1 (ko) | 패시베이션층 형성 방법 | |
| JP2001217246A (ja) | 半導体装置及びその製造方法 | |
| JP2005353980A (ja) | 半導体装置の製造方法 | |
| KR100850082B1 (ko) | 반도체 소자 제조시 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| N231 | Notification of change of applicant | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050317 Effective date: 20060630 Free format text: TRIAL NUMBER: 2005101001572; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050317 Effective date: 20060630 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |