CN112185805A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN112185805A
CN112185805A CN202011049295.3A CN202011049295A CN112185805A CN 112185805 A CN112185805 A CN 112185805A CN 202011049295 A CN202011049295 A CN 202011049295A CN 112185805 A CN112185805 A CN 112185805A
Authority
CN
China
Prior art keywords
etching
semiconductor substrate
polysilicon gate
polysilicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011049295.3A
Other languages
English (en)
Other versions
CN112185805B (zh
Inventor
向磊
郭莉莉
马莉娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011049295.3A priority Critical patent/CN112185805B/zh
Publication of CN112185805A publication Critical patent/CN112185805A/zh
Application granted granted Critical
Publication of CN112185805B publication Critical patent/CN112185805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本申请公开了一种半导体器件的制造方法，涉及半导体制造领域。该半导体器件的制造方法包括对半导体衬底进行多晶硅栅刻蚀处理，形成多晶硅栅，所述半导体衬底上还形成有虚设焊盘和芯片端头；向刻蚀腔体内通入反应气体，同时令所述刻蚀腔体内保持预定低压和预定流量，抽除所述刻蚀腔体内反应生成的副产物；对所述半导体衬底进行湿法清洗；其中，所述反应气体至少包括O2；解决了目前湿法清洗去除聚合物能力不足的问题；达到了改善多晶硅刻蚀后半导体衬底表面颗粒缺陷的效果。

Description

半导体器件的制造方法
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件的制造方法。
背景技术
在半导体器件的生产制造中，光刻工艺及刻蚀工艺是必不可少的，通过光刻工艺和刻蚀工艺将掩膜版上的图形复制到半导体衬底上。刻蚀过程会产生一些聚合物(polymer)，这些聚合物会残留在半导体衬底上，由于残留的聚合物会增加器件表面的颗粒和污染物，影响器件性能，需要在在后续的工艺步骤中去除。
目前，在低透光率90E-flash产品的生产过程中，经过传统刻蚀工艺及湿法清洗后，发现虚设焊盘(dummy pad)和芯片(cell)端头沟槽内仍有聚合物残留，如图1和图2所示，虚线圈出部分为聚合物颗粒，半导体衬底表面形成微粒缺陷，湿法清洗无法有效地去除聚合物。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件的制造方法。该技术方案如下：
一方面，本申请实施例提供了一种半导体器件的制造方法，该方法包括：
对半导体衬底进行多晶硅栅刻蚀处理，形成多晶硅栅，半导体衬底上还形成有虚设焊盘和芯片端头；
向刻蚀腔体内通入反应气体，同时令所述刻蚀腔体内保持预定低压和预定流量，抽除刻蚀腔体内反应生成的副产物；
对半导体衬底进行湿法清洗；
其中，反应气体至少包括O2。
可选的，反应气体包括O2和CF4。
可选的，预定低压为5mt-15mt。
可选的，在向所述刻蚀腔体内通入反应气体时，刻蚀机台的等离子源功率为800W-1200W。
可选的，预定流量为150sccm-300sccm。
可选的，向刻蚀腔体内通入反应气体的时间为40s-60s。
可选的，进行多晶硅栅刻蚀处理，形成多晶硅栅，包括：
在半导体衬底上形成多晶硅层；
在多晶硅层上形成硬掩膜层；
通过光刻工艺在硬掩膜层形成多晶硅栅图案；
根据多晶硅栅图案刻蚀多晶硅层，形成多晶硅栅。
可选的，硬掩膜层为二氧化硅层。
可选的，芯片端头具有沟槽状结构。
本申请技术方案，至少包括如下优点：
通过在多晶硅栅刻蚀的处理工艺后，向刻蚀腔体内通入含氧气的反应气体，同时以预定低压和预定流量抽除刻蚀腔体内反应生成的副产物，对半导体衬底上的聚合物进行一次干法剥除，再对半导体衬底进行湿法清洗；在不增加反应腔体的情况下，彻底去除半导体衬底上的聚合物；解决了目前湿法清洗去除聚合物能力不足的问题；达到了改善多晶硅刻蚀后半导体衬底表面颗粒缺陷的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有半导体衬底上虚设焊盘处的聚合物残留情况示意图；
图2是现有半导体衬底上芯片端头处的聚合物残留情况示意图；
图3是本申请实施例提供的一种半导体器件的制造方法的流程图；
图4是本申请实施例提供的一种半导体衬底上虚设焊盘的局部示意图；
图5是本申请实施例提供的一种半导体衬底上芯片端头的示意图；
图6是本申请实施例提供的一种芯片端头的结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图3，其示出了本申请一示例性实施例提供的半导体器件的制造方法的流程图，该方法至少包括如下步骤：
步骤101，对半导体衬底进行多晶硅栅刻蚀处理，形成多晶硅栅，半导体衬底上还形成有虚设焊盘和芯片端头。
提供一半导体衬底，半导体衬底表面形成有多晶硅层，该多晶硅层至少用于形成多晶硅栅。
通过光刻和刻蚀工艺刻蚀多晶硅层，形成多晶硅栅。
半导体衬底上还形成有虚设焊盘(dummy pad)和芯片(cell)端头。
如图2所示，cell端头是条形线状结构的端头。
多晶硅栅、虚设焊盘、芯片端头的形成时间根据实际制作工艺流程确定，比如：虚设焊盘和多晶硅栅同步形成，芯片端头也同时形成。在多晶硅栅的刻蚀完成时，半导体衬底上没有光刻胶。
步骤102，向刻蚀腔体内通入反应气体，同时令所述刻蚀腔体内保持预定低压和预定流量，抽除刻蚀腔体内反应生成的副产物。
在多晶硅栅形成后，将半导体衬底留在刻蚀腔体内，向该刻蚀腔体内通入反应气体，反应气体至少包括氧气，同时令刻蚀机台的源功率为预定值、刻蚀腔体内的气压保持预定低压，以及气体流量保持预定流量，抽除刻蚀腔体内反应生成的副产物。
由于多晶硅栅刻蚀形成后，半导体衬底上残留的聚合物为碳基物质(CxOx)，通入刻蚀腔体的氧气(O2)发生电离形成氧离子，氧离子与碳基聚合物发生化学反应生成CO2、CO；从刻蚀腔体底部将刻蚀腔体内的气体抽走，及时去除化学反应生成的气体和聚合物颗粒。
步骤103，对半导体衬底进行湿法清洗。
将经过步骤102处理后的半导体衬底传送至湿法清洗机槽，对半导体衬底进行湿法清洗，半导体衬底上虚拟焊盘和芯片端头处的聚合物被完全去除。
在一个例子中，经过本申请实施例提供的方法处理后的半导体衬底上虚设焊盘和芯片端头处的聚合物被完全去除，如图4和图5所示。
综上所述，本申请实施例提供的半导体器件的制造方法，通过在多晶硅栅刻蚀的处理工艺后，向刻蚀腔体内通入含氧气的反应气体，同时令刻蚀腔体内保持预定低压和预定流量，抽除刻蚀腔体内的气体，对半导体衬底上的聚合物进行一次干法剥除，再对半导体衬底进行湿法清洗；在不增加反应腔体的情况下，彻底去除半导体衬底上的聚合物；解决了目前湿法清洗去除聚合物能力不足的问题；达到了改善多晶硅刻蚀后半导体衬底表面颗粒缺陷的效果。
本申请另一实施例提供了一种半导体器件的制造方法，该方法至少包括如下步骤：
步骤201，在半导体衬底上形成多晶硅层。
在半导体衬底表面沉积多晶硅，形成多晶硅层。
步骤202，在多晶硅层上形成硬掩膜层。
可选的，硬掩膜层为二氧化硅层。
步骤203，通过光刻工艺在硬掩膜层形成多晶硅栅图案。
在硬掩膜层表面涂布光刻胶，利用带有多晶硅图案的掩膜版对半导体衬底进行曝光，显影后多晶硅图案被复制到光刻胶层中，刻蚀硬掩膜层，将多晶硅栅图案转移到硬掩膜层中，去除光刻胶。
步骤204，根据多晶硅栅图案刻蚀多晶硅层，形成多晶硅栅。
以带有多晶硅栅图案的硬掩膜层为掩膜刻蚀多晶硅层，形成多晶硅栅。
半导体衬底上还形成有虚设焊盘和芯片端头。
半导体衬底上的芯片端头具有沟槽状结构，如图6所示，芯片端头60的沟槽状结构61内会有聚合物62残留。
需要说明的是，若虚设焊盘与多晶硅栅同时形成，则虚设焊盘和多晶硅栅共用同一块掩膜版，虚设焊盘图案和多晶硅栅图案在同一光刻步骤中形成，刻蚀多晶硅层后，形成虚设焊盘和芯片端头、多晶硅栅。
步骤205，向刻蚀腔体内通入反应气体，同时令刻蚀腔体内保持预定低压和预定流量，抽除刻蚀腔体内反应生成的副产物。
可选的，反应气体包括O2和CF4。
半导体衬底上的多晶硅栅经刻蚀形成后，将半导体衬底留在刻蚀腔体内，向该刻蚀腔体内通入O2和CF4，氧气电离形成的氧离子与碳基聚合物发生化学反应，生成CO2、CO，CF4可以辅助反应去除较重的聚合物，同时令刻蚀腔体内的气压保持在预定低压，以及令刻蚀腔体内的气体流量保持在预定流量，抽除刻蚀腔体内反应生成的副产物。
在反应气体与刻蚀腔体内聚合物反应的同时，不断从刻蚀腔体底部抽出刻蚀腔体内的废气。
可选的，预定低压为5mt-15mt。
可选的，预定流量为150sccm-300sccm。
可选的，在向刻蚀腔体内通入反应气体时，刻蚀机台的等离子源功率(sourcepower)为800W-1200W。
为了保证反应气体与刻蚀腔体中的聚合物反应充分，向刻蚀腔体内通入反应气体的时间为40s-60s。
步骤206，对半导体衬底进行湿法清洗。
将经过步骤206处理后的半导体衬底传送至湿法清洗机槽，对半导体衬底进行湿法清洗，半导体衬底上虚拟焊盘和芯片端头处的聚合物被完全去除。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
对半导体衬底进行多晶硅栅刻蚀处理，形成多晶硅栅，所述半导体衬底上还形成有虚设焊盘和芯片端头；
向刻蚀腔体内通入反应气体，同时令所述刻蚀腔体内保持预定低压和预定流量，抽除所述刻蚀腔体内反应生成的副产物；
对所述半导体衬底进行湿法清洗；
其中，所述反应气体至少包括O2。
2.根据权利要求1所述的方法，其特征在于，所述反应气体包括O2和CF4。
3.根据权利要求1所述的方法，其特征在于，所述预定低压为5mt-15mt。
4.根据权利要求1所述的方法，其特征在于，在向所述刻蚀腔体内通入反应气体时，刻蚀机台的等离子源功率为800W-1200W。
5.根据权利要求1或3所述的方法，其特征在于，所述预定流量为150sccm-300sccm。
6.根据权利要求1所述的方法，其特征在于，向所述刻蚀腔体内通入反应气体的时间为40s-60s。
7.根据权利要求1所述的方法，其特征在于，所述进行多晶硅栅刻蚀处理，形成多晶硅栅，包括：
在半导体衬底上形成多晶硅层；
在所述多晶硅层上形成硬掩膜层；
通过光刻工艺在所述硬掩膜层形成多晶硅栅图案；
根据所述多晶硅栅图案刻蚀多晶硅层，形成所述多晶硅栅。
8.根据权利要求7所述的方法，其特征在于，所述硬掩膜层为二氧化硅层。
9.根据权利要求1所述的方法，其特征在于，所述芯片端头具有沟槽状结构。
CN202011049295.3A 2020-09-29 2020-09-29 半导体器件的制造方法 Active CN112185805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011049295.3A CN112185805B (zh) 2020-09-29 2020-09-29 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011049295.3A CN112185805B (zh) 2020-09-29 2020-09-29 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN112185805A true CN112185805A (zh) 2021-01-05
CN112185805B CN112185805B (zh) 2022-10-28

Family

ID=73947255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011049295.3A Active CN112185805B (zh) 2020-09-29 2020-09-29 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN112185805B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539818A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 半导体结构的制造方法及半导体器件蚀刻设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140873A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 半导体器件栅极的制造方法
CN102097360A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
CN102270575A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102931073A (zh) * 2011-08-11 2013-02-13 无锡华润上华半导体有限公司 一种半导体器件的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140873A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 半导体器件栅极的制造方法
CN102097360A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
CN102270575A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102931073A (zh) * 2011-08-11 2013-02-13 无锡华润上华半导体有限公司 一种半导体器件的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539818A (zh) * 2021-07-16 2021-10-22 长鑫存储技术有限公司 半导体结构的制造方法及半导体器件蚀刻设备
CN113539818B (zh) * 2021-07-16 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法及半导体器件蚀刻设备

Also Published As

Publication number Publication date
CN112185805B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TW201742113A (zh) 使用ｉｃｐ剝離劑的分層植入型光阻剝離製程
KR0172779B1 (ko) 감광막 제거 방법
CN112185805B (zh) 半导体器件的制造方法
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
TWI598954B (zh) 具有受控擺動之蝕刻用方法
CN101567312A (zh) 制备ono结构的方法
US20060011577A1 (en) Method for post-treatment of semi-finished product after dry etching process
JPH11214356A (ja) シリコン基板のドライエッチング方法
CN101567313A (zh) 栅极制造方法
US5840203A (en) In-situ bake step in plasma ash process to prevent corrosion
JP2013058523A (ja) 半導体装置の製造方法
CN100395874C (zh) 改善蚀刻后光刻胶残余的半导体器件制造方法
US20060138085A1 (en) Plasma etching method with reduced particles production
CN103909464B (zh) 化学机械研磨方法与自我对准方法
CN111952168B (zh) 刻蚀工艺的切换方法
JP2005136097A (ja) 半導体装置の製造方法
JP2003298049A (ja) 半導体装置の製造方法
CN101908474A (zh) 在晶圆上制造栅极的方法
CN108074803A (zh) 半导体结构及其形成方法
JP2005086080A (ja) 半導体装置の製造方法
TWI305945B (en) Method of fabricating dual damascene structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant