CN102263052A - 浅沟槽隔离形成方法 - Google Patents

浅沟槽隔离形成方法 Download PDF

Info

Publication number
CN102263052A
CN102263052A CN2010101890549A CN201010189054A CN102263052A CN 102263052 A CN102263052 A CN 102263052A CN 2010101890549 A CN2010101890549 A CN 2010101890549A CN 201010189054 A CN201010189054 A CN 201010189054A CN 102263052 A CN102263052 A CN 102263052A
Authority
CN
China
Prior art keywords
shallow trench
silicon nitride
isolation
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101890549A
Other languages
English (en)
Other versions
CN102263052B (zh
Inventor
王乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN201010189054.9A priority Critical patent/CN102263052B/zh
Publication of CN102263052A publication Critical patent/CN102263052A/zh
Application granted granted Critical
Publication of CN102263052B publication Critical patent/CN102263052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅沟槽隔离形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽；形成覆盖浅沟槽的底部和侧壁、开口的侧壁以及所述氮化硅层表面的保护氧化层；在开口侧壁的保护氧化层表面形成隔离侧墙；形成覆盖所述保护氧化层且填充所述浅沟槽和所述开口的隔离介质层；平坦化隔离介质层和保护氧化层直至暴露出氮化硅层；去除氮化硅层。本发明形成的浅沟槽隔离无边沟现象。

Description

浅沟槽隔离形成方法
技术领域
本发明涉及半导体制造领域，特别涉及浅沟槽隔离形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如CMOS集成电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离来制作，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：在衬底上形成浅沟槽，所述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在衬底表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(ChemicalMechanical Polishing，CMP)处理所述介质层。
但由于现有浅沟槽隔离技术的缺陷，浅沟槽内与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，在形成有边沟的衬底上形成半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，且边沟的存在会导致形成半导体器件的多晶和金属布线工艺难度增加，使得多晶和金属容易发生断裂现象，导致形成的半导体器件失效。
发明内容
本发明解决的问题是提供一种无边沟现象的浅沟槽隔离形成方法。
为解决上述问题，本发明提供一种浅沟槽隔离形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽；形成覆盖浅沟槽的底部和侧壁、开口的侧壁以及所述氮化硅层表面的保护氧化层；在开口侧壁的保护氧化层表面形成隔离侧墙；形成覆盖所述保护氧化层且填充所述浅沟槽和所述开口的隔离介质层；平坦化隔离介质层和保护氧化层直至暴露出氮化硅层；去除氮化硅层。
与现有技术相比，本发明具有以下优点：本发明在形成有保护氧化层的氮化硅层侧壁形成隔离侧墙，所述隔离侧墙能够保护浅沟槽内与有源区相邻的区域，避免半导体制造工艺中化学试剂侵蚀形成边沟。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是现有技术形成的隔离浅沟槽示意图；
图2为本发明的浅沟槽隔离形成方法一实施例的流程图；
图3至图10为本发明的浅沟槽隔离形成方法一实施例的示意图。
具体实施方式
由背景技术可知，由于现有形成浅沟槽隔离结构中，隔离介质层位于与有源区相邻的区域较疏松，受到半导体器件形成工艺中的化学试剂腐蚀导致浅沟槽内与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，请参考图1，图1为现有技术形成的隔离浅沟槽，包括衬底100；形成衬底100内的浅沟槽101；填充所述浅沟槽的介质层110；形成在所述介质层内的边沟111，采用上述隔离浅沟槽形成的半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，并且边沟的存在会导致形成半导体器件的多晶和金属布线工艺难度增加，使得多晶和金属容易发生断裂现象，导致形成的半导体器件失效。
为此，本发明的发明人提供一种浅沟槽隔离形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽；形成覆盖浅沟槽的底部和侧壁、开口的侧壁以及所述氮化硅层表面的保护氧化层；在开口侧壁的保护氧化层表面形成隔离侧墙；形成覆盖所述保护氧化层且填充所述浅沟槽和所述开口的隔离介质层；平坦化隔离介质层和保护氧化层直至暴露出氮化硅层；去除氮化硅层。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2为本发明的浅沟槽隔离形成方法一实施例的流程图；图3至图9为本发明的浅沟槽隔离形成方法一实施例的示意图，下面结合图3至图9对本发明的一实施例进行详细说明，其包括下列步骤：
步骤S101，提供衬底，所述衬底上依次形成有衬垫氧化层，氮化硅层。
参考图3，具体的，提供衬底200，所述衬底200用于为后续工艺提供平台，所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。
所述衬底200上依次形成有衬垫氧化层210，氮化硅层220。
所述衬垫氧化层210材料选自氧化硅，所述衬垫氧化层210为后续形成的氮化硅层220提供缓冲层，具体地说，氮化硅层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在衬底200和氮化硅层220之间，避免了直接在衬底上形成氮化硅层220会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀氮化硅层220步骤中的刻蚀停止层。
所述衬垫氧化层210可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
所述氮化硅层220用于作为后续化学机械抛光工艺的停止层，所述氮化硅层220形成工艺可以为现有的化学气相沉积工艺。
参考图4，如步骤S102所述，在所述衬垫氧化层210和氮化硅层220内形成有暴露出衬底200的开口201。
所述形成开口的工艺为等离子体刻蚀工艺，具体包括：在所述氮化硅层220表面形成与开口对应的光刻胶图形(未图示)；以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺依次刻蚀氮化硅层220和衬垫氧化层210，直至形成开口201；形成开口后采用灰化工艺或者化学试剂去除工艺去除光刻胶图形。
参考图5，如步骤S103所述，沿开口201刻蚀所述衬底200形成浅沟槽202。
所述刻蚀工艺为等离子体刻蚀工艺，需要特别指出的是，由于等离子体刻蚀工艺的特点，所述形成的浅沟槽202的侧壁并不垂直于衬底200表面，所述浅沟槽202的侧壁是倾斜的。
步骤S104，在所述浅沟槽的底部和侧壁、开口的侧壁以及所述氮化硅层表面形成保护氧化层。
参考图6，所述保护氧化层230用于避免直接在所述浅沟槽202填充隔离介质层时，隔离介质层与浅沟槽202的侧壁的硅粘附性差，容易出现空洞，且隔离介质层与浅沟槽202侧壁的硅不匹配形成较大应力，同时可以修复在刻蚀浅沟槽202的过程中，对浅沟槽202侧壁硅表面造成的损伤。
所述保护氧化层230的形成工艺为化学气相沉积工艺。
步骤S105，在形成有保护氧化层的开口侧壁形成隔离侧墙。
参考图7，所述隔离侧墙231用于保护后续填充的隔离介质层与浅沟槽202的侧壁的界面，具体地，位于界面的隔离介质层比较疏散，容易受到化学试剂侵蚀，形成边沟，本发明人采用在氮化硅层220侧壁形成隔离侧墙231保护所述界面。
所述隔离侧墙231的材料为氮化硅或者氧化硅，所述隔离侧墙231可以为单层结构也可以为多层堆叠结构，例如氧化硅/氮化硅/氧化硅堆叠结构。
所述隔离侧墙231的形成步骤包括：在所述保护氧化层230表面形成隔离侧墙薄膜(未图示)；对所述隔离侧墙薄膜进行等离子体回刻蚀，由于浅沟槽202的侧壁是倾斜的，在等离子体回刻蚀过程中，位于浅沟槽202的侧壁和保护氧化层230上的隔离侧墙薄膜被完全去除，而位于开口侧壁的隔离侧墙薄膜被保留下来，形成隔离侧墙231。
步骤S106，形成覆盖所述保护氧化层且填充所述浅沟槽和所述开口的隔离介质层。
参考图8，所述隔离介质层240用于填充所述开口201，隔离有源区，所述隔离介质层240材料为氧化硅，所述隔离介质层240的形成工艺为化学气相沉积工艺。
步骤S107，去除部分隔离介质层直至暴露出氮化硅层。
参考图9，所述去除隔离介质层的工艺为化学机械抛光工艺，采用化学机械抛光工艺去除隔离介质层240直至暴露出氮化硅层220。
步骤S108，去除氮化硅层。
参考图10，去除氮化硅层220的工艺可以为化学试剂去除工艺，选取选择性去除氮化硅层220的化学试剂，在氮化硅层220时，由于述隔离侧墙231保护隔离介质层240与开口201的侧壁的界面，不会出现边沟现象。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种浅沟槽隔离形成方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；
沿开口刻蚀所述衬底形成浅沟槽；
形成覆盖浅沟槽的底部和侧壁、开口的侧壁以及所述氮化硅层表面的保护氧化层；
在开口侧壁的保护氧化层表面形成隔离侧墙；
形成覆盖所述保护氧化层且填充所述浅沟槽和所述开口的隔离介质层；
平坦化隔离介质层和保护氧化层直至暴露出氮化硅层；
去除氮化硅层。
2.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述隔离侧墙的形成步骤包括：在所述保护氧化层表面形成隔离侧墙薄膜；对所述隔离侧墙薄膜进行回刻蚀，在形成有保护氧化层的开口侧壁形成隔离侧墙。
3.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述隔离侧墙的材料为氮化硅或者氧化硅。
4.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述隔离侧墙为单层结构或者多层堆叠结构。
5.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述隔离介质层的形成工艺为化学气相沉积工艺。
6.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述保护氧化层的形成工艺为化学气相沉积工艺。
7.如权利要求1所述的浅沟槽隔离形成方法，其特征在于，所述开口的形成工艺为等离子体刻蚀。
CN201010189054.9A 2010-05-24 2010-05-24 浅沟槽隔离形成方法 Active CN102263052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010189054.9A CN102263052B (zh) 2010-05-24 2010-05-24 浅沟槽隔离形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010189054.9A CN102263052B (zh) 2010-05-24 2010-05-24 浅沟槽隔离形成方法

Publications (2)

Publication Number Publication Date
CN102263052A true CN102263052A (zh) 2011-11-30
CN102263052B CN102263052B (zh) 2015-06-17

Family

ID=45009639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010189054.9A Active CN102263052B (zh) 2010-05-24 2010-05-24 浅沟槽隔离形成方法

Country Status (1)

Country Link
CN (1) CN102263052B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914178A (zh) * 2016-05-11 2016-08-31 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN109755172A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构、半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174575A (zh) * 2006-10-31 2008-05-07 海力士半导体有限公司 形成半导体器件的隔离层的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174575A (zh) * 2006-10-31 2008-05-07 海力士半导体有限公司 形成半导体器件的隔离层的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914178A (zh) * 2016-05-11 2016-08-31 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN105914178B (zh) * 2016-05-11 2019-07-26 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN109755172A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构、半导体器件及其制造方法
CN109755172B (zh) * 2017-11-07 2021-01-01 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构、半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102263052B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
US8101497B2 (en) Self-aligned trench formation
CN101459115A (zh) 浅沟槽隔离结构的制造方法
EP0603097A2 (en) Nitride polish stop for forming SOI wafers
CN102005404A (zh) 双重深度的浅沟槽隔离制造方法
CN100576490C (zh) 浅沟槽隔离结构的形成方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN102651333A (zh) 沟槽隔离结构的制造方法
CN102148181B (zh) 浅沟槽隔离结构形成方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN102148182B (zh) 浅沟槽隔离结构形成方法
CN102263052B (zh) 浅沟槽隔离形成方法
CN102087990A (zh) 浅沟槽隔离方法
US6921705B2 (en) Method for forming isolation layer of semiconductor device
CN104716035A (zh) 化学机械抛光的方法
US6897108B2 (en) Process for planarizing array top oxide in vertical MOSFET DRAM arrays
KR101843467B1 (ko) 반도체 장치 및 그의 제조 방법
CN102044467A (zh) 隔离结构的制作方法
CN102931063B (zh) 双栅介质层的制作方法
CN104517886A (zh) 一种浅沟槽隔离结构的形成方法
CN116487320B (zh) 深沟槽隔离结构的制备方法
US20240008267A1 (en) Semiconductor structure and method for fabricating same
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR100236074B1 (ko) 격리막 및 그 형성 방법
CN114171521A (zh) 半导体结构、三维存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171116

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right