CN116487320B - 深沟槽隔离结构的制备方法 - Google Patents
深沟槽隔离结构的制备方法 Download PDFInfo
- Publication number
- CN116487320B CN116487320B CN202310736059.6A CN202310736059A CN116487320B CN 116487320 B CN116487320 B CN 116487320B CN 202310736059 A CN202310736059 A CN 202310736059A CN 116487320 B CN116487320 B CN 116487320B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- oxide
- oxide layer
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 170
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000010399 physical interaction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请涉及半导体技术领域，公开了一种深沟槽隔离结构的制备方法，包括：提供一个衬底，且在所述衬底上刻蚀出若干个初沟槽，所述初沟槽以第一深度探入至所述衬底；在所述初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，所述中间转换层覆盖所述初沟槽的侧壁和槽底；将所述中间转换层氧化为中间氧化层，且以所述中间氧化层作为硬掩膜刻蚀所述初沟槽，得到以第二深度探入至所述衬底的深沟槽；在所述深沟槽内填充隔离材料以形成隔离层。本申请在深沟槽隔离结构形成过程中，采用中间转换层消除半导体衬底表面的晶向差异，使得对应不同晶面的半导体衬底上的介质层厚度更为均匀，满足后续工艺对均匀性的需求。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种深沟槽隔离结构的制备方法。
背景技术
在半导体制造工艺中，通常需要在晶圆上刻蚀形成沟槽，以制造应用于半导体器件结构的微米或纳米级别的槽体，通常将深度为3um以上的沟槽称为深沟槽，深沟槽隔离结构（Deep Trench Isolation, DTI）在现今的半导体技术中得到较为广泛的应用，深沟槽隔离结构具有良好的隔离性，可以使得各种器件例如模拟、数字和高压等集成在一起，而不会引起干扰，例如，深沟槽隔离结构可以隔绝不同操作电压的电子器件。
现有的深沟槽隔离结构通常在半导体衬底中形成沟槽，在相邻沟槽之间的衬底表面形成氧化层以作为介质层（Hard Mask），然后将沟槽底部打开，并在沟槽中填充深沟槽隔离材料，形成深沟槽隔离结构。然而，由于沟槽底面和侧壁具有不同晶向，不同晶向的半导体衬底表面原子密度不同，从而导致热氧化生长速率不同，进而造成氧化介质层厚度不同，进一步导致消耗的半导体衬底不同，且氧化介质层厚度越厚，所消耗的对应不同晶面的半导体衬底的厚度差异越大，这种情况需要改变。
发明内容
鉴于此，本申请提供一种深沟槽隔离结构的制备方法，以消除半导体衬底表面的晶向差异，保证对应不同晶面的半导体衬底上的介质层厚度均匀。
为实现以上目的，采用的技术方案为：
一种深沟槽隔离结构的制备方法，包括：
提供一个衬底，且在所述衬底上刻蚀出若干个初沟槽，所述初沟槽以第一深度探入至所述衬底；
在所述初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，所述中间转换层覆盖所述初沟槽的侧壁和槽底；
将所述中间转换层氧化为中间氧化层，且以所述中间氧化层作为硬掩膜刻蚀所述初沟槽，得到以第二深度探入至所述衬底的深沟槽；
在所述深沟槽内填充隔离材料以形成隔离层。
本申请进一步设置为：在所述衬底上刻蚀出若干个初沟槽，具体包括：通过离子注入在所述衬底上扩散出掩埋层；在所述掩埋层上通过化学气相沉积生成外延层；在所述外延层上刻蚀出若干个所述初沟槽。
本申请进一步设置为：在所述外延层上刻蚀出若干个所述初沟槽，具体包括：在所述外延层上形成第一氧化层，且在所述第一氧化层上沉积氮化层；在所述氮化层上沉积第二氧化层，以所述第二氧化层为硬掩膜刻蚀出若干个所述初沟槽，所述初沟槽贯穿所述第二氧化层、所述氮化层、所述第一氧化层、所述外延层以及所述掩埋层，且以所述第一深度探入至所述衬底。
本申请进一步设置为：所述中间转换层覆盖所述第二氧化层，以及被所述初沟槽开口后的所述氮化层和所述第一氧化层的侧壁。
本申请进一步设置为：所述多晶半导体材料包括多晶硅、多晶硅锗或多晶碳化硅；所述非晶半导体材料包括氧化硅、氮化硅、氮氧化硅或氧化钛。
本申请进一步设置为：将所述中间转换层氧化为中间氧化层，具体包括：在反应炉的预设条件下，通入氧气，和/或水汽至所述中间转换层，将所述中间转换层氧化为所述中间氧化层。
本申请进一步设置为：在所述深沟槽内填充隔离材料以形成隔离层之前，还包括：通过化学机械抛光依次去除所述中间氧化层以及所述第二氧化层，且暴露所述氮化层。
本申请进一步设置为：形成所述隔离层的所述隔离材料包括氧化铝、氮化硅、氧化硅或者交替堆叠的氧化铝和氮化硅，以及交替堆叠的氧化硅和氮化硅；所述隔离层覆盖所述氮化层，且与所述氮化层的顶面平齐。
本申请进一步设置为：所述衬底和所述外延层为掺杂有三价离子的P型衬底以及P型外延层，所述掩埋层为掺杂有五价离子的N型掩埋层。
本申请进一步设置为：所述深沟槽的槽体深度大于3um，所述中间转换层的沉积厚度为350-650Å。
综上所述，与现有技术相比，本申请公开了一种深沟槽隔离结构的制备方法，在衬底上刻蚀若干个初沟槽，且在初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，其中，中间转换层覆盖初沟槽的侧壁和槽底，以中间转换层为基础，对其进行氧化以生成中间氧化层，再以中间氧化层作为硬掩膜刻蚀初沟槽，得到深沟槽，即通过上述设置，采用中间转换层消除半导体衬底表面的晶向差异，使得对应不同晶面的半导体衬底上的介质层厚度更为均匀，满足后续工艺对均匀性的需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例的深沟槽隔离结构的制备方法的流程图；
图2是本实施例的第一种深沟槽隔离结构的剖面结构图；
图3是本实施例的第二种深沟槽隔离结构的剖面结构图；
图4是本实施例的第三种深沟槽隔离结构的剖面结构图；
图5是本实施例的第四种深沟槽隔离结构的剖面结构图；
图6是本实施例的第五种深沟槽隔离结构的剖面结构图。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
如背景技术中所述，现有技术的深沟槽隔离结构，由于沟槽底面和侧壁具有不同晶向，不同晶向的半导体衬底表面原子密度不同，从而导致热氧化生长速率不同，进而造成氧化介质层厚度不同，进一步导致消耗的半导体衬底不同，且氧化介质层厚度越厚，所消耗的对应不同晶面的半导体衬底的厚度差异越大，基于此，本申请提供一种深沟槽隔离结构的制备方法。
请参考图1，为本实施例的深沟槽隔离结构的制备方法流程图，具体包括：
S101，提供一个衬底，且在衬底上刻蚀出若干个初沟槽，初沟槽以第一深度探入至衬底。
在本步骤中，若干个初沟槽之间保持有距离，即可视为通过衬底相互间隔离，以便于实现后续深沟槽之间的有效隔离。
S102，在初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，中间转换层覆盖初沟槽的侧壁和槽底。
在本步骤中，通过多晶半导体材料，和/或非晶半导体材料来消去半导体衬底表面的晶向差异，进而保证其转化为中间氧化层后的厚度均匀，以此使得对应不同晶面的半导体衬底上的介质层厚度均匀。
S103，将中间转换层氧化为中间氧化层，且以中间氧化层作为硬掩膜刻蚀初沟槽，得到以第二深度探入至衬底的深沟槽。
S104，在深沟槽内填充隔离材料形成隔离层。
在本实施例中，衬底可以为P型衬底，以便于通过P型衬底宽展N型掩埋层以及P型外延层，其中，衬底的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料，衬底的材料还可以是SiGe衬底，Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底，以提高材料的可选择性和针对实际生产环境的适应性。
本实施例的深沟槽隔离结构的制备方法，在衬底上刻蚀若干个初沟槽，且在初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，其中，中间转换层覆盖初沟槽的侧壁和槽底，以中间转换层为基础，对其进行氧化以生成中间氧化层，再以中间氧化层作为硬掩膜刻蚀初沟槽，得到深沟槽，即采用中间转换层消除半导体衬底表面的晶向差异，使得对应不同晶面的半导体衬底上的介质层厚度更为均匀，满足后续工艺对均匀性的需求。
下面结合附图对深沟槽隔离结构的制备方法做进一步说明。
参考图2，本实施例的深沟槽隔离结构的制备方法提供一个衬底1，且在衬底1上刻蚀出若干个初沟槽2，初沟槽2以第一深度探入至衬底1。
在具体实施过程中，在衬底1上刻蚀出若干个初沟槽2，具体可包括：通过离子注入在衬底1上扩散出掩埋层11；在掩埋层11上通过化学气相沉积生成外延层12；在外延层12上刻蚀出若干个初沟槽2。
进一步的，衬底1和外延层12为掺杂有三价离子的P型衬底1以及P型外延层12，掩埋层11为掺杂有五价离子的N型掩埋层11，其中，三价离子可以为B离子或Al离子，五价离子可以为P离子或As离子。
在一些实施例中，衬底1和外延层12亦可为掺杂有五价离子的N型衬底1以及N型外延层12，掩埋层11可为掺杂有三价离子的P型掩埋层11，这里不做限定。
即通过以衬底1为器件支撑，掺杂P型或N型材料与掩埋层11之间形成PN结，从而提高器件的可靠性和稳定性，继而通过外延层12实现PN结的扩展，并且可以形成其他的PN结、MOS结构等。
需要说明的是，在衬底1进行离子注入前，还可以对衬底1进行整体清洁，以保证衬底1的整体洁净，具体可通过清洗溶液对衬底1表面进行清洗，去除表面的污垢和有机物，进而使用去离子水对衬底1表面进行水洗，以去除清洗溶液残留。
在具体实施过程中，在外延层12上刻蚀出若干个初沟槽2，具体可包括：在外延层12上形成第一氧化层13，且在第一氧化层13上沉积氮化层14；在氮化层14上沉积第二氧化层15，以第二氧化层15为硬掩膜刻蚀出若干个初沟槽2，其中，初沟槽2贯穿第二氧化层15、氮化层14、第一氧化层13、外延层12以及掩埋层11，且以第一深度探入至衬底1。
即通过衬底1的第一氧化层13和氮化层14对外延层12进行防护，避免外延层12受外界加工以及环境干扰，保证初沟槽2的有效形成。
其中，氮化层14包括氮化硅或氮化铝，通过氮化层14较高的介电常数和较好的绝缘性能，可以降低器件之间的串扰和互联电容等问题，同时，氮化层14具有优异的耐热性和耐腐蚀性，可以保护外延层12免受高温处理和化学腐蚀的损伤。
在本实施例中，通过第二氧化层15为硬掩膜刻蚀若干个初沟槽2，具体可包括为：利用光刻技术将第二氧化层15上覆盖的光刻胶暴露于紫外线下，形成所需要的初沟槽图案，将暴露的光刻胶进行显影，去除非初沟槽图案部分，形成衬底1表面的区域裸露，利用第二氧化层15为掩膜，在裸露区域进行蚀刻，得到若干个初沟槽2。
参考图3，在初沟槽2上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层3，中间转换层3覆盖初沟槽2的侧壁和槽底。
在具体实施过程中，多晶半导体材料包括多晶硅、多晶硅锗或多晶碳化硅；非晶半导体材料包括氧化硅、氮化硅、氮氧化硅或氧化钛。
进一步的，中间转换层3覆盖第二氧化层15，以及被初沟槽2开口后的氮化层14和第一氧化层13的侧壁，即中间转换层3可完全覆盖和防护初沟槽2。
在一些实施例中，中间转换层3的沉积厚度为350-650Å。
由于中间转换层3是通过多晶半导体材料和/或非晶半导体材料形成的，从而通过中间转换层3能够消除半导体衬底表面的晶向差异，进而在中间转换层3氧化为中间氧化层4之后，可以保证中间氧化层4的厚度均匀，以此使得对应不同晶面的半导体衬底上的介质层厚度更为均匀，满足后续工艺对均匀性的需求。
参考图4和图5，将中间转换层3氧化为中间氧化层4，且以中间氧化层4作为硬掩膜刻蚀初沟槽2，得到以第二深度探入至衬底1的深沟槽5。
在具体实施过程中，将中间转换层3氧化为中间氧化层4，具体包括：在反应炉的预设条件下，通入氧气，和/或水汽至中间转换层3，将中间转换层3氧化为中间氧化层4，其中，反应炉的预设条件包括炉内的反应温度和反应压力，反应温度可以为800-1000℃，反应压力可以为0.25～2mtorr，以保障中间转换层3氧化为中间氧化层4。
可以理解的是，相比现有深沟槽内单层或多层的氧化介质层，本实施例的中间转换层3覆盖初沟槽2的侧壁和槽底，其由多晶半导体材料和/或非晶半导体材料形成，且在整体上经由氧气，和/或水汽进行氧化，得到的中间氧化层4可避免热氧化生长速率的影响，进而由中间转换层3整体氧化为中间氧化层4，以此由中间氧化层4作为硬掩膜刻蚀初沟槽2，得到以第二深度探入至衬底1的深沟槽5。
进一步的，深沟槽5的槽体深度大于3um。
在一些实施例中，深沟槽5的槽体深度为10um-50um，以满足后续的深沟槽隔离结构的工艺需求。
参考图5和图6，在深沟槽5内填充隔离材料形成隔离层6。
在具体实施过程中，在深沟槽5内填充隔离材料形成隔离层6之前，还包括：通过化学机械抛光依次去除中间氧化层4以及第二氧化层15，且暴露氮化层14，以此去除多余结构，且保持氮化层14平坦，以便于隔离层6覆盖。
进一步的，形成隔离层6的隔离材料包括氧化铝、氮化硅、氧化硅或者交替堆叠的氧化铝和氮化硅，以及交替堆叠的氧化硅和氮化硅，其中，隔离层6覆盖氮化层14，且与氮化层14的顶面平齐，以保证表面的平整度和可靠性。
可以理解的是，填充在深沟槽5内的隔离层6可以充分隔离衬底1和外延层12，防止二者之间发生电学或物理上的相互作用，以提高器件的性能和可靠性，另一方面，隔离层6在填充后，亦为深沟槽隔离结构提供物理支撑，提高其抗震性和抗变形性，同时，平整化的隔离层6有助于提高器件的制造精度和性能，防护器件避免受到外部环境的影响，例如氧化、腐蚀等。
综上所述，本申请公开了一种深沟槽隔离结构的制备方法，在衬底1上刻蚀若干个初沟槽2，且在初沟槽2上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层3，其中，中间转换层3覆盖初沟槽2的侧壁和槽底，以中间转换层3为基础，对其进行氧化以生成中间氧化层4，再以中间氧化层4作为硬掩膜刻蚀初沟槽2，得到深沟槽5，即通过上述设置，采用中间转换层3消除半导体衬底表面的晶向差异，使得对应不同晶面的半导体衬底上的介质层厚度更为均匀，满足后续工艺对均匀性的需求。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (7)
1.一种深沟槽隔离结构的制备方法，其特征在于，包括：
通过离子注入在衬底上扩散出掩埋层，且在所述掩埋层上通过化学气相沉积生成外延层；
在所述外延层上形成第一氧化层，且在所述第一氧化层上沉积氮化层；
在所述氮化层上沉积第二氧化层，以所述第二氧化层为硬掩膜刻蚀出若干个初沟槽，所述初沟槽贯穿所述第二氧化层、所述氮化层、所述第一氧化层、所述外延层以及所述掩埋层，且以第一深度探入至所述衬底；
在所述初沟槽上沉积多晶半导体材料，和/或非晶半导体材料的中间转换层，所述中间转换层覆盖所述初沟槽的侧壁和槽底，所述中间转换层的沉积厚度为350-650Å；
将所述中间转换层氧化为中间氧化层，且以所述中间氧化层作为硬掩膜刻蚀所述初沟槽，得到以第二深度探入至所述衬底的深沟槽，所述深沟槽的槽体深度大于3um；
在所述深沟槽内填充隔离材料以形成隔离层。
2.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，所述中间转换层覆盖所述第二氧化层，以及被所述初沟槽开口后的所述氮化层和所述第一氧化层的侧壁。
3.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，所述多晶半导体材料包括多晶硅、多晶硅锗或多晶碳化硅。
4.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，将所述中间转换层氧化为中间氧化层，具体包括：
在反应炉的预设条件下，通入氧气，和/或水汽至所述中间转换层，将所述中间转换层氧化为所述中间氧化层。
5.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，在所述深沟槽内填充隔离材料以形成隔离层之前，还包括：
通过化学机械抛光依次去除所述中间氧化层以及所述第二氧化层，且暴露所述氮化层。
6.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，形成所述隔离层的所述隔离材料包括氧化铝、氮化硅、氧化硅或者交替堆叠的氧化铝和氮化硅，以及交替堆叠的氧化硅和氮化硅；所述隔离层覆盖所述氮化层，且与所述氮化层的顶面平行。
7.如权利要求1所述的深沟槽隔离结构的制备方法，其特征在于，所述衬底和所述外延层为掺杂有三价离子的P型衬底以及P型外延层，所述掩埋层为掺杂有五价离子的N型掩埋层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310736059.6A CN116487320B (zh) | 2023-06-21 | 2023-06-21 | 深沟槽隔离结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310736059.6A CN116487320B (zh) | 2023-06-21 | 2023-06-21 | 深沟槽隔离结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487320A CN116487320A (zh) | 2023-07-25 |
| CN116487320B true CN116487320B (zh) | 2024-01-30 |
Family
ID=87212196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310736059.6A Active CN116487320B (zh) | 2023-06-21 | 2023-06-21 | 深沟槽隔离结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487320B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041589A (ko) * | 1998-12-23 | 2000-07-15 | 윤종용 | 반도체소자 및 그 제조방법 |
| KR20010004277A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체 소자의 소자 분리막 형성 방법 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
-
2023
- 2023-06-21 CN CN202310736059.6A patent/CN116487320B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041589A (ko) * | 1998-12-23 | 2000-07-15 | 윤종용 | 반도체소자 및 그 제조방법 |
| KR20010004277A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체 소자의 소자 분리막 형성 방법 |
| CN109755246A (zh) * | 2017-11-03 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487320A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424850C (zh) | 浅沟槽隔离结构的制造方法以及半导体结构 | |
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| US8101497B2 (en) | Self-aligned trench formation | |
| KR19990063841A (ko) | 얕은 트렌치 격리 신기술 | |
| WO2008042732A2 (en) | Recessed sti for wide transistors | |
| CN1298043C (zh) | 半导体元件和隔离半导体元件的方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| EP0884774A2 (en) | Method for manufacturing a semiconductor device with an isolation trench | |
| CN114724944A (zh) | 一种半导体结构的制造方法 | |
| CN116487320B (zh) | 深沟槽隔离结构的制备方法 | |
| CN116313779A (zh) | 高深宽比的深沟槽隔离结构的制备方法 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR20070008114A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100510994B1 (ko) | 복합 반도체소자의 소자분리막 형성방법 | |
| CN102263052A (zh) | 浅沟槽隔离形成方法 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR20000004748A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100344771B1 (ko) | 반도체장치의 소자격리방법 | |
| CN117672840A (zh) | 图案化方法 | |
| KR100710198B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |