CN109755172A - 浅沟槽隔离结构、半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种浅沟槽隔离结构、半导体器件及其制造方法，在浅沟槽的侧壁上覆盖衬氧化层后并填充一定深度的第一隔离材料层后，在第一隔离材料层上方的衬氧化层侧壁上再形成一层衬介质层，使得第一隔离材料层上方的浅沟槽侧壁变厚，用于填充第二隔离材料层的窗口变窄，之后通过第二隔离材料层填满浅沟槽时，可以使得第二隔离材料层在浅沟槽顶部边缘处相对向内收缩，从而可以避免后续工艺对顶部边缘的第二隔离材料层的损伤，进而能够避免浅沟槽隔离结构顶部边缘处的边沟现象，提高浅沟槽隔离结构的隔离性能和半导体器件的可靠性。

Description

浅沟槽隔离结构、半导体器件及其制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种浅沟槽隔离结构、半导体器件及其制造方法。

背景技术

浅沟槽隔离(Shallow Trench Isolation，STI)结构具有提高有源元件间的隔离效果、减少占用晶圆表面的面积以及增加器件的集成度等优点，被广泛应用在半导体器件中作为元件之间的横向隔离结构。目前，浅沟槽隔离结构与有源区相邻的顶部边缘处容易在垫氧化层去除等后续工艺中受到损伤而产生边沟(Divot)现象，边沟的存在会造成元件之间的短路或泄漏电流路径，使形成的半导体器件的性能降低，最终可靠性问题和器件失效问题。

发明内容

本发明的目的在于一种浅沟槽隔离结构、半导体器件及其制造方法，能够避免浅沟槽隔离结构顶部边缘处的边沟现象，提高浅沟槽隔离结构的隔离性能和半导体器件的可靠性。

为了实现上述目的，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底表面上依次形成垫氧化层和硬掩膜层，并依次刻蚀所述硬掩膜层、垫氧化层和一定厚度的半导体衬底，以在所述半导体衬底中形成浅沟槽；

在所述浅沟槽的侧壁和底壁上形成衬氧化层；

形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层；

在所述浅沟槽中形成覆盖在所述暴露出的衬氧化层侧壁上的衬介质层；

形成填满所述浅沟槽的第二隔离材料层，所述第二隔离材料层覆盖所述衬介质层和第一隔离材料层；

依次去除所述半导体衬底上的硬掩膜层和垫氧化层。

可选的，形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层的步骤包括：

在所述硬掩膜层和浅沟槽表面上沉积第一隔离材料层，直至第一隔离材料层填满所述浅沟槽；

平坦化所述第一隔离材料层至暴露出硬掩膜层；

回刻蚀所述浅沟槽中的第一隔离材料层至一定深度。

可选的，所述衬介质层的材质包括氧化层、氮化层和氮氧化层中的至少一种。

可选的，形成所述衬介质层的步骤包括：

对所述暴露出的衬氧化层进行介质促生长处理；

采用热生长工艺形成所述衬介质层。

可选的，所述介质促生长处理的工艺包括离子注入和表面处理中的至少一种，所述介质促生长处理向所述暴露出的衬氧化层引入包括氟、氧和硅中至少一种。

可选的，采用倾斜离子注入法对所述暴露出的衬氧化层进行介质促生长处理。

可选的，所述热生长工艺包括原位蒸汽产生工艺、快速热氧化工艺、快速热氮化工艺和快速热氧氮化工艺中的至少一种。

可选的，形成填满所述浅沟槽的第二隔离材料层的步骤包括：

在所述第一隔离材料层、硬掩膜层和衬介质层的表面上沉积第二隔离材料层，直至第二隔离材料层填满所述浅沟槽；

平坦化所述第二隔离材料层至暴露出硬掩膜层。

可选的，所述第一隔离材料层和所述第二隔离材料层的材料均为二氧化硅。

可选的，依次去除所述硬掩膜层和垫氧化层的工艺包括湿法腐蚀。

本发明还提供一种半导体器件的制造方法，包括上述之一的浅沟槽隔离结构的制造方法。

本发明还提供一种浅沟槽隔离结构，包括：衬氧化层、衬介质层、第一隔离材料层以及第二隔离材料层；所述第一隔离材料层和第二隔离材料层连续填充在一半导体衬底的浅沟槽中，所述衬氧化层位于所述第一隔离材料层和第二隔离材料层与所述浅沟槽侧壁之间，所述衬介质层位于所述第一隔离材料层上方并位于所述第二隔离材料层和所述衬氧化层之间。

可选的，所述第一隔离材料层和所述第二隔离材料层的材料均为二氧化硅。

可选的，所述衬介质层的材质包括氧化层、氮化层和氮氧化层中的至少一种。

本发明还提供一种半导体器件，包括上述之一的浅沟槽隔离结构。

与现有技术相比，本发明的浅沟槽隔离结构、半导体器件及其制造方法，在浅沟槽的侧壁上覆盖衬氧化层后并填充一定深度的第一隔离材料层后，在第一隔离材料层上方的衬氧化层侧壁上再形成一层衬介质层，使得第一隔离材料层上方的浅沟槽侧壁变厚，用于填充第二隔离材料层的窗口变窄，之后通过第二隔离材料层填满浅沟槽时，可以使得第二隔离材料层在浅沟槽顶部边缘处相对向内收缩，从而可以避免后续工艺对顶部边缘的第二隔离材料层的损伤，进而能够避免浅沟槽隔离结构顶部边缘处的边沟现象，提高浅沟槽隔离结构的隔离性能和半导体器件的可靠性。

附图说明

图1A至图1E是一种浅沟槽隔离结构的制造方法中的器件结构剖面示意图；

图2是本发明具体实施例的浅沟槽隔离结构的制造方法流程图；

图3A至图3H是本发明具体实施例的浅沟槽隔离结构的制造方法中的器件结构剖面示意图。

具体实施方式

一种浅沟槽隔离结构的制造方法通常包括以下步骤：

首先，请参考图1A，在半导体衬底100上形成垫氧化层(Pad Oxide)101和氮化硅硬掩膜层102；

然后，请参考图1B，通过光刻、刻蚀工艺依次刻蚀氮化硅硬掩膜层102、垫氧化层101和一定深度的半导体衬底100，形成浅沟槽100a；

接着，请参考图1C，在浅沟槽100a中形成衬氧化层(Liner Oxide)103；

然后，请参考图1D，在氮化硅硬掩膜层102、垫氧化层101和衬氧化层103上沉积氧化硅等绝缘材料，直至绝缘材料填满浅沟槽100a，并通过化学机械研磨(CMP)工艺去除氮化硅硬掩膜层102上方的多余绝缘材料，形成浅沟槽隔离结构104；

之后，请参考图1E，通过湿法腐蚀工艺或者干法刻蚀工艺去除所述氮化硅硬掩膜层102、垫氧化层101，从而形成用于制作各个元件并被浅沟槽隔离结构隔离开来的有源区105。

上述浅沟槽隔离结构的制造方法中，在去除所述氮化硅硬掩膜层102和垫氧化层101时，容易对浅沟槽隔离结构的顶部边缘处(即与有源区相邻的位置，或者称为与有源区相接的顶部界面处)造成损伤，产生边沟104a，在半导体器件的后续制作过程中该边沟104a会造成诸多问题并影响半导体器件的电学性能。例如，后续形成晶体管源漏极表面上的金属硅化物层的过程中，所述边沟104a内会同时生成金属硅化物层，并且位于边沟104a内的金属硅化物层不容易被去除而残留下来，随着集成电路的高密度、微型化发展，相邻MOS晶体管的源漏极之间间距变小，这些金属硅化物层残留(Residue)之间容易发生桥连，造成MOS晶体管之间的短路或泄漏电流路径，最终导致形成的半导体器件失效。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：

S1，提供半导体衬底，在所述半导体衬底表面上依次形成垫氧化层和硬掩膜层，并依次刻蚀所述硬掩膜层、垫氧化层和一定厚度的半导体衬底，以在所述半导体衬底中形成浅沟槽；

S2，在所述浅沟槽的侧壁和底壁上形成衬氧化层；

S3，形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层；

S4，在所述浅沟槽中形成覆盖在所述暴露出的衬氧化层侧壁上的衬介质层；

S5，形成填满所述浅沟槽的第二隔离材料层，所述第二隔离材料层覆盖所述衬介质层和第一隔离材料层；

S6，依次去除所述半导体衬底上的所述硬掩膜层和垫氧化层。

请参考图3A和图3B，在步骤S1中，首先，提供一半导体衬底300，所述半导体衬底300为后续形成浅沟槽隔离结构提供工艺平台，所述半导体衬底300可以是硅(例如单晶硅、多晶硅或非晶硅)、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底300可以是体材料，也可以是如绝缘体上硅(SOI)等复合结构。本领域的技术人员可以根据半导体衬底300上形成的半导体器件选择所述半导体衬底300的类型。本实施例中，所述半导体衬底300的材料为硅。然后，在所述半导体衬底300表面依次形成垫氧化层301和硬掩膜层302，所述垫氧化层301的材料为氧化硅，可以通过热氧化生长或化学气相沉积(CVD)或其它传统的半导体薄膜制作工艺形成，所述垫氧化层301作为后续形成的硬掩膜层302的缓冲层，能够避免直接在半导体衬底300上形成所述硬掩膜层302时对半导体衬底300产生较大的应力，并且在后续去掉所述硬掩膜层302的过程中还可以作为隔离层保护有源区免受化学污沾；所述硬掩膜层302的材料为氮化硅、氮氧化硅或氮化钛等，可以采用化学气相沉积(例如等离子体增强化学气相沉积或低压化学气相沉积)、物理气相沉积或原子层沉积等沉积工艺；所述硬掩膜层302作为后续浅沟槽光刻图形的转移层，提高图形转移效果，并作为后续化学机械研磨工艺的停止层，保护有源区。之后，先在硬掩膜层302表面形成图形化的光刻胶，所述图形化的光刻胶定义形成的浅沟槽300a的位置，以所述图形化的光刻胶为掩膜，采用干法刻蚀工艺刻蚀硬掩膜层302，刻蚀停止在垫氧化层301表面，形成开口(未图示)；再采用灰化工艺或者化学试剂去除所述图形化的光刻胶；然后以所述硬掩膜层302为掩膜，沿着所述开口，采用等离子体刻蚀工艺等干法刻蚀工艺依次刻蚀垫氧化层301和半导体衬底300，刻蚀停止在半导体衬底300中一定深度，形成浅沟槽300a。本实施例中，由于在浅沟槽300a顶部的刻蚀气体交换速率较快，刻蚀速率较大，因此形成浅沟槽300a的侧壁是倾斜的。

请参考图3C，在步骤S2中，可以采用湿法氧化或干法氧化工艺在浅沟槽300a的侧壁和底壁上形成衬氧化层303，衬氧化层303的材,料可以是二氧化硅等。

请参考图3C至图3E，在步骤S3中，首先，可以采用高密度等离子化学气相沉积(HDPCVD)工艺等在所述衬氧化层303、硬掩膜层302的表面上沉积第一隔离材料层304，直至第一隔离材料层304填满浅沟槽300a，第一隔离材料层304与衬氧化层303的刻蚀选择比不同，第一隔离材料层304的材料包括二氧化硅、氮化硅和氮氧化硅中的至少一种，衬氧化层303的存在可以增强沉积的第一隔离材料层304和浅沟槽300a侧壁的半导体衬底300之间的粘附性，提高第一隔离材料层304的填充效果，抑制填充空洞的产生；然后，采用化学机械研磨(CMP)等平坦化工艺对第一隔离材料层304进行顶部平坦化，直至暴露出硬掩膜层302的表面，硬掩膜层302作为研磨停止层，可以有利于精确研磨停止点，保护下方的半导体衬底300不受损伤；然后采用湿法腐蚀工艺或者干法刻蚀工艺对第一隔离材料层304进行回刻蚀，直至暴露出顶部边缘一定深度的衬氧化层303，从而形成回刻蚀槽300b，在此回刻蚀过程中衬氧化层303能够保护回刻蚀槽300b侧壁的半导体衬底300，减少半导体衬底300的损伤。

请参考图3E和图3F，在步骤S4中，首先，可以采用包括氟离子(F)、氧离子(O)和硅离子(Si)中至少一种促介质生长离子来对暴露出的衬氧化层303进行倾斜离子注入，倾斜角度可以根据回刻蚀槽300b侧壁的倾斜程度来确定，以垂直回刻蚀槽300b侧壁表面的角度为最佳；然后采用包括原位蒸汽产生(In-Situ Steam Generation，ISSG)工艺、快速热氧化工艺、快速热氮化工艺和快速热氧氮化工艺中的至少一种热生长工艺在离子注入后的衬氧化层303侧壁上热生长一层衬介质层305，所述衬介质层305的材质包括氧化层、氮化层和氮氧化层中的至少一种，所述离子注入的目的是增加回刻蚀槽300b侧壁的衬介质层305的生长速率，并修复半导体衬底300顶部表面上的损伤。在本发明的其他实施例中，还可以采用其他方法来对对暴露出的衬氧化层303进行介质促生长处理，例如采用氟气、氧气和硅原子中至少一种气氛来对暴露出的衬氧化层303进行表面处理，使暴露出的衬氧化层303表面或一定深度或全部变为富氟层、富氧层或富硅层，然后再采用热生长工艺在表面处理后的衬氧化层303侧壁上热生长一层衬介质层305，所述表面处理同样能够增加回刻蚀槽300b侧壁的衬介质层305的生长速率，并修复半导体衬底300顶部表面上的损伤。

请参考图3F和3G，在步骤S5中，首先，可以采用化学气相沉积(CVD)工艺等在所述衬介质层305、垫氧化层301、硬掩膜层302和第一隔离材料层304的表面上沉积第二隔离材料层306，直至第二隔离材料层306填满回浅沟槽300b，由于衬介质层305的存在，第二隔离材料层306在垫氧化层301以下的回刻蚀槽300b的填充相对向内收缩。第二隔离材料层306的材质包括二氧化硅、氮化硅和氮氧化硅中的至少一种，可以与第一隔离材料层304相同，也可以不同，衬介质层305的存在可以增强沉积的第二隔离材料层306和回刻蚀槽300b侧壁的半导体衬底300之间的粘附性，提高第二隔离材料层306的填充效果，抑制填充空洞的产生；然后，采用化学机械研磨(CMP)等平坦化工艺对第二隔离材料层306进行顶部平坦化，直至暴露出硬掩膜层302的表面，硬掩膜层302作为研磨停止层，可以有利于精确研磨停止点，保护下方的半导体衬底300不受损伤。

请参考图3G和3H，在步骤S6中，首先可以采用含有热磷酸溶液的湿法腐蚀工艺去除硬掩膜层302，然后采用氢氟酸溶液的湿法腐蚀工艺去除垫氧化层301。由于湿法腐蚀是等向性的，在去除硬掩膜层302和垫氧化层301时也会去掉一定厚度的第二隔离材料层306，特别是去除垫氧化层301时，也会将衬介质层305顶部的第二隔离材料层306去除一部分，从而使得第二隔离材料层306形成西格玛(Σ)侧面，衬氧化层303、衬介质层305、第一隔离材料层304以及第二隔离材料层306构成浅沟槽隔离结构，相邻浅沟槽隔离结构之间的半导体衬底300为有源区(AA)。此外，浅沟槽顶部边缘(即浅沟槽与半导体衬底300交界处)由衬氧化层304和衬介质层305层叠覆盖保护，且第二隔离材料层306在所述顶部边缘处向浅沟槽中央区域收缩(相比图1D至1E所示的浅沟槽隔离结构104)，因此去除硬掩膜层302和垫氧化层301的湿法腐蚀工艺不会造成第二隔离材料层306在所述顶部边缘处较大的损伤而形成边沟，同时所述顶部边缘处的半导体衬底300也不会遭受腐蚀。

请参考图2和图3A至3H，本发明还提供一种半导体器件的制造方法，包括以下过程：

首先，采用步骤S1至S6所述的浅沟槽隔离结构的制造方法在一半导体衬底300中形成浅沟槽隔离结构，相邻浅沟槽隔离结构之间的半导体衬底300为有源区；

然后，在所述有源区表面上形成栅极堆叠结构，所述栅极堆叠结构包括依次堆叠在所述有源区表面上的栅介质层和多晶硅层；

接着，刻蚀所述栅极堆叠结构两层的有源区，以形成源漏凹槽；

然后，在所述源漏凹槽中进行SiGe或SiC外延生长，外延生长SiGe或SiC过程中可以进行源漏极离子的原位掺杂，以形成SiGe或SiC源漏极，以在源漏极产生应力，提高载流子迁移率，继而提高晶体管的电学性能，其中SiGe或SiC源漏极的顶部可以高出有源区表面，形状可以是“U”形或“Σ”形；

之后，通过金属硅化物形成工艺在SiGe或SiC源漏极表面上形成NiSi等金属硅化物，以降低接触电阻，提高晶体管性能。

由上所述，本发明的浅沟槽隔离结构的制造方法和半导体器件的制造方法，在浅沟槽的侧壁上覆盖衬氧化层后并填充一定深度的第一隔离材料层后，在第一隔离材料层上方的衬氧化层侧壁上再形成一层衬介质层，使得第一隔离材料层上方的浅沟槽侧壁变厚，用于填充第二隔离材料层的窗口变窄，之后通过第二隔离材料层填满浅沟槽时，可以使得第二隔离材料层在浅沟槽顶部边缘处相对向内收缩，从而可以避免后续工艺对顶部边缘的第二隔离材料层的损伤，避免浅沟槽隔离结构顶部边缘处的边沟现象，提高浅沟槽隔离结构的隔离性能，进而能够避免在源漏极表面上形成金属硅化物时的金属硅化物桥连问题，增强半导体器件的可靠性。

请参考图3H，本发明还提供一种浅沟槽隔离结构，包括：衬氧化层303、衬介质层305、第一隔离材料层304以及第二隔离材料层306；所述第一隔离材料层304和第二隔离材料层306连续填充在一半导体衬底300的浅沟槽中，且所述第二隔离材料层306的顶部高于所述浅沟槽顶部；所述衬氧化层303位于所述第一隔离材料层304和第二隔离材料层306与所述浅沟槽侧壁之间，即衬氧化层303覆盖在所述浅沟槽侧壁和底壁上，所述衬介质层305位于所述第一隔离材料层304上方并位于所述第二隔离材料层306和所述衬氧化层303之间，所述衬介质层305使得第二隔离材料层306在所述浅沟槽顶部边缘的侧壁向浅沟槽顶部中央区域收缩。可选的，所述第一隔离材料层304和所述第二隔离材料层的材料306均为二氧化硅；所述衬介质层305的材质包括氧化层、氮化层和氮氧化层中的至少一种。

本发明还提供一种半导体器件，包括具有浅沟槽的半导体衬底300以及形成在所述浅沟槽中的浅沟槽隔离结构，所述浅沟槽隔离结构包括：衬氧化层303、衬介质层305、第一隔离材料层304以及第二隔离材料层306；所述第一隔离材料层304和第二隔离材料层306连续填充在所述半导体衬底300的浅沟槽中，且所述第二隔离材料层306的顶部高于所述浅沟槽顶部；所述衬氧化层303位于所述第一隔离材料层304和第二隔离材料层306与所述浅沟槽侧壁之间；所述衬介质层305位于所述第一隔离材料层304上方并位于所述第二隔离材料层306和所述衬氧化层303之间。所述半导体器件还包括栅极堆叠结构、源漏极以及金属硅化物，所述栅极堆叠结构形成在两个相邻的所述浅沟槽隔离结构之间的有源区(即半导体衬底300)表面上，所述源漏极位于所述栅极堆叠结构两侧的有源区中，可以采用SiGe/SiC外延生长技术形成，也可以是离子注入工艺形成，所述金属硅化物形成在所述源漏极表面上。

由上所述，本发明的浅沟槽隔离结构和半导体器件，其浅沟槽顶部的衬氧化层和隔离材料之间还增加一层衬介质层，从而使得浅沟槽顶部边缘的隔离材料相对向内收缩，可以避免后续工艺对所述浅沟槽顶部边缘的第二隔离材料层的损伤，能够避免浅沟槽隔离结构顶部边缘处的边沟现象，提高浅沟槽隔离结构的隔离性能，进而能够避免在源漏极表面上形成金属硅化物时的金属硅化物桥连问题，增强半导体器件的可靠性。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种浅沟槽隔离结构的制造方法，其特征在于，包括以下步骤：

提供半导体衬底，在所述半导体衬底表面上依次形成垫氧化层和硬掩膜层，并依次刻蚀所述硬掩膜层、垫氧化层和一定厚度的半导体衬底，以在所述半导体衬底中形成浅沟槽；

在所述浅沟槽的侧壁和底壁上形成衬氧化层；

形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层；

在所述浅沟槽中形成覆盖在所述暴露出的衬氧化层侧壁上的衬介质层；

形成填满所述浅沟槽的第二隔离材料层，所述第二隔离材料层覆盖所述衬介质层和第一隔离材料层；

依次去除所述半导体衬底上的所述硬掩膜层和垫氧化层。

2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，形成填充所述浅沟槽部分深度并暴露出所述部分深度上方的衬氧化层侧壁的第一隔离材料层的步骤包括：

在所述硬掩膜层和浅沟槽表面上沉积第一隔离材料层，直至第一隔离材料层填满所述浅沟槽；

平坦化所述第一隔离材料层至暴露出硬掩膜层；

回刻蚀所述浅沟槽中的第一隔离材料层至一定深度。

3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述衬介质层的材质包括氧化层、氮化层和氮氧化层中的至少一种。

4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，形成所述衬介质层的步骤包括：

对所述暴露出的衬氧化层进行介质促生长处理；

采用热生长工艺形成所述衬介质层。

5.如权利要求4所述的浅沟槽隔离结构的制造方法，其特征在于，所述介质促生长处理的工艺包括离子注入和表面处理中的至少一种，所述介质促生长处理向所述暴露出的衬氧化层引入包括氟、氧和硅中至少一种。

6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，采用倾斜离子注入法对所述暴露出的衬氧化层进行介质促生长处理。

7.如权利要求4所述的浅沟槽隔离结构的制造方法，其特征在于，所述热生长工艺包括原位蒸汽产生工艺、快速热氧化工艺、快速热氮化工艺和快速热氧氮化工艺中的至少一种。

8.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，形成填满所述浅沟槽的第二隔离材料层的步骤包括：

在所述第一隔离材料层、硬掩膜层和衬介质层的表面上沉积第二隔离材料层，直至第二隔离材料层填满所述浅沟槽；

平坦化所述第二隔离材料层至暴露出硬掩膜层。

9.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一隔离材料层和所述第二隔离材料层的材料均为二氧化硅。

10.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，依次去除硬掩膜层和垫氧化层的工艺包括湿法腐蚀。

11.一种半导体器件的制造方法，其特征在于，包括权利要求1至10中任一项所述的浅沟槽隔离结构的制造方法。

12.一种浅沟槽隔离结构，其特征在于，包括：衬氧化层、衬介质层、第一隔离材料层以及第二隔离材料层；所述第一隔离材料层和第二隔离材料层连续填充在一半导体衬底的浅沟槽中，所述衬氧化层位于所述第一隔离材料层和第二隔离材料层与所述浅沟槽侧壁之间，所述衬介质层位于所述第一隔离材料层上方并位于所述第二隔离材料层和所述衬氧化层之间。

13.如权利要求12所述的浅沟槽隔离结构，其特征在于，所述第一隔离材料层和所述第二隔离材料层的材料均为二氧化硅。

14.如权利要求12所述的浅沟槽隔离结构，其特征在于，所述衬介质层的材质包括氧化层、氮化层和氮氧化层中的至少一种。

15.一种半导体器件，其特征在于，包括权利要求12至14中任一项所述的浅沟槽隔离结构。