JP2005175299A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005175299A JP2005175299A JP2003415319A JP2003415319A JP2005175299A JP 2005175299 A JP2005175299 A JP 2005175299A JP 2003415319 A JP2003415319 A JP 2003415319A JP 2003415319 A JP2003415319 A JP 2003415319A JP 2005175299 A JP2005175299 A JP 2005175299A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- element isolation
- insulating film
- isolation insulating
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 238000000926 separation method Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 206010053759 Growth retardation Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 ソース領域及びドレイン領域上に形成されるエピタキシャルシリコン膜にファセットの成長を抑制する。
【解決手段】 エピタキシャル成長を用いてソース領域１０１及びドレイン領域１０１上にエピタキシャルシリコン膜１１８を形成する半導体装置において、ソース領域１０１及びドレイン領域１０１に接する素子分離絶縁膜１０２の表面高さを、ソース領域１０１及びドレイン領域１０１を形成する半導体基板１００の表面高さと同じか低くし、素子分離絶縁膜１０２上の一部に、素子分離絶縁膜１０２とは異なる材料（例えば、ＳｉＮ）で、ストッパ部１１６を形成する。
【選択図】 図１
【解決手段】 エピタキシャル成長を用いてソース領域１０１及びドレイン領域１０１上にエピタキシャルシリコン膜１１８を形成する半導体装置において、ソース領域１０１及びドレイン領域１０１に接する素子分離絶縁膜１０２の表面高さを、ソース領域１０１及びドレイン領域１０１を形成する半導体基板１００の表面高さと同じか低くし、素子分離絶縁膜１０２上の一部に、素子分離絶縁膜１０２とは異なる材料（例えば、ＳｉＮ）で、ストッパ部１１６を形成する。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法に関し、特に、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）等で用いられる、ソース領域及びドレイン領域をシリコン基板表面よりせり上げた構造、すなわちエレベーテッドソース・ドレイン或いはレイズドソース・ドレインを有する半導体装置及びその製造方法に関する。
半導体素子の微細化及び高速化に伴い、ソース及びドレイン拡散層上にＣｏシリサイドやＮｉシリサイドといった高融点金属シリサイド膜を自己整合的に形成するサリサイド（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）技術が、特にＳｏＣ向け等の素子構造として広く用いられている。ソース及びドレイン拡散層の深さは半導体素子の微細化及び高速化に伴いスケーリングされており、ソース及びドレイン拡散層の深さを浅く形成する必要が生じている。サリサイド技術は高融点金属膜がシリコンの半導体基板を消費しながらシリサイド化反応することを利用した技術で、半導体基板におけるシリコンの消費膜厚ばらつきや半導体基板への高融点金属原子の拡散などにより接合を浅くすることにより接合リークを起こす問題がある。このような問題により、接合深さを浅くするスケーリングは既存のサリサイド技術では困難になってきている。
この問題を解決するために、半導体基板表面のソース領域及びドレイン領域にエピタキシャルシリコンを形成することが提案されている。すなわち、ソース領域及びドレイン領域上にエピタキシャルシリコン膜を形成し、続いて半導体基板表面に不純物イオンを注入し、次に高融点金属膜を形成しシリサイド化することにより、サリサイドの形成と半導体基板表面から浅い領域の接合の形成の両立がなされている。
このようにソース領域及びドレイン領域を元々の半導体基板表面よりせり上がった構造をとる技術を、エレベーテッドソースドレイン技術或いはレイズドソースドレイン技術と称している。
図１に従来のエレベーテッドソースドレイン技術を用いたＭＯＳトランジスタを示す。素子分離絶縁膜１０を有したシリコンの半導体基板１２上にゲート酸化膜１３を介してＳｉＮ／ポリシリコン積層構造からなるゲート電極１４が形成されている。ゲート電極１４の側壁にはゲート側壁ＳｉＯ２１６及びゲート側壁ＳｉＮ１８が形成されている。ソース領域及びドレイン領域にはイオン注入及びアニールにより拡散層１９が形成されている。
次に、図２に示すように、ソース拡散層１９上及びドレイン拡散層１９上にエピタキシャル成長法により単結晶シリコンからなるエピタキシャルシリコン膜２０を形成する。この際、ゲート側壁下端部でファセットが出来る場合があり、その対策として例えば特開２０００−４９３４８号公報（特許文献１）にて公開されている方法によりファセットを生じさせないことができる。
ところが、図２に示すように、このような方法をとっても、エピタキシャルシリコン膜２０における素子分離絶縁膜１０との界面でファセット２２ができ、ショートや接合リークなどの問題を生じる場合がある。この問題に対しては、例えば特開２０００−２６０９５２号公報（特許文献２）にて公開されている方法によるストッパー膜の設置によって解決する方法が提案されている。しかし、一般的に素子分離絶縁膜１０の表面の高さは、半導体基板１２の表面に対して上下するため、図２に示すように、例えば素子分離絶縁膜１０が半導体基板１２表面より高い場合は、この図２に示すようなファセット２２が形成される問題を有する。一方、素子分離絶縁膜１０が半導体基板１２表面より低い場合は、図３に示すようなファセット２２が形成される問題を有する。さらに、ストッパー膜がＳｉＯ２の場合、同様のファセットが形成される問題を有している。
また、特開２００２−３６８２２７号公報（特許文献３）や、米国特許第６３２６２８１号公報（特許文献４）では、素子分離溝にＳｉＮを直接形成する方法が提案されているが、この方法ではＳｉＮ膜への電荷注入やＳｉＮ膜の有する強い応力により素子分離耐圧が劣化する問題を有する。
特開２０００−４９３４８号公報
特開２０００−２６０９５２号公報
特開２００２−３６８２２７号公報
米国特許第６３２６２８１号公報
上述したところから分かるように、これまでの技術では、ソース領域及びドレイン領域上に形成されたエレベーテッドソース・ドレイン部であるエピタキシャルシリコン膜２０に、ファセットが生じてしまうという問題があった。
そこで本発明は、前記課題に鑑みてなされたものであり、ソース領域及びドレイン領域上に形成されたエレベーテッドソース・ドレイン部のファセットの成長を抑制した半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明に係る半導体装置は、
半導体基板と、
前記半導体基板の表面側に形成されたソース領域と、
前記半導体基板の表面側に、前記ソース領域と離れて形成されたドレイン領域と、
前記ソース領域と前記ドレイン領域との間における前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
他の素子から電気的に絶縁するために前記半導体基板の表面側に形成された素子分離絶縁部であって、その表面の高さが、前記半導体基板の表面と同じか低い素子分離絶縁部と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で形成された、ストッパ部と、
前記ソース領域及び前記ドレイン領域上に、前記半導体基板表面よりせり上がって形成されたエレベーテッドソース・ドレイン部と、
を備えることを特徴とする。
半導体基板と、
前記半導体基板の表面側に形成されたソース領域と、
前記半導体基板の表面側に、前記ソース領域と離れて形成されたドレイン領域と、
前記ソース領域と前記ドレイン領域との間における前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
他の素子から電気的に絶縁するために前記半導体基板の表面側に形成された素子分離絶縁部であって、その表面の高さが、前記半導体基板の表面と同じか低い素子分離絶縁部と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で形成された、ストッパ部と、
前記ソース領域及び前記ドレイン領域上に、前記半導体基板表面よりせり上がって形成されたエレベーテッドソース・ドレイン部と、
を備えることを特徴とする。
本発明に係る半導体装置の製造方法は、
半導体基板の表面側に、前記半導体基板の表面と同じか低い高さで、素子分離絶縁部を形成する工程と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で、ストッパ部を形成する工程と、
前記半導体基板のソース領域及びドレイン領域上に、前記半導体基板表面よりせり上がったエレベーテッドソース・ドレイン部を形成する工程と、
を備えることを特徴とする。
半導体基板の表面側に、前記半導体基板の表面と同じか低い高さで、素子分離絶縁部を形成する工程と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で、ストッパ部を形成する工程と、
前記半導体基板のソース領域及びドレイン領域上に、前記半導体基板表面よりせり上がったエレベーテッドソース・ドレイン部を形成する工程と、
を備えることを特徴とする。
本発明によれば、ソース領域及びドレイン領域上に形成されたエレベーテッドソース・ドレイン部のファセットの成長を抑制した半導体装置及びその製造方法を提供することができる。
〔第１実施形態〕
第１実施形態は、シリコン選択エピタキシャル成長を用いてソース領域及びドレイン領域上にエピタキシャルシリコン膜を形成する半導体装置において、ソース領域及びドレイン領域に接する素子分離絶縁膜の表面高さを、ソース領域及びドレイン領域を形成する半導体基板の表面高さと同じか低くし、素子分離絶縁膜上の一部に、素子分離絶縁膜とは異なる材料で構成されるストッパ部（段差構造）を設けるようにしたものである。特に、本実施形態においては、素子分離絶縁膜はＳｉＯ２を主成分とする材料で形成されており、素子分離絶縁膜と異なる材料はＳｉＮを主成分とする材料で形成されている。より詳しくを、以下に説明する。
第１実施形態は、シリコン選択エピタキシャル成長を用いてソース領域及びドレイン領域上にエピタキシャルシリコン膜を形成する半導体装置において、ソース領域及びドレイン領域に接する素子分離絶縁膜の表面高さを、ソース領域及びドレイン領域を形成する半導体基板の表面高さと同じか低くし、素子分離絶縁膜上の一部に、素子分離絶縁膜とは異なる材料で構成されるストッパ部（段差構造）を設けるようにしたものである。特に、本実施形態においては、素子分離絶縁膜はＳｉＯ２を主成分とする材料で形成されており、素子分離絶縁膜と異なる材料はＳｉＮを主成分とする材料で形成されている。より詳しくを、以下に説明する。
図４に示すように、本実施形態に係る半導体装置においては、半導体基板１００の表面側に素子分離絶縁膜１０２が形成されている。本実施形態においては、この半導体基板１００は、シリコンから形成されており、素子分離絶縁膜１０２はＳｉＯ２から形成されている。素子分離絶縁膜１０２の表面の高さは、半導体基板１００の表面の高さと、同じか低い位置にある。この素子分離絶縁膜１０２により、このＭＯＳトランジスタは、他の素子から電気的に絶縁される。
また、半導体基板１００の表面側には、ソース／ドレイン領域１０１が互いに離れて形成されている。このソース／ドレイン領域１０１は、半導体基板１００に不純物イオンを注入し、アニールをすることにより形成される。
ソース領域１０１とドレイン領域１０１との間における半導体基板１００上には、ゲート絶縁膜１０４を介して、ＳｉＮ／ポリシリコン積層構造からなるゲート電極１０６が形成されている。半導体基板１００、素子分離絶縁膜１０２、及び、ゲート電極１０６の表面には、ゲート側壁ＳｉＯ２及びゲート側壁ＳｉＮとなる酸化シリコン膜１０８と窒化シリコン膜１１０とが、例えば、合わせて２０ｎｍの膜厚で形成されている。
次に、図５に示すように、フォトリソグラフィ技術を用い、素子分離絶縁膜１０２上の一部分にレジストパターン１１２を形成する。本実施形態においては、レジストパターン１２は、半導体基板１００側壁とレジストパターン１１２との間の距離がＤになるように形成する。
次に、例えばＨＢｒ、Ｃｌ２ガスなどの混合ガスプラズマを用いたＲＩＥにより、全面的にＲＩＥを行う。続いて、レジストパターン１１２を灰化剥離し、ウエット洗浄を行う。これにより、図６に示す構造の半導体装置が得られる。すなわち、ゲート電極１０６の側壁部分にある酸化シリコン膜１０８と窒化シリコン膜１１０とにより、ゲート側壁１１４が形成され、素子分離絶縁膜１０２上にある酸化シリコン膜１０８と窒化シリコン膜１１０とにより、ストッパ部１１６が形成される。このストッパ部１１６は、素子分離絶縁膜１０２表面上に位置し、素子分離絶縁膜１０２表面から突出する。この図６の後、半導体基板１００のソース領域１０１及びドレイン領域１０１に、気相選択エピタキシャル成長により、エピタキシャルシリコン膜を形成する。
このエピタキシャルシリコン膜を形成した後の半導体装置における段差部分（Ｘ部分）を拡大した図が、図７である。この図７に示すように、半導体基板１００の表面、すなわち暴露した半導体基板１００側壁領域を含めたソース領域１０１及びドレイン領域１０１上に、気相選択エピタキシャル成長により、エピタキシャルシリコン膜１１８が例えば５０ｎｍの膜厚で成膜される。気相選択エピタキシャル成長は、例えばＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２等の混合ガスを、例えば１００〜１０００Ｐａ程度の減圧ＣＶＤ法で実施する。この際、図７に示すようなファセットが生じる。
例えばエレベーテッドソースドレイン形成時にエピタキシャルシリコン膜１１８と半導体基板１００側壁とのなす角がθとなるファセットが生じるとすると、半導体基板１００側壁と素子分離絶縁膜１０２側壁との距離がＡなので、ストッパ部１１６の高さＢは、Ｂ＞Ａ／ｔａｎθを満たす必要がある。この条件を満たせば、エピタキシャルシリコン膜１１８が成長する際には、エピタキシャルシリコン膜１１８のファセット面がストッパ部１１６に接した後、エピタキシャルシリコン膜１１８は＜１００＞方向（半導体基板１００に対して垂直方向）に成長し、ファセットが形成することにより生じるショートなどの不具合を回避することが出来る。例えば、半導体基板１００側壁面を｛１１０｝面としファセット面を例えば｛３１１｝面とすると、θは３１．４度となり、Ａを１０ｎｍとするとＢは約１６．４ｎｍ以上にすると、ストッパ部１１６はファセット成長抑制効果を持つことになる。
また、半導体基板１００とストッパ部１１６との間が、距離Ａだけ離れているので、ＳｉＮから構成されたストッパ部１１６の帯電や、応力による素子分離耐圧の劣化を回避することができる。
〔第２実施形態〕
図８乃至図１５を用いて、第２実施形態について説明する。図８に示すように、半導体基板２００上に、ハードマスクＳｉＮ膜２０２を、例えば１００ｎｍの膜厚で形成する。続いて、リソグラフィー及びＲＩＥにより、ハードマスクＳｉＮ膜２０２及び半導体基板２００をエッチングし、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域に溝２０４を形成する。
図８乃至図１５を用いて、第２実施形態について説明する。図８に示すように、半導体基板２００上に、ハードマスクＳｉＮ膜２０２を、例えば１００ｎｍの膜厚で形成する。続いて、リソグラフィー及びＲＩＥにより、ハードマスクＳｉＮ膜２０２及び半導体基板２００をエッチングし、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域に溝２０４を形成する。
次に、図９に示すように、溝２０４の側壁及びハードマスクＳｉＮ膜２０２を、例えば９５０℃のＩＳＳＧ（Ｉｎ Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）酸化により酸化して、ＳｉＯ２膜である酸化シリコン膜２０６を、例えば１０ｎｍの膜厚で形成する。続いて、減圧ＣＶＤ法により、溝２０４の内側にＳｉＮ膜である窒化シリコン膜２０８を、例えば１５ｎｍの膜厚で形成する。
次に、図１１に示すように、例えばＣ５Ｆ８、Ｏ２等の混合ガスプラズマを用いたＲＩＥにより、窒化シリコン膜２０８を酸化膜に対して選択的にエッチングし、ハードマスクＳｉＮ膜２０２の表面より、例えば８０ｎｍ落とし込む。これにより溝２０４の側壁に残存した窒化シリコン膜２０８により、ストッパ部２０９を形成する。
この際、ハードマスクＳｉＮ膜２０２の表面にはＩＳＳＧ酸化にて約１０ｎｍの膜厚の酸化シリコン膜２０６が形成されているため、ハードマスクＳｉＮ膜２０２がダメージを受けないようにすることができる。また、溝２０４底部の窒化シリコン膜２０８は除去されるが、窒化シリコン膜２０８の底に形成された酸化シリコン膜２０６により、半導体基板２００がダメージを受けないようにすることができる。
次に、図１１に示すように、ＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）技術を用いて、ＳＴＩ用の溝２０４の埋め込みを行い、例えば４００℃アニール及び８５０℃アニールの２段階アニールにて埋め込み膜２１０を形成する。
次に、図１２に示すように、ＣＭＰ技術を用いて、埋め込み膜２１０とハードマスクＳｉＮ膜２０２上に形成された酸化シリコン膜２０６とを研磨し、平坦化する。
次に、図１３に示すように、例えば熱燐酸溶液にてハードマスクＳｉＮ膜２０２を除去する。続いて、例えばフッ化アンモニウム水溶液を主成分とする溶液を用いて、埋め込み膜２１０と、酸化シリコン膜２０６を所望の高さに整え、図１４に示すような半導体装置を得る。この図１４から分かるように、本実施形態においても、酸化シリコン膜２０６の表面の高さが、ソース領域及びドレイン領域を形成する半導体装置２００表面の高さと同じか低くなるように設定されている。また、ストッパ部２０９は、酸化シリコン膜２０６と埋め込み膜２１０との間に埋め込まれ、酸化シリコン膜２０６の表面から突出するようになる。
この図１４の後、半導体基板２００のソース領域及びドレイン領域上に、気相選択エピタキシャル成長により、エピタキシャルシリコン膜を形成する。このエピタキシャルシリコン膜を形成した後の半導体装置における段差部分（Ｙ部分）を拡大した図が、図１５である。
図１５の例では、半導体基板２００側壁領域を含めたソース領域及びドレイン領域上に、気相選択エピタキシャル成長により、エピタキシャルシリコン膜２１２が例えば５０ｎｍの膜厚で成膜される。気相選択エピタキシャル成長は、例えばＳｉＨ２Ｃｌ２、ＨＣｌ、Ｈ２等の混合ガスを、例えば１００〜１０００Ｐａ程度の減圧ＣＶＤ法で実施する。この際、図１５に示すようなファセットが生じる。
例えばエレベーテッドソースドレイン形成時にエピタキシャルシリコン膜２１２と半導体基板２００側壁とのなす角がθとなるファセットが生じるとすると、半導体基板２００側壁とストッパ部２０９との距離をＡとすると、ストッパ部２０９の高さＢは、Ｂ＞Ａ／ｔａｎθを満たす必要がある。この条件を満たせば、エピタキシャルシリコン膜２１２が成長する際には、エピタキシャルシリコン膜２１２のファセット面がストッパ部２０９に接した後、エピタキシャルシリコン膜２１２は＜１００＞方向（半導体基板２００に対して垂直方向）に成長し、ファセットが形成することにより生じるショートなどの不具合を回避することが出来る。
このように、本実施形態によっても、上述した第１実施形態と同様に、ファセット成長抑制効果を持たすことが出来る。また、半導体基板２００とストッパ部２０９との間が、距離Ａだけ離れているので、ＳｉＮから構成されたストッパ部２０９の帯電や、応力による素子分離耐圧の劣化を回避することができる。さらに、半導体基板２００側壁とストッパ部２０９との間の距離Ａを、酸化シリコン膜２０６の膜厚で制御することができるので、精度良く距離Ａを設定することができる。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した実施形態においては、ストッパ部１１６、２０９はＳｉＮにより構成したが、ＳｉＮを主成分とする材料で構成すればよい。さらに換言すれば、エピタキシャルシリコン膜１１８、２１２のファセットが成長してきた場合に、ストッパ部１１６、２０９に接した後は、このエピタキシャルシリコン膜１１８、２１２が垂直方向に成長する材料であれば足りる。
また、上述した第１実施形態の素子分離絶縁膜１０２はＳｉＯ２から構成されているが、ＳｉＯ２を主成分とする材料であればよい。この点は、第２実施形態の酸化シリコン膜２０６についても同様である。
また、本発明におけるエピタキシャル成長には、不完全なエピタキシャル成長や部分エピタキシャル成長も含まれている。さらに、エピタキシャル成長させるエレベーテッドソースドレイン部の材料は、シリコンに限定されるものではない。
１００ 半導体基板
１０２ 素子分離絶縁膜
１０４ ゲート絶縁膜
１０６ ゲート電極
１０８ 酸化シリコン膜
１１０ 窒化シリコン膜
１１２ レジストパターン
１１４ ゲート側壁
１１６ ストッパ部
１１８ エピタキシャルシリコン膜
１０２ 素子分離絶縁膜
１０４ ゲート絶縁膜
１０６ ゲート電極
１０８ 酸化シリコン膜
１１０ 窒化シリコン膜
１１２ レジストパターン
１１４ ゲート側壁
１１６ ストッパ部
１１８ エピタキシャルシリコン膜
Claims (8)
- 半導体基板と、
前記半導体基板の表面側に形成されたソース領域と、
前記半導体基板の表面側に、前記ソース領域と離れて形成されたドレイン領域と、
前記ソース領域と前記ドレイン領域との間における前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
他の素子から電気的に絶縁するために前記半導体基板の表面側に形成された素子分離絶縁部であって、その表面の高さが、前記半導体基板の表面と同じか低い素子分離絶縁部と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で形成された、ストッパ部と、
前記ソース領域及び前記ドレイン領域上に、前記半導体基板表面よりせり上がって形成されたエレベーテッドソース・ドレイン部と、
を備えることを特徴とする半導体装置。 - 前記素子分離絶縁部は、ＳｉＯ２を主成分とする材料で形成されている、ことを特徴とする請求項１に記載の半導体装置。
- 前記ストッパ部は、ＳｉＮを主成分とする材料で形成されている、ことを特徴とする請求項２に記載の半導体装置。
- 前記半導体基板と前記ストッパ部との間の前記素子分離絶縁部の上部に形成された前記エレベーテッドソース・ドレイン部と前記半導体基板の側壁とのなす角をθとし、前記半導体基板の前記側壁と前記ストッパ部との間の距離をＡとし、前記ストッパ部が前記素子分離絶縁部の表面から突出している高さをＢとした場合、Ｂ＞Ａ／ｔａｎθの条件を満たすことを特徴とする請求項３に記載の半導体装置。
- 前記エレベーテッドソース・ドレイン部は、シリコンをエピタキシャル成長させることにより形成される、ことを特徴とする請求項１に記載の半導体装置。
- 半導体基板の表面側に、前記半導体基板の表面と同じか低い高さで、素子分離絶縁部を形成する工程と、
前記素子分離絶縁部の表面から突出するように、前記半導体基板から所定距離隔てて、前記素子分離絶縁部と異なる材料で、ストッパ部を形成する工程と、
前記半導体基板のソース領域及びドレイン領域上に、前記半導体基板表面よりせり上がったエレベーテッドソース・ドレイン部を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記素子分離絶縁部及び前記ストッパ部を形成する工程は、
素子分離領域を形成する領域の前記半導体基板に溝を形成する工程と、
前記溝の内側に第１絶縁膜を形成する工程と、
前記第１絶縁膜の内側に第２絶縁膜を形成する工程と、
前記第２絶縁膜をエッチングすることにより、前記溝の側壁部分に、前記ストッパ部を形成する工程と、
前記溝を埋め込む第３絶縁膜を形成する工程と、
前記第１絶縁膜と前記第３絶縁膜をエッチングして、前記ストッパ部を前記第１絶縁膜から突出させる、工程と、
を備えることを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記エレベーテッドソース・ドレイン部を形成する工程は、シリコンをエピタキシャル成長させる工程を備えていることを特徴とする請求項６に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003415319A JP3802530B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及びその製造方法 |
| US10/802,758 US7190035B2 (en) | 2003-12-12 | 2004-03-18 | Semiconductor device having elevated source/drain on source region and drain region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003415319A JP3802530B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005175299A true JP2005175299A (ja) | 2005-06-30 |
| JP3802530B2 JP3802530B2 (ja) | 2006-07-26 |
Family
ID=34650574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003415319A Expired - Fee Related JP3802530B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7190035B2 (ja) |
| JP (1) | JP3802530B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004894A (ja) * | 2006-06-26 | 2008-01-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8053860B2 (en) | 2007-05-11 | 2011-11-08 | Nec Corporation | Semiconductor device and manufacturing method of the same |
| JP2012501542A (ja) * | 2008-08-27 | 2012-01-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 |
| US8759844B2 (en) | 2010-05-31 | 2014-06-24 | Shinya Iwasa | Semiconductor device having elevated source and drain |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4074292B2 (ja) * | 2005-01-17 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE102006025364B4 (de) * | 2006-05-31 | 2015-01-22 | Globalfoundries Inc. | Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens |
| JP2007329346A (ja) * | 2006-06-08 | 2007-12-20 | Elpida Memory Inc | 半導体装置とその製造方法 |
| KR100800907B1 (ko) * | 2006-08-30 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 실리사이드막을 갖는 모스 트랜지스터 및 그 제조 방법 |
| US9059212B2 (en) | 2012-10-31 | 2015-06-16 | International Business Machines Corporation | Back-end transistors with highly doped low-temperature contacts |
| US9728637B2 (en) | 2013-11-14 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanism for forming semiconductor device with gate |
| CN111106173B (zh) | 2018-10-29 | 2023-06-06 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
| KR20200136688A (ko) | 2019-05-28 | 2020-12-08 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894283B2 (ja) * | 1996-06-27 | 1999-05-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000049348A (ja) | 1998-05-29 | 2000-02-18 | Toshiba Corp | エレベ―テッドソ―ス・ドレイン構造を有する半導体装置及びその製造方法 |
| US6326281B1 (en) * | 1998-09-23 | 2001-12-04 | Texas Instruments Incorporated | Integrated circuit isolation |
| JP2000260952A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置 |
| JP2001044138A (ja) | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2002026310A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002368227A (ja) | 2001-06-12 | 2002-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-12-12 JP JP2003415319A patent/JP3802530B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-18 US US10/802,758 patent/US7190035B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004894A (ja) * | 2006-06-26 | 2008-01-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7829419B2 (en) | 2006-06-26 | 2010-11-09 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| US8053860B2 (en) | 2007-05-11 | 2011-11-08 | Nec Corporation | Semiconductor device and manufacturing method of the same |
| JP2012501542A (ja) * | 2008-08-27 | 2012-01-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 分離溝ライナを有する半導体デバイス、及び関連する製造方法 |
| US8759844B2 (en) | 2010-05-31 | 2014-06-24 | Shinya Iwasa | Semiconductor device having elevated source and drain |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050127468A1 (en) | 2005-06-16 |
| JP3802530B2 (ja) | 2006-07-26 |
| US7190035B2 (en) | 2007-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269908B2 (en) | FinFET and method of forming same | |
| US11935889B2 (en) | Fin structure and method of forming same through two-step etching processes | |
| US11488912B2 (en) | Method for forming recesses in a substrate by etching dummy fins | |
| US7994572B2 (en) | MOSFET having recessed channel | |
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5234886B2 (ja) | 半導体装置の製造方法 | |
| US20220181440A1 (en) | Transistors with Stacked Semiconductor Layers as Channels | |
| JP3802530B2 (ja) | 半導体装置及びその製造方法 | |
| US20220352371A1 (en) | Semiconductor Device and Method | |
| KR100680429B1 (ko) | 반도체 소자의 제조 방법 | |
| US20040245596A1 (en) | Semiconductor device having trench isolation | |
| KR20040069515A (ko) | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| US7563654B2 (en) | Method of manufacturing semiconductor device for formation of pin transistor | |
| CN117995889A (zh) | 半导体装置及其制造方法 | |
| JPH10150101A (ja) | 半導体装置及びその製造方法 | |
| JP2003197904A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20050048946A (ko) | 트랜지스터 문턱 전압 조절 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |