CN115911075A - 一种cmos图像传感器及其制备方法 - Google Patents
一种cmos图像传感器及其制备方法 Download PDFInfo
- Publication number
- CN115911075A CN115911075A CN202310224238.1A CN202310224238A CN115911075A CN 115911075 A CN115911075 A CN 115911075A CN 202310224238 A CN202310224238 A CN 202310224238A CN 115911075 A CN115911075 A CN 115911075A
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation
- metal
- image sensor
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 205
- 239000002184 metal Substances 0.000 claims abstract description 138
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 54
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 237
- 239000011229 interlayer Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种CMOS图像传感器及其制备方法,CMOS图像传感器的制备方法包括:提供一半导体衬底,在半导体衬底上形成金属膜层;刻蚀金属膜层形成金属层,金属层包括多个间隔设置的金属线,金属线间具有隔离凹槽;在隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层;采用HDP工艺形成硅氧化合物层,硅氧化合物层填充隔离凹槽,形成CMOS图像传感器,以通过形成第一隔离层、第二隔离层和第三隔离层,HDP工艺没有轰击到所述金属线的侧壁,在隔离凹槽的槽底没有出现金属残留,防止了金属层漏电风险的发生,避免CMOS图像传感器出现FPN现象,避免对CMOS图像传感器的性能的影响。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种CMOS图像传感器及其制备方法。
背景技术
如图1所示,目前的CMOS图像传感器在金属层的相邻金属线1之间的隔离凹槽中,会通过HDP(High Density Plasma,高密度等离子体)工艺形成二氧化硅隔离2。由于HDP工艺的特性是沉积和溅射刻蚀的循环过程,使得即使在形成二氧化硅隔离2前,所述隔离凹槽的内壁上还形成有一缓冲二氧化硅层(图中未示出),其厚度为80 Å ~100 Å,HDP工艺的溅射刻蚀依然会将所述隔离凹槽的内侧壁(特别是隔离凹槽开口处的内侧壁)上的所述缓冲二氧化硅层刻蚀掉,并暴露出所述金属线1的侧壁,并使得金属线1侧壁上的金属被溅射至所述隔离凹槽的底部,从而在隔离凹槽中产生金属残留3,该金属残留3可能将两个相邻的金属线1连接,存在漏电风险。而对于CMOS图像传感器,金属线1之间的轻微漏电都会导致严重的FPN(Fixed Pattern Noise,固定图形噪声),从而影响CMOS图像传感器的性能。
而为了解决上述问题,若将所述缓冲二氧化硅层的厚度增加,虽然可能不会在HDP工艺时在隔离凹槽中产生金属残留3,但是,由于缓冲二氧化硅层沉积时会在隔离凹槽开口处的沉积厚度大于所述隔离凹槽的槽底处的沉积厚度,使得后续HDP时很容易在隔离凹槽中出现填充不充分的问题,从而影响CMOS图像传感器的性能。
发明内容
本发明的目的在于,提供一种CMOS图像传感器及其制备方法,可以避免HDP工艺时在金属线之间的隔离凹槽中产生金属残留,从而避免了漏电风险。
为了解决上述问题,本发明提供一种CMOS图像传感器的制备方法,包括以下步骤:
提供一半导体衬底,在所述半导体衬底上形成金属膜层;
刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;
在所述隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层,所述第一隔离层、第二隔离层和第三隔离层还覆盖所述金属层的表面;以及
采用HDP工艺形成硅氧化合物层,所述硅氧化合物层填充所述隔离凹槽,还覆盖所述金属层表面的第三隔离层,从而形成CMOS图像传感器。
可选的,形成金属层的方法包括:
在所述金属膜层表面形成图形化的光刻胶层,图形化的所述光刻胶层定义所述金属线的图形;以及
以图形化的所述光刻胶层为掩模,通过干法刻蚀工艺刻蚀所述金属膜层,以形成所述金属层。
可选的,形成第一隔离层、第二隔离层和第三隔离层的方法包括:
通入SiH4及O2的混合气体,并通过PECVD工艺在所述隔离凹槽的内壁上沉积第一隔离层,所述第一隔离层覆盖所述隔离凹槽槽底的所述半导体衬底,还覆盖所述金属线的侧壁;
通入SiH4和NH3的混合气体,并通过PECVD工艺在所述隔离凹槽内的第一隔离层表面沉积第二隔离层,所述第二隔离层还覆盖所述金属层表面的第一隔离层;以及
通入SiH4和O2的混合气体,并通过PECVD工艺在所述隔离凹槽内的第二隔离层表面沉积第三隔离层,所述第三隔离层还覆盖所述金属层表面的第二隔离层。
可选的,所述第一隔离层为二氧化硅层,所述第一隔离层的厚度为50 Å ~150 Å。
可选的,所述第二隔离层为氮化硅层或氮氧化硅层,所述第二隔离层的厚度为100Å ~200 Å。
可选的,所述第三隔离层为二氧化硅层,所述第三隔离层的厚度为100 Å ~200 Å。
另一方面,本发明还提供一种CMOS图像传感器,包括半导体衬底和金属层,所述金属层位于所述半导体衬底上,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;所述隔离凹槽的内壁和所述金属层表面均依次设置有第一隔离层、第二隔离层和第三隔离层,所述隔离凹槽中填充有硅氧化合物层,所述硅氧化合物还覆盖所述金属层表面的第三隔离层。
可选的,所述第一隔离层为二氧化硅层,所述第一隔离层的厚度为50 Å ~150 Å。
可选的,所述第二隔离层为氮化硅层或氮氧化硅层,所述第二隔离层的厚度为100Å ~200 Å。
可选的,所述第三隔离层为二氧化硅层,所述第三隔离层的厚度为100 Å ~200 Å。
与现有技术相比,本发明具有以下有益效果:
本发明提供一种CMOS图像传感器及其制备方法, CMOS图像传感器的制备方法包括以下步骤:提供一半导体衬底,在所述半导体衬底上形成金属膜层;刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;在所述隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层,所述第一隔离层、第二隔离层和第三隔离层还覆盖所述金属层的表面;以及采用HDP工艺形成硅氧化合物层,所述硅氧化合物层填充所述隔离凹槽,还覆盖所述金属层表面的第三隔离层,从而形成CMOS图像传感器。本发明通过形成第一隔离层、第二隔离层和第三隔离层,HDP工艺没有轰击到所述金属线的侧壁,在所述隔离凹槽的槽底没有出现金属残留,防止了金属层漏电风险的发生,避免了CMOS图像传感器出现FPN现象,从而避免了对CMOS图像传感器的性能的影响。
附图说明
图1为一种CMOS图像传感器的结构示意图;
图2为本发明一实施例提供的一种CMOS图像传感器的制备方法的流程示意图;
图3为本发明一实施例提供CMOS图像传感器在形成隔离凹槽后的结构示意图;
图4为本发明一实施例提供CMOS图像传感器在形成第三隔离层后的结构示意图;
图5为本发明一实施例提供的一种CMOS图像传感器的结构示意图。
附图标记说明:
图1中,
1-金属线;2-二氧化硅隔离;3-金属残留;
图3-图5中,
100-半导体衬底;110-外延层;111-浅沟槽隔离结构;120-栅极结构;130-层间介质层;140-金属插塞;210-金属线;220-隔离凹槽;310-第一隔离层;320-第二隔离层;330-第三隔离层;340-硅氧化合物层。
具体实施方式
以下将对本发明的一种CMOS图像传感器及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
图2为本实施例提供的一种CMOS图像传感器的制备方法的流程示意图。如图2所示,本实施例提供的一种CMOS图像传感器的制备方法,包括以下步骤:
提供一半导体衬底,在所述半导体衬底上形成金属膜层;
刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;
在所述隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层,所述第一隔离层、第二隔离层和第三隔离层还覆盖所述金属层的表面;以及
采用HDP工艺形成硅氧化合物层,所述硅氧化合物层填充所述隔离凹槽,还覆盖了所述金属层表面的第三隔离层,从而形成CMOS图像传感器。
下面结合图3-图5对本实施例所提供的一种CMOS图像传感器的制备方法进行详细介绍。
如图3所示,首先执行如下步骤,提供半导体衬底100,在所述半导体衬底100上形成金属膜层。
首先,提供一半导体衬底100,所述半导体衬底100包括外延层110,所述外延层110中形成有像素区域和逻辑区域,在逻辑区域,所述半导体衬底100中形成间隔设置的源极和漏极,在所述源极和漏极的外侧设置有浅沟槽隔离结构(STI)111,在所述源极和漏极之间的所述外延层110表面形成有栅极结构120,并在所述外延层110表面以及所述栅极结构120上形成有层间介质层(ILD,inter layer dielectric)130,所述层间介质层130的高度大于所述栅极结构120的高度,使得所述栅极结构120埋设在所述层间介质层130中。在所述层间介质层130中形成有多个金属插塞140,每个所述金属插塞140的底部分别连接源极、漏极和栅极结构120。
接着,在所述层间介质层130上形成金属膜层,所述金属膜层覆盖了所述层间介质层130的表面。
请继续参阅图3,接着执行步骤,刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线210,相邻所述金属线210之间具有隔离凹槽220。
本步骤具体包括以下步骤:
首先,在所述金属膜层表面形成图形化的光刻胶层,图形化的所述光刻胶层定义所述金属线的图形。
接着,以图形化的所述光刻胶层为掩模,通过干法刻蚀工艺刻蚀所述金属膜层,并刻蚀停止在所述层间介质层中,并形成所述金属层,所述金属层包括多个金属线210,所述金属线210之间具有隔离凹槽220。
如图4所示,接着执行步骤,在所述隔离凹槽220的内壁上依次形成第一隔离层310、第二隔离层320和第三隔离层330,所述第一隔离层310、第二隔离层320和第三隔离层330还覆盖所述金属层的表面。
本步骤具体包括以下步骤:
首先,通入SiH4及O2的混合气体,并通过PECVD(等离子体加强化学气相沉积)工艺在所述隔离凹槽220的内壁(侧壁和底壁)上沉积一均匀厚度的第一隔离层310,其中,所述第一隔离层310还覆盖了所述隔离凹槽220外侧的金属层表面,其作为第二隔离层320的垫层,并用于缓解所述第二隔离层320产生的应力。所述第一隔离层310为二氧化硅层,且所述第一隔离层310的厚度为50 Å ~150 Å。
接着,通入SiH4和NH3的混合气体,并通过PECVD工艺在所述隔离凹槽220的内壁上的第一隔离层310表面沉积一均匀厚度的第二隔离层320,所述第二隔离层320还覆盖所述金属层表面的第一隔离层310。所述第二隔离层320作为相邻金属线210之间的金属隔离层,且所述第二隔离层320为氮化硅层或氮氧化硅层,由于氮化硅层和氮氧化硅层的硬度高和致密性好,可以更好的保护所述隔离凹槽220侧壁上的金属线(即金属线侧壁),防止金属离子析出,同时所述第二隔离层320也可以作为后续HDP工艺的刻蚀停止层。所述第二隔离层320的厚度为100 Å ~200 Å。
由于在形成所述第一隔离层310和第二隔离层320的实际生产中,在隔离凹槽220的开口处迅速沉积第一隔离层310材料和第二隔离层320材料,使得在形成第二隔离层320之后,明显可以看出隔离凹槽220的开口尺寸小于槽底尺寸,影响了所述隔离凹槽220的形貌。
为了调整所述隔离凹槽220的形貌,接着,通入SiH4和O2的混合气体,并通过PECVD工艺在所述隔离凹槽220的内壁上的第二隔离层320表面沉积一均匀厚度的第三隔离层330,所述第三隔离层330覆盖所述金属层表面的第二隔离层320。所述第三隔离层330作为调节隔离凹槽220形貌的关键所在,用于在HDP工艺时调节隔离凹槽220的形貌,以防止出现HDP工艺时的填充孔洞,还用于保护第二隔离层320,以防止后续HDP工艺将隔离凹槽220内壁的部分区域的第二隔离层320全部刻蚀,并暴露出第一隔离层310。所述第三隔离层330为二氧化硅层,所述第三隔离层330的厚度为100 Å ~200 Å。此时,所述隔离凹槽220的开口尺寸依然小于槽底的尺寸。
如图5所示,接着执行步骤,采用HDP工艺形成硅氧化合物层340,所述硅氧化合物层340填充所述隔离凹槽220,还覆盖了所述金属层表面的第三隔离层330。
在本步骤中,由于HDP工艺的特性是沉积和溅射刻蚀的循环过程,使得所述硅氧化合物层340通过多次沉积工艺形成,且每次沉积工艺之间还穿插有溅射刻蚀工艺,以在所述隔离凹槽220中填充形成氧化合物层。其中,所述硅氧化合物层340在所述隔离凹槽220的上方形成有凹槽,该凹槽的槽底位于所述金属层表面的上方,使得所述硅氧化合物层340完全填充所述隔离凹槽220。
由于HDP工艺的溅射刻蚀工艺使得隔离凹槽220在开口处的刻蚀速度较其槽底处的刻蚀速度快,从而在溅射刻蚀工艺过程中将隔离凹槽220的形貌进行了调整,并且整个过程中由于第一隔离层310、第二隔离层320和第三隔离层330的存在,HDP工艺没有轰击到所述金属线210的侧壁,在所述隔离凹槽220的槽底没有出现金属残留,防止了金属层漏电风险的发生,避免了CMOS图像传感器出现FPN现象,从而避免了对CMOS图像传感器的性能的影响。
请继续参阅图5,本发明还提供一种CMOS图像传感器,包括半导体衬底100、位于所述半导体衬底100上的金属层,所述金属层包括多个间隔设置的金属线210,相邻所述金属线210之间具有隔离凹槽220。
所述隔离凹槽的内壁和所述金属层表面均依次设置有第一隔离层310、第二隔离层320和第三隔离层330,所述隔离凹槽220中填充有硅氧化合物层340,所述硅氧化合物340还覆盖所述金属层表面的第三隔离层330。
所述半导体衬底100包括外延层110,所述外延层110中形成有像素区域和逻辑区域,在逻辑区域的所述半导体衬底100中形成间隔设置的源极和漏极,在所述源极和漏极的外侧设置有浅沟槽隔离结构(STI)111,在所述源极和漏极之间的所述外延层110表面形成有栅极结构120,并在所述外延层110表面以及所述栅极结构120上形成有层间介质层130,所述层间介质层130的高度大于所述栅极结构120的高度,使得所述栅极结构120埋设在所述层间介质层130中。在所述层间介质层130中形成有多个金属插塞140,每个所述金属插塞140的底部分别连接源极、漏极和栅极结构120,顶部连接所述金属层。
综上所述,本发明提供一种CMOS图像传感器及其制备方法, CMOS图像传感器的制备方法包括以下步骤:提供一半导体衬底,在所述半导体衬底上形成金属膜层;刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;在所述隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层,所述第一隔离层、第二隔离层和第三隔离层还覆盖所述金属层的表面;以及采用HDP工艺形成硅氧化合物层,所述硅氧化合物层填充所述隔离凹槽,还覆盖所述金属层表面的第三隔离层,从而形成CMOS图像传感器。本发明通过形成第一隔离层、第二隔离层和第三隔离层,HDP工艺没有轰击到所述金属线的侧壁,在所述隔离凹槽的槽底没有出现金属残留,防止了金属层漏电风险的发生,避免了CMOS图像传感器出现FPN现象,从而避免了对CMOS图像传感器的性能的影响。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种CMOS图像传感器的制备方法,其特征在于,包括以下步骤:
提供一半导体衬底,在所述半导体衬底上形成金属膜层;
刻蚀所述金属膜层以形成金属层,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;
在所述隔离凹槽的内壁上依次形成第一隔离层、第二隔离层和第三隔离层,所述第一隔离层、第二隔离层和第三隔离层还覆盖所述金属层的表面;以及
采用HDP工艺形成硅氧化合物层,所述硅氧化合物层填充所述隔离凹槽,还覆盖所述金属层表面的第三隔离层,从而形成CMOS图像传感器。
2.如权利要求1所述的CMOS图像传感器的制备方法,其特征在于,形成金属层的方法包括:
在所述金属膜层表面形成图形化的光刻胶层,图形化的所述光刻胶层定义所述金属线的图形;以及
以图形化的所述光刻胶层为掩模,通过干法刻蚀工艺刻蚀所述金属膜层,以形成所述金属层。
3.如权利要求1所述的CMOS图像传感器的制备方法,其特征在于,形成第一隔离层、第二隔离层和第三隔离层的方法包括:
通入SiH4及O2的混合气体,并通过PECVD工艺在所述隔离凹槽的内壁上沉积第一隔离层,所述第一隔离层覆盖所述隔离凹槽槽底的所述半导体衬底,还覆盖所述金属线的侧壁;
通入SiH4和NH3的混合气体,并通过PECVD工艺在所述隔离凹槽内的第一隔离层表面沉积第二隔离层,所述第二隔离层还覆盖所述金属层表面的第一隔离层;以及
通入SiH4和O2的混合气体,并通过PECVD工艺在所述隔离凹槽内的第二隔离层表面沉积第三隔离层,所述第三隔离层还覆盖所述金属层表面的第二隔离层。
4.如权利要求1~3中任一项所述的CMOS图像传感器的制备方法,其特征在于,所述第一隔离层为二氧化硅层,所述第一隔离层的厚度为50 Å ~150 Å。
5.如权利要求1~3中任一项所述的CMOS图像传感器的制备方法,其特征在于,所述第二隔离层为氮化硅层或氮氧化硅层,所述第二隔离层的厚度为100 Å ~200 Å。
6.如权利要求1~3中任一项所述的CMOS图像传感器的制备方法,其特征在于,所述第三隔离层为二氧化硅层,所述第三隔离层的厚度为100 Å ~200 Å。
7.一种CMOS图像传感器,其特征在于,包括半导体衬底和金属层,所述金属层位于所述半导体衬底上,所述金属层包括多个间隔设置的金属线,相邻所述金属线之间具有隔离凹槽;所述隔离凹槽的内壁和所述金属层表面均依次设置有第一隔离层、第二隔离层和第三隔离层,所述隔离凹槽中填充有硅氧化合物层,所述硅氧化合物还覆盖所述金属层表面的第三隔离层。
8.如权利要求7所述的CMOS图像传感器,其特征在于,所述第一隔离层为二氧化硅层,所述第一隔离层的厚度为50 Å ~150 Å。
9.如权利要求7所述的CMOS图像传感器,其特征在于,所述第二隔离层为氮化硅层或氮氧化硅层,所述第二隔离层的厚度为100 Å ~200 Å。
10.如权利要求7所述的CMOS图像传感器,其特征在于,所述第三隔离层为二氧化硅层,所述第三隔离层的厚度为100 Å ~200 Å。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310224238.1A CN115911075B (zh) | 2023-03-10 | 2023-03-10 | 一种cmos图像传感器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310224238.1A CN115911075B (zh) | 2023-03-10 | 2023-03-10 | 一种cmos图像传感器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115911075A true CN115911075A (zh) | 2023-04-04 |
CN115911075B CN115911075B (zh) | 2023-06-02 |
Family
ID=86482158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310224238.1A Active CN115911075B (zh) | 2023-03-10 | 2023-03-10 | 一种cmos图像传感器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115911075B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040059466A (ko) * | 2002-12-30 | 2004-07-05 | 동부전자 주식회사 | 반도체 소자의 금속 배선용 갭필 형성 방법 |
CN101459117A (zh) * | 2008-12-31 | 2009-06-17 | 昆山锐芯微电子有限公司 | 半导体器件、浅沟槽隔离结构形成方法 |
JP2009141199A (ja) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
US8736006B1 (en) * | 2013-03-14 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside structure for a BSI image sensor device |
CN104681489A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
US20160307777A1 (en) * | 2015-04-15 | 2016-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating electrode and semiconductor device |
US20170358620A1 (en) * | 2016-06-13 | 2017-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary metal-oxide-semiconductor (cmos) image sensor |
CN108470740A (zh) * | 2018-03-06 | 2018-08-31 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
CN109755172A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、半导体器件及其制造方法 |
CN110010634A (zh) * | 2019-02-27 | 2019-07-12 | 德淮半导体有限公司 | 隔离结构及其形成方法,图像传感器及其制造方法 |
CN110473889A (zh) * | 2019-09-03 | 2019-11-19 | 豪威科技(上海)有限公司 | 一种图像传感器及其制备方法 |
CN112289675A (zh) * | 2019-07-22 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及半导体结构 |
-
2023
- 2023-03-10 CN CN202310224238.1A patent/CN115911075B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040059466A (ko) * | 2002-12-30 | 2004-07-05 | 동부전자 주식회사 | 반도체 소자의 금속 배선용 갭필 형성 방법 |
JP2009141199A (ja) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
CN101459117A (zh) * | 2008-12-31 | 2009-06-17 | 昆山锐芯微电子有限公司 | 半导体器件、浅沟槽隔离结构形成方法 |
US8736006B1 (en) * | 2013-03-14 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside structure for a BSI image sensor device |
CN104681489A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
US20160307777A1 (en) * | 2015-04-15 | 2016-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating electrode and semiconductor device |
US20170358620A1 (en) * | 2016-06-13 | 2017-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary metal-oxide-semiconductor (cmos) image sensor |
CN109755172A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、半导体器件及其制造方法 |
CN108470740A (zh) * | 2018-03-06 | 2018-08-31 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
CN110010634A (zh) * | 2019-02-27 | 2019-07-12 | 德淮半导体有限公司 | 隔离结构及其形成方法,图像传感器及其制造方法 |
CN112289675A (zh) * | 2019-07-22 | 2021-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及半导体结构 |
CN110473889A (zh) * | 2019-09-03 | 2019-11-19 | 豪威科技(上海)有限公司 | 一种图像传感器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115911075B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687371B2 (en) | Method of forming isolation structure of semiconductor device for preventing excessive loss during recess gate formation | |
US8309448B2 (en) | Method for forming buried word line in semiconductor device | |
KR100825014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
US6448149B1 (en) | Method for making shallow trench isolation in semiconductor fabrication | |
US7033907B2 (en) | Method for forming isolation layer of semiconductor device | |
US8153502B2 (en) | Methods for filling trenches in a semiconductor material | |
KR20150064330A (ko) | 반도체 장치 및 이의 제조 방법 | |
US7592268B2 (en) | Method for fabricating semiconductor device | |
CN115911075A (zh) | 一种cmos图像传感器及其制备方法 | |
CN113206046B (zh) | 半导体元件的制备方法 | |
KR20110016214A (ko) | 매립게이트를 구비한 반도체장치 제조 방법 | |
US20060141740A1 (en) | Semiconductor device with shallow trench isolation and a manufacturing method thereof | |
US20020142550A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100949867B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20070003062A (ko) | 리세스 채널을 갖는 반도체 소자의 제조 방법 | |
US20100029072A1 (en) | Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes | |
KR100223751B1 (ko) | 반도체 장치의 소자분리 방법 | |
KR100564120B1 (ko) | 반도체 소자의 버팅 콘택 형성방법 | |
KR100924005B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
KR100716664B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100734086B1 (ko) | 반도체 소자의 제조방법 | |
KR100808590B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
JP4165126B2 (ja) | 半導体装置の製造方法 | |
KR20060004463A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |