CN103681311A - 浅沟槽隔离结构的形成方法 - Google Patents

浅沟槽隔离结构的形成方法 Download PDF

Info

Publication number
CN103681311A
CN103681311A CN201210349800.5A CN201210349800A CN103681311A CN 103681311 A CN103681311 A CN 103681311A CN 201210349800 A CN201210349800 A CN 201210349800A CN 103681311 A CN103681311 A CN 103681311A
Authority
CN
China
Prior art keywords
annealing
oxide
isolation structure
semiconductor substrate
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210349800.5A
Other languages
English (en)
Inventor
何有丰
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210349800.5A priority Critical patent/CN103681311A/zh
Publication of CN103681311A publication Critical patent/CN103681311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内形成衬垫层，所述衬垫层覆盖所述沟槽的侧壁和底部；在形成有衬垫层的沟槽内填充满氧化物；对所述氧化物先进行水汽退火，再进行低压退火，再进行干法退火；对所述氧化物进行平坦化处理。本发明的浅沟槽隔离结构的形成方法有源区线宽损失小。

Description

浅沟槽隔离结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及浅沟槽隔离结构的形成方法。
背景技术
在浅沟槽隔离（STI:Shallow Trench Isolation）制造工艺中，由于高密度等离子体（HDP:High-density Plasma）具有良好的填充能力，更好的淀积薄膜特性和更高的产量，一直被认为是浅沟槽隔离填充的首选工艺。但随着集成电路技术的不断发展，浅沟槽隔离的深宽比（AR:Aspect Ratio）越来越大，在亚65nm节点下，传统的高密度等离子体填充技术已经逐渐无法满足工艺和器件的要求。
高深宽比工艺（HARP：High Aspect Ratio Process）就是针对45nm及其以下节点提出的浅沟槽隔离结构填充工艺。其通过采用基于O3和TEOS（TEOS：Tetraethyl Orthosilicate）的亚常压化学汽相淀积（SACVD：Sub-atmosphericChemical Vapor Deposition）工艺生长氧化物，以提供无缝填充能力和在器件上调整应力的能力。但在高深宽比工艺中为了提供无缝填充，需要一步退火工艺来消除氧化物填充过程中形成的细缝。所述的退火工艺通常为水汽退火，由于水汽可以扩散到达Si/SiO2界面，在高温作用下，水汽在Si/SiO2表面会与Si发生氧化反应，造成有源区线宽的损失。请参考图1，图1为现有技术形成的浅沟槽隔离结构剖面示意图，包括：半导体衬底100；位于半导体衬底100内的浅沟槽隔离结构101；位于浅沟槽隔离结构101之间的有源区102。现有技术中，通过水汽退火对浅沟槽隔离结构101进行处理后，由于氧化反应的存在，有源区102的线宽由退火前的D1减小为退火后的D2。
现有技术的浅沟槽隔离结构的形成方法会造成有源区线宽的损失。
发明内容
本发明解决的问题是现有技术的浅沟槽隔离结构的形成方法会造成有源区线宽的损失。
为解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内形成衬垫层，所述衬垫层覆盖所述沟槽的侧壁和底部；在形成有衬垫层的沟槽内填充满氧化物；对所述氧化物先进行水汽退火，再进行低压退火，再进行干法退火；对所述氧化物进行平坦化处理。
可选的，在所述半导体衬底内形成沟槽的工艺包括：在所述半导体衬底表面形成垫氧化物层；在所述垫氧化物层表面形成氮化物层；在所述氮化物层表面形成图形化光刻胶，以所述图形化光刻胶为掩膜，刻蚀所述氮化物层和垫氧化物层，形成暴露所述半导体衬底的开口；以所述氮化物层为硬掩膜，沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成沟槽。
可选的，刻蚀所述半导体衬底的工艺为各向异性干法刻蚀。
可选的，所述衬垫层通过氧化所述沟槽的侧壁和底部形成。
可选的，所述衬垫层的材料为SiO2。
可选的，所述氧化物的填充工艺为亚常压化学汽相淀积。
可选的，所述亚常压化学汽相淀积的前驱物为TEOS和O3。
可选的，所述氧化物的材料为SiO2。
可选的，所述水汽退火的温度为200~800摄氏度，氢气流量为1~9标准升每分钟，氧气流量为1~20标准升每分钟，退火时间为5~60分钟。
可选的，所述低压退火的温度为200~800摄氏度，气压为1~600托，退火时间为5~120分钟。
可选的，所述干法退火的温度为900~1100摄氏度，氮气流量为10~50标准升每分钟，退火时间为10~120分钟。
可选的，所述平坦化工艺为化学机械抛光。
与现有技术相比，本发明具有以下优点：
对所述沟槽内填充的氧化物先进行水汽退火，再进行低压退火，再进行干法退火。对所述氧化物先进行水汽退火，水汽退火过程中，水汽与氧化物发生反应，使氧化物分子之间进行重构，可以填补亚常压化学汽相淀积形成的氧化物中的间隙；与干法退火相比，水汽退火后，氧化物的收缩较小，不容易在氧化物内部或氧化物和沟槽侧壁之间形成间隙；另外，所述水汽退火的温度较低，为200~800摄氏度，水汽扩散速率降低，对有源区的氧化减少，有源区线宽的损失较小。
在水汽退火之后，再进行低压退火，所述低压退火过程中腔室的压力为1~600托，温度为200~800摄氏度，所述低压退火的目的是为了将水汽退火步骤残留在退火腔室中的水汽排出，以减少后续退火工艺中水汽对有源区的氧化作用。
在低压退火之后，再进行干法退火，所述干法退火的温度为900~1100摄氏度，高于水汽退火和低压退火的温度，所述干法退火的目的是使氧化物致密，提高氧化物质量。由于在干法退火之前已经进行了水汽退火，干法退火过程中氧化物的收缩减小，在氧化物内部或氧化物和沟槽侧壁之间不容易形成间隙，提高了浅沟槽隔离结构的质量。
附图说明
图1是现有技术形成的浅沟槽隔离结构剖面示意图；
图2是不同退火工艺对硅材料氧化厚度的对比表格；
图3至图9是本发明浅沟槽隔离结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，请继续参考图1，现有技术中，采用水汽退火对浅沟槽隔离结构101进行处理后，由于水汽可以扩散到达Si/SiO2界面，在高温作用下，水汽在Si/SiO2表面会与Si发生氧化反应，造成有源区102线宽的损失，有源区102的线宽由退火前的D1减小为退火后的D2，影响后续在有源区102内制备器件。
本发明的发明人设计了三组对比实验来研究在同一退火装置中，不同退火工艺条件下，退火工艺对硅材料的氧化厚度。请参考图2，实验Ⅰ为只采用干法退火；实验Ⅱ为先采用水汽退火再进行干法退火；实验Ⅲ为先进行水汽退火，再排出水汽，再进行干法退火。所述的水汽退火温度为700摄氏度，所述干法退火的温度为1050摄氏度，三组实验中水汽退火时间相同，干法退火时间相同。由图2可以看出，实验Ⅰ，即只采用干法退火时，硅材料的氧化厚度最小，为1.3nm，但对使用亚常压化学汽相淀积形成的氧化物只进行干法退火，容易在氧化物内部形成间隙；比较实验Ⅱ和实验Ⅲ，可以看出在水汽退火完成之后，排出水汽，再进行干法退火的工艺对硅材料的氧化厚度为4nm，明显低于未进行排出水汽就进行干法退火的氧化厚度6nm。
基于上述的研究，本发明的发明人提出了一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成沟槽；在所述沟槽内形成衬垫层，所述衬垫层覆盖所述沟槽的侧壁和底部；在形成有衬垫层的沟槽内填充满氧化物；对所述氧化物先进行水汽退火，再进行低压退火，再进行干法退火；对所述氧化物进行平坦化处理。
下面结合说明书附图描述本发明提供的具体实施例，上述的目的和本发明的优点将更加清楚。需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。下面的描述中阐述了很多具体细节以便充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
请参考图3，提供半导体衬底200，在所述半导体衬底200表面形成垫氧化物层201，在所述垫氧化物层201表面形成氮化物层202。
所述半导体衬底200用于作为后继工艺的工作平台。所述半导体衬底200可以是单晶硅或单晶锗；所述半导体衬底200也可以是硅锗、砷化镓或绝缘体上硅衬底（SOI衬底）。在本实施例中，所述半导体衬底200为单晶硅。
所述垫氧化物层201可以通过对所述半导体衬底200的氧化工艺获得，所述垫氧化物层201的材料为SiO2。在浅沟槽隔离结构的形成过程中，通常会使用等离子体刻蚀工艺，而等离子体刻蚀工艺容易对半导体衬底200中的有源区造成损伤，影响后续形成于有源区的器件性能。所述垫氧化物层201可以在浅沟槽隔离结构的形成过程中，保护半导体衬底200中的有源区免受等离子体刻蚀工艺的损伤。另外，所述垫氧化物层201还可以避免后续形成的氮化物层与半导体衬底200直接接触，在半导体衬底200内造成位错。
所述氮化物层202可以通过化学气相沉积方法形成，所述氮化物层202的材料可以为Si3N4，SiON或者SiCN。所述氮化物层202作为后续刻蚀所述半导体衬底200的硬掩膜。若使用光刻胶层作为后续刻蚀半导体衬底200的掩膜层，由于在纳米尺度的光学曝光过程中存在散射作用，容易产生光刻胶层图形的偏差，与原设计相比，造成曝光图形变化。采用氮化物层202作为硬掩膜刻蚀所述半导体衬底200可以获得与原设计更接近的图形。
请参考图4，在所述氮化物层202表面形成图形化光刻胶（未标示出），以所述图形化光刻胶为掩膜，刻蚀所述氮化物层202和垫氧化物层201，形成暴露所述半导体衬底200的开口203。
所述在氮化物层202表面形成图形化光刻胶的工艺包括光刻胶的涂覆、烘干、曝光、显影和检测等步骤，刻蚀所述氮化物层202和垫氧化物层201的工艺可以为干法刻蚀或者湿法刻蚀，相关工艺可使用传统的方法，在此不再赘述。刻蚀完成后形成暴露所述半导体衬底200的开口203。
请参考图5，以所述氮化物层202为硬掩膜沿所述开口203（参考图4）刻蚀所述半导体衬底200，在所述半导体衬底200内形成沟槽204。
以图形化的氮化物层作为刻蚀半导体衬底200的硬掩膜，可以减少以图形化光刻胶层作为掩膜刻蚀所述半导体衬底200的光学效应，优化刻蚀效果。刻蚀半导体衬底200的工艺为各向异性干法刻蚀，如反应离子刻蚀。在一实施例中，所述反应离子刻蚀的气体为HBr、O2、Cl2和CH2F2的混合气体，所述HBr的流量为130sccm，所述O2的流量为20sccm，所述Cl2的流量为80sccm，所述CH2F2的流量为15sccm，刻蚀气压为50mTorr，刻蚀功率为1200W。
请参考图6，在所述沟槽204内形成衬垫层205，所述衬垫层205覆盖所述沟槽204的侧壁和底部。
所述衬垫层205的作用是改善所述沟槽204和后续的填充氧化物之间的界面特性。所述衬垫层205可以通过氧化所述沟槽204的侧壁和底部形成。另外，所述氧化步骤还可以修复在刻蚀半导体衬底200形成沟槽204的过程中对沟槽204的侧壁和底部造成的刻蚀界面损伤。所述衬垫层205的材料为SiO2。
请参考图7，在形成有衬垫层205的沟槽204内填充满氧化物206。
所述氧化物206的填充工艺为亚常压化学汽相淀积，亚常压化学汽相淀积工艺可以提供无缝填充能力和在器件上调整应力的能力。所述亚常压化学汽相淀积的具体工艺包括：反应腔室压力为100~500托，反应温度为400~600摄氏度，前驱物为TEOS（TEOS：Tetraethyl Orthosilicate）和O3。亚常压化学汽相淀积工艺过程中，初始时TEOS/O3的比值较低，淀积速率较低，以保证获得较好的填充能力，后继提高TEOS/O3的比值和淀积速率以提高氧化物的填充速度。所述氧化物206的材料为SiO2。
需要说明的是，所述氧化物206对所述沟槽204的填充能力不仅受到填充工艺的影响，而且还受到沟槽204形貌的影响。尤其是在高深宽比（深宽比大于10）的浅沟槽结构填充中，即使采用亚常压化学汽相淀也有可能在氧化物204中形成间隙207，需要后续的退火工艺来修复。
请参考图8，对所述氧化物206先进行水汽退火，再进行低压退火，再进行干法退火。所述水汽退火、低压退火和干法退火在同一退火装置中进行。
所述水汽退火的温度为200~800摄氏度，氢气流量为1~9标准升每分钟，氧气流量为1~20标准升每分钟，退火时间为5~60分钟。在具体的退火装置中，所述氧气和氢气在进入退火腔室之前，通过电火花点燃反应生成水汽，然后将水汽通入退火腔室。对所述氧化物206先进行水汽退火，水汽退火过程中，水汽与氧化物发生反应，使氧化物分子之间进行重构，可以填补亚常压化学汽相淀积形成的氧化物中的间隙207；另外，所述水汽退火的温度较低，为200~800摄氏度，例如所述水汽退火的温度可以为300摄氏度、400摄氏度、500摄氏度、600摄氏度或者700摄氏度，水汽扩散速率降低，对有源区（未标示出）的氧化减少，有源区线宽的损失较小。
需要说明的是，所述水汽退火的温度为200~800摄氏度，虽然有利于减少退火过程中对有源区的氧化作用，但不足以使所述氧化物206致密化，所以后续需要更高温度的干法退火来使所述氧化物206致密化。
在所述水汽退后之后，再进行低压退火，所述低压退火的温度为200~800摄氏度，气压为1~600托，退火时间为5~120分钟。所述低压退火的工艺具体为：使用退火装置中的真空设备对退火腔室抽真空，直至退火腔室的气压降低为1~600托，在此过程中，退火腔室的温度为200~800摄氏度。通过对退火腔室的抽真空步骤，退火腔室中的水汽被排出，减少了低压退火和后续退火工艺中水汽对有源区（未标示出）的氧化作用。
在所述低压退火之后，再进行干法退火，所述干法退火的温度为900~1100摄氏度，氮气流量为10~50标准升每分钟，退火时间为10~120分钟。所述干法退火的温度高于水汽退火和低压退火的温度，所述干法退火的目的是使氧化物206致密化，提高氧化物质量。由于在干法退火之前已经进行了水汽退火，干法退火过程中氧化物的收缩减小，在氧化物内部或氧化物和沟槽侧壁之间不容易形成间隙，提高了浅沟槽隔离结构的质量。
在一具体实施例中，首先对所述氧化物206进行水汽退火，所述水汽退火的温度为700摄氏度，氢气流量为6标准升每分钟，氧气流量为10标准升每分钟，退火时间为20分钟；再对所述氧化物206进行低压退火，所述低压退火的温度为700摄氏度，气压为100托，退火时间为60分钟；再对所述氧化物206进行干法退火，所述干法退火的温度为1050摄氏度，氮气流量为30标准升每分钟，退火时间为60分钟。
请参考图9，对所述氧化物206进行平坦化处理。
具体的，使用化学机械抛光工艺对所述氧化物206进行平坦化处理。在化学机械抛光的过程中，以所述半导体衬底200的表面为终止层，去除所述有源区（未标示出）上的多余氧化物以及氮化物层202和垫氧化物层201，使所述沟槽204内的氧化物206的表面与半导体衬底200的表面齐平。
综上所述，与现有技术相比，本发明具有以下优点：对所述沟槽内填充的氧化物先进行水汽退火，再进行低压退火，再进行干法退火。对所述氧化物先进行水汽退火，水汽退火过程中，水汽与氧化物发生反应，使氧化物分子之间进行重构，可以填补亚常压化学汽相淀积形成的氧化物中的间隙；与干法退火相比，水汽退火后，氧化物的收缩较小，不容易在氧化物内部或氧化物和沟槽侧壁之间形成间隙；另外，所述水汽退火的温度较低，为200~800摄氏度，水汽扩散速率降低，对有源区的氧化减少，有源区线宽的损失较小。再进行低压退火，所述低压退火过程中腔室的压力为1~600托，温度为200~800摄氏度，所述低压退火的目的是为了将水汽退火步骤残留在退火腔室中的水汽排出，以减少后续退火工艺中水汽对有源区的氧化作用。进一步的，再进行干法退火，所述干法退火的温度为900~1100摄氏度，高于水汽退火和低压退火的温度，所述干法退火的目的是使氧化物致密化，提高氧化物质量。由于在干法退火之前已经进行了水汽退火，干法退火过程中氧化物的收缩减小，在氧化物内部或氧化物和沟槽侧壁之间不容易形成间隙，提高了浅沟槽隔离结构的质量。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底内形成沟槽；
在所述沟槽内形成衬垫层，所述衬垫层覆盖所述沟槽的侧壁和底部；
在形成有衬垫层的沟槽内填充满氧化物；
对所述氧化物先进行水汽退火，再进行低压退火，再进行干法退火；
对所述氧化物进行平坦化处理。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，在所述半导体衬底内形成沟槽的工艺包括：
在所述半导体衬底表面形成垫氧化物层；
在所述垫氧化物层表面形成氮化物层；
在所述氮化物层表面形成图形化光刻胶，以所述图形化光刻胶为掩膜，刻蚀所述氮化物层和垫氧化物层，形成暴露所述半导体衬底的开口；
以所述氮化物层为硬掩膜，沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成沟槽。
3.如权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，刻蚀所述半导体衬底的工艺为各向异性干法刻蚀。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述衬垫层通过氧化所述沟槽的侧壁和底部形成。
5.如权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，所述衬垫层的材料为SiO2。
6.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述氧化物的填充工艺为亚常压化学汽相淀积。
7.如权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，所述亚常压化学汽相淀积的前驱物为TEOS和O3。
8.如权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，所述氧化物的材料为SiO2。
9.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述水汽退火的温度为200~800摄氏度，氢气流量为1~9标准升每分钟，氧气流量为1~20标准升每分钟，退火时间为5~60分钟。
10.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述低压退火的温度为200~800摄氏度，气压为1~600托，退火时间为5~120分钟。
11.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述干法退火的温度为900~1100摄氏度，氮气流量为10~50标准升每分钟，退火时间为10~120分钟。
12.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述平坦化工艺为化学机械抛光。
CN201210349800.5A 2012-09-18 2012-09-18 浅沟槽隔离结构的形成方法 Pending CN103681311A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210349800.5A CN103681311A (zh) 2012-09-18 2012-09-18 浅沟槽隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210349800.5A CN103681311A (zh) 2012-09-18 2012-09-18 浅沟槽隔离结构的形成方法

Publications (1)

Publication Number Publication Date
CN103681311A true CN103681311A (zh) 2014-03-26

Family

ID=50318506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210349800.5A Pending CN103681311A (zh) 2012-09-18 2012-09-18 浅沟槽隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN103681311A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102074488A (zh) * 2009-11-19 2011-05-25 无锡华润上华半导体有限公司 开口填充材料的缺陷检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102074488A (zh) * 2009-11-19 2011-05-25 无锡华润上华半导体有限公司 开口填充材料的缺陷检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8975155B2 (en) Method of forming a shallow trench isolation structure
US9059243B2 (en) Shallow trench isolation structures
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US9472652B2 (en) Fin structure of semiconductor device
CN100483669C (zh) 浅沟槽隔离结构的制造方法
CN101950730B (zh) 浅沟槽隔离结构及于其内形成底部孔洞的方法
CN103578988B (zh) 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
CN104124195B (zh) 沟槽隔离结构的形成方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN103426749B (zh) 开口的形成方法和堆叠结构
CN103794543A (zh) 隔离结构及其形成方法
US20100015776A1 (en) Shallow Trench Isolation Corner Rounding
US8987070B2 (en) SOI device with embedded liner in box layer to limit STI recess
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN103632943A (zh) 半导体器件制造方法
CN105914178B (zh) 浅沟槽隔离结构的制作方法
US9349631B2 (en) Method for defining an isolation region(s) of a semiconductor structure
CN102956535A (zh) 半导体器件及其制造方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN103681311A (zh) 浅沟槽隔离结构的形成方法
CN101996921B (zh) Sti的形成方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN103531454A (zh) 半导体器件制造方法
CN102130161A (zh) 功率场效应管及其制造方法
CN110364476B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326