CN101950730B - 浅沟槽隔离结构及于其内形成底部孔洞的方法 - Google Patents

浅沟槽隔离结构及于其内形成底部孔洞的方法 Download PDF

Info

Publication number
CN101950730B
CN101950730B CN201010228334.6A CN201010228334A CN101950730B CN 101950730 B CN101950730 B CN 101950730B CN 201010228334 A CN201010228334 A CN 201010228334A CN 101950730 B CN101950730 B CN 101950730B
Authority
CN
China
Prior art keywords
groove
insulating material
sidewall
side wall
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010228334.6A
Other languages
English (en)
Other versions
CN101950730A (zh
Inventor
黄玉莲
钟汉邠
王祥保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201510187312.2A priority Critical patent/CN105047660B/zh
Publication of CN101950730A publication Critical patent/CN101950730A/zh
Application granted granted Critical
Publication of CN101950730B publication Critical patent/CN101950730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明提供一种用以形成浅沟槽隔离结构的方法及浅沟槽隔离结构。在本发明实施例中，沟槽形成于基板内，沟槽具有第一侧壁以及相对第一侧壁的第二侧壁，前述这些侧壁向下延伸至沟槽的底部。沉积绝缘材料以共同形成前述这些侧壁与沟槽的底部的衬垫层。回蚀刻绝缘材料中邻近沟槽的顶部与底部的部分。继续沉积绝缘材料以形成沟槽的内面的衬垫层，且利用足以使第一与第二突出绝缘材料逐渐接近的速度来沉积，其中第一突出绝缘材料配置于第一侧壁上，而第二突出绝缘材料配置于第二侧壁上。重复回蚀刻与沉积的步骤以使第一与第二突出绝缘材料邻接，从而形成邻近沟槽底部的孔洞。

Description

浅沟槽隔离结构及于其内形成底部孔洞的方法
技术领域
本发明是关于一种半导体装置的制造方法，且特别是关于一种于浅沟槽隔离结构中形成底部孔洞的方法。
背景技术
间隙与沟槽(例如在浅沟槽隔离结构中出现的间隙与沟槽)通常用于半导体装置上的电性隔离组件。浅沟槽隔离结构可包含形成于半导体基板的隔离区内的沟槽或间隙，半导体基板的隔离区是由介电材料填满以防止附近组件结构(例如：晶体管、二极管…等)的电性耦合。随着集成电路上组件密度的持续提升，组件结构间的距离与大小逐渐缩减。然而，浅沟槽隔离结构的垂直高度的缩减速度通常较其水平宽度为慢，导致间隙与沟槽具有较大的高度与宽度比(例如：较高的高宽比)。
虽然具有制造更高的高宽比组件结构的能力，而能于半导体芯片基板的同一表面上容纳更多用以封装的结构(晶体管、电容、二极管…等)，但亦会产生若干制造上的问题。举例而言，难以在不产生随机空洞或缝隙的状况下，完成充填间隙与沟槽结构的充填制程。为了尽量减低电噪声与漏电流，有必要使用介电材料(例如：氧化硅)来充填间隙与沟槽，以使邻近的组件结构间得以彼此电性隔离。随着高宽比的提升，越加难以在充填深而窄的沟槽时，不在用以充填沟槽的介电材料内产生空洞或缝隙。
然而，由浅沟槽隔离沉积制程与绝缘效果的观点来看，形成在邻近沟槽底部的多个孔洞是可被接受且具有良好绝缘效果，因为孔洞所包含的空气的介电常数仅为1。然而，最近用以形成邻近沟槽底部的孔洞的制程可能具有问题。举例而言，前述这些孔洞的大小、形状、位置以及密度并非完全一致，这会导致无法预测且不一致的介电层后沉积制程，例如非均匀蚀刻、研磨、退火…等。形成于成品组件内的孔洞，亦会造成组件结构中间隙与沟槽的介电质量的差异。由于电串扰、电荷泄漏，甚至是装置中的短路，会导致不稳定且劣质的组件效能。
基于前述与后续实施方式中所显现的原因，亟待业界改进于沟槽和间隙中形成底部孔洞的制程，以避免已知技术中所出现的问题。
发明内容
本发明的目的在于提供一种用以形成浅沟槽隔离结构的方法及浅沟槽隔离结构，可以避免已知技术中所出现的问题。
根据本发明的一实施方式，本发明关于一种用以形成浅沟槽隔离结构的方法。前述方法包含以下步骤：(a)提供基板；(b)形成沟槽于基板内，沟槽具有第一侧壁以及相对于第一侧壁的第二侧壁，第一侧壁与第二侧壁向下延伸至沟槽的底部；(c)沉积绝缘材料以共同形成第一侧壁、第二侧壁以及沟槽的底部的衬垫层；(d)回蚀刻绝缘材料中邻近沟槽的顶部以及沟槽的底部的部分；(e)继续沉积绝缘材料以形成第一侧壁、第二侧壁以及沟槽的底部的衬垫层，且利用足以使第一突出绝缘材料与第二突出绝缘材料逐渐接近的速度来沉积，其中第一突出绝缘材料沉积于第一侧壁上，而第二突出绝缘材料沉积于第二侧壁上；(f)重复步骤(d)与(e)以使第一突出绝缘材料与第二突出绝缘材料邻接，从而形成邻近沟槽底部的孔洞。
根据本发明的另一实施方式，本发明关于一种浅沟槽隔离结构，其包含半导体基板、沟槽、第一突出绝缘材料以及第二突出绝缘材料。沟槽具有第一侧壁以及相对于第一侧壁的第二侧壁，第一侧壁与第二侧壁向下延伸至沟槽的底部。第一突出绝缘材料沉积于第一侧壁上。第二突出绝缘材料沉积于第二侧壁上。其中第一突出绝缘材料与第二突出绝缘材料邻接，并形成邻近沟槽底部的孔洞。
根据本发明一实施例，在浅沟槽隔离结构中形成底部孔洞的方法可被广泛地应用，诸如应用于需要隔离区来使某一组件区以及与其相邻的组件区彼此隔离的状况。本发明实施例的方法特别益于形成具有大高宽比的沟槽、间隙等的基板。形成在邻近沟槽底部的多个孔洞具有良好绝缘效果，这是基于孔洞所包含的空气的介电常数仅为1。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1至图6是绘示依照本发明一实施方式的一种用以形成浅沟槽隔离结构的不同制程步骤中的结构剖面图。
【主要组件符号说明】
2：半导体基板        18A：第一倾斜侧壁
4：垫氧化层          18B：第二倾斜侧壁
6：氮化硅层          20：沟槽顶端角
8：第二硬罩幕层      22：沟槽底端角
10：光阻层           24：氧化层
12：开口             24A：第一突出部分
14：硬罩幕开口       24B：第二突出部分
16：沟槽             26：孔洞
具体实施方式
虽然本发明实施例特别针对浅沟槽隔离(shallow trench isolation，STI)结构，但是本发明实施例所使用的技术可应用于其它集成电路制程中的其它形式的间隙或孔洞的充填制程。此外，本发明实施例是针对具有大高宽比的沟槽、间隙…等(例如：高宽比为5比1、6比1、7比1、8比1、9比1、10比1、11比1、12比1或更大的高宽比)。
图1至图6是绘示依照本发明一实施方式的一种用以形成浅沟槽隔离结构的不同制程步骤中的结构剖面图。然本发明的附图仅用于例示性地绘示本发明实施例，而非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
图1是依照本发明一实施方式绘示一种半导体基板2的示意图。基板2可为半导体制程晶圆(例如：具有直径为200厘米、300厘米、400厘米…等的硅晶圆)且可包含于先前制程中所形成的结构、装置组件…等。基板2可为单晶或多晶硅基板。基板2可包含磊晶硅层(epi silicon layer)、埋藏层、绝缘层上覆硅(silicon on insulator，SOI)、硅化锗或砷化镓。由二氧化硅组成的垫氧化层4具有介于约50埃和约150埃之间的厚度，举例而言可由已知的热生长制程来形成或由四乙氧基硅烷低压化学气相沉积法(low pressure chemical vapordeposition，LPCVD)形成于基板2之上，以助于减少由随后的制程步骤所致的表面应力。氮化硅(例如：Si3N4)层6接着由已知的化学气相沉积法来沉积(例如：低压化学气相沉积法)，其厚度介于约500埃和约2000埃之间。氮化硅层6作为硬罩幕，以于随后的浅沟槽隔离氧化沉积制程中保护主动区，并于随后的化学机械平坦化(chemical mechanical planarization，CMP)中作为研磨终止材料。
第二硬罩幕层8可选择性地加入作为硬罩幕以抵抗随后的干式蚀刻，干式蚀刻例如氮氧化硅等离子增强型化学气相沉积法(plasma enhanced chemicalvapor deposition)、二氧化硅等离子增强型化学气相沉积法或四乙氧基硅烷低压化学气相沉积法。第二硬罩幕层8可形成于氮化硅层6之上，其厚度介于约150埃和约500埃之间。此外，有机或无机抗反射涂布(anti-reflective coating，ARC)层可形成于氮化硅层6或第二硬罩幕层8之上，若形成有机或无机抗反射涂布层，其厚度将变为介于约200埃和约1000埃之间，此厚度将视微影制程中所应用的光波长而定。
如图1所示，光阻层10具有约1000埃和6000埃之间的厚度。举例而言，光阻层10随后沉积于第二硬罩幕层8之上，并微影图案化以形成开口12，暴露出部分第二硬罩幕层8的开口12透过分别对第二与氮化硅硬罩幕层(例如：硬罩幕层8与氮化硅层6)的厚度部分进行干式蚀刻，以形成干式蚀刻硬罩幕层。
如图2所示，第二硬罩幕层8与氮化硅层6接着通过已知的制程根据图案化光阻层开口12来蚀刻，以暴露出部分基板2并根据已知的反应离子蚀刻(reactive ion etch，RIE)制程(例如：氟碳化合物化学蚀刻，氟碳化合物可为例如：四氟化碳)或感应耦合等离子(inductively coupled plasma，ICP)蚀刻制程来形成硬罩幕开口14。举例而言，氮化硅层6可根据终点侦测采用非等向性干式蚀刻，穿透其厚度与垫氧化层4以暴露出部分基板2的表面。
如图3所示，接着通过例如湿式剥除法或干式灰化制程来移除光阻层10，然后采用干式蚀刻法在硅基板形成深度介于约100埃和约5000埃之间的STI沟槽16，并形成第一倾斜侧壁18A与第二倾斜侧壁18B，第一倾斜侧壁18A与第二倾斜侧壁18B向下延伸至沟槽16的底部。第一倾斜侧壁18A例示性地具有角度α，此角度α是由基板的主要表面(制程表面)所在的平面算起，在一实施中此角度介于约80度和约89度之间，而使沟槽16的顶部较其底部为宽。
已知的化学蚀刻例示性地包含氯气、溴化氢以及氧气用以干式蚀刻出沟槽16直到基板2，以形成STI开口(沟槽开口)16。在本发明一实施例中，在沟槽蚀刻制程中所形成的沟槽顶端角(例如标号20的部分)与沟槽底端角(例如标号22的部分)，使得沟槽开口角在沟槽的顶端角及/或底端角部分为圆弧形，换言之，沟槽开口角具有曲率半径。前述STI圆角有益于避免非必要的电性行为，例如互补式金属氧化物半导体组件中的高电场致电压阀值(VT)。
接着，蚀刻基板2以形成沟槽16，采用SC-1与SC-2清洗溶液的清洗制程例示性地执行以清洗包含STI沟槽所暴露的部分在内的基板表面。在本发明另一实施例中，一个或多个沟槽衬垫层(图中未示)由沉积制程于沟槽开口形成。举例而言，在一实施例中，一个或多个衬垫层包含热氧化层(二氧化硅)、氮化硅(例如：SiN、Si3N4)以及氮氧化硅(例如：SiON)之中的至少一者，且包含二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅以及二氧化硅/氮氧化硅/氮化硅堆叠之中的一者，此堆叠的总厚度是介于约30埃和约200埃之间。举例而言，在本实施例中的硅基板，热氧化层的单层可通过已知的热制程以形成于沟槽暴露部分的硅之上，以形成具有介于约30埃和约200埃厚度的共形层。
在本发明另一实施例中，采用低压化学气相沉积、等离子增强型化学气相沉积或原子层化学气相沉积(atomic layer deposition chemical vapor deposition，ALDCVD)于热氧化层之上毯覆式沉积氮化硅或氮氧化硅层，以形成沟槽衬垫层。在本发明再一实施例中，沟槽衬垫层可由单层或多层氮化硅与氮氧化硅来形成，且在未形成热氧化层的状况下进行沉积制程。然而，在采用硅基板的实施例中，形成前述热氧化物层更佳，这是基于其有更佳的修复能力来修复任何由蚀刻所产生的损坏，且其易于缓和在沟槽表面的热应力。在一实施例中，基板非由硅来形成，举例而言，砷化镓、氧化层可由低压化学气相沉积法或原子层化学气相沉积法来形成于STI沟槽中基板暴露的部分之上，并形成于形成氮化硅及/或氮氧化硅披覆之前。
如图4所示，绝缘或氧化层24以毯覆式沉积的方式充填沟槽16，氧化层24各自于第一侧壁18A与第二侧壁18B上以及沟槽16底部形成衬垫层。氧化层24可由一种材料来形成，此材料包含氧化硅、二氧化硅、碳掺杂二氧化硅、氮掺杂二氧化硅、锗掺杂二氧化硅或磷掺杂二氧化硅，且氧化层24可通过常压化学气相沉积法(atmospheric pressure chemical vapor deposition)、低压化学气相沉积法、等离子增强型化学气相沉积法、原子层沉积法、次常压化学气相沉积法(sub-atmospheric chemical vapor deposition，SACVD)、高密度等离子化学气相沉积法(high density plasma chemical vapor deposition，HDPCVD)以及光激化学气相沉积法(photo-induced chemical vapor deposition)以共形沉积于沟槽16。熟知此技艺者能理解只要达到将组件区各自电性隔离的目的，亦可使用其它绝缘材料来沉积于沟槽16。此外，在熟知此技艺者能理解的领域中，亦可使用其它已知的方法来沉积氧化硅层。
在本发明一实施例中，氧化层24通过次常压化学气相沉积法并在一环境下沉积，此环境包含介于约100托尔(torr)和约700托尔之间的压力、介于约摄氏400度和约摄氏600之间的温度、具有介于约200MGM(每分钟毫克)和约5000MGM之间流速的四乙氧基硅烷(tetraethyl orthosilicate，TEOS)反应气体、介于约10000SCCM(标准立方公分每分钟)和约50000SCCM之间的供氧流速以及介于约10000SCCM和约50000SCCM之间的臭氧供应率。在本发明另一实施例中，氧化层24在包含氦气与氮气的气体中沉积。在本发明再一实施例中，氧化层通过高密度等离子化学气相沉积法并在一环境下沉积，此环境包含惰性气体、介于约摄氏350度和约摄氏950度之间的温度范围、提供介于约500瓦特和约10000瓦特之间的电源射频功率以及提供介于约500瓦特和约10000瓦特之间的偏压功率，其中惰性气体包含氩气、氖气或氦气。上述条件可根据不同的制程因素(例如：STI沟槽的高宽比、具有所需薄膜厚度与其它物理性质的特定装置应用…等)而有所不同，但以不过度限制本发明专利范围为限。
如图5所示，沉积于邻近沟槽16的顶部与底部的氧化层24经过蚀刻制程，经由对沟槽16的顶部与底部的绝缘材料进行回蚀刻，且随后在沟槽16中沉积绝缘材料，并持续重复前述回蚀刻与沉积步骤，将于沟槽侧壁的两侧形成突出绝缘材料，然后前述突出绝缘材料会持续成长至碰触到彼此。形成邻近沟槽的顶部以及沟槽的底部的氧化层24是由众所周知的制程来进行回蚀刻。在本发明又一实施例中，回蚀刻步骤是在使用蚀刻剂的热制程中进行，此热制程采用介于约摄氏零度和约摄氏950度之间的温度，此外，前述蚀刻剂包含三氟化氮、氟化氢或氨。在本发明再一实施例中，回蚀刻步骤是在使用蚀刻剂的等离子增强型制程中进行，此等离子增强型制程采用介于约摄氏零度和约摄氏950度之间的温度，且所采用的电源射频功率是介于约500瓦特和约10000瓦特之间，此外，前述蚀刻剂包含三氟化氮、氟化氢或氨。
继续沉积氧化层24以各自形成第一侧壁18A与第二侧壁18B，以及沟槽16的底部的衬垫层，且利用足以使第一突出部分24A与第二突出部分24B逐渐接近的速度来沉积，其中第一突出部分24A沉积于第一侧壁18A上，而第二突出部分24B沉积于第二侧壁上18B上。根据本发明一实施例，重复前述回蚀刻与沉积步骤，使第一突出部分24A与第二突出部分24B彼此邻接，从而形成如图6所示的邻近沟槽底部的孔洞26。第一突出部分与第二突出部分可通过提升多个惰性气体的密度及/或通过提高偏压功率，使其二者适当地生长并逐渐彼此靠近。已知技艺者了解其余参数(例如：温度、压力、电力、反应气体的种类…等)皆可调整，以使在沟槽底部的前述些突出部分生长，并让前述这些突出部分逐渐靠近且彼此邻接。当前述这些突出部分于沟槽底部形成时，孔洞26于焉形成。
在本发明一实施例中，孔洞26形成于低于沟槽16深度的三分之一的位置。在本发明另一实施例中，孔洞26形成于低于沟槽16深度的四分之一的位置。在本发明实施例中亦可考虑采用其它沉积与回蚀刻条件，只要前述沉积与回蚀刻条件得以让第一突出部分24A与第二突出部分24B逐渐接近且彼此邻接，致使孔洞于沟槽底部形成。
在形成孔洞26的步骤之后，依据干式蚀刻与化学机械研磨其中一者的平坦化制程可执行于超过沟槽高度的氧化物，包含任何位于氮化硅层6之上的硬罩幕层皆会被移除。接着，氮化硅层6可通过已知的湿式(磷酸)蚀刻制程或干式氮化硅回蚀刻制程来移除，随后进行垫氧化层4的移除。
根据本发明一实施例，在STI结构中形成底部孔洞的方法可被广泛地应用，诸如应用于需要隔离区来使某一组件区以及与其相邻之组件区彼此隔离的状况。本发明实施例的方法特别益于形成具有大高宽比的沟槽、间隙等的基板。形成在邻近沟槽底部的多个孔洞具有良好绝缘效果，这是基于孔洞所包含的空气的介电常数仅为1。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (6)

1.一种用以形成浅沟槽隔离结构的方法，其特征在于，包含：
(a)提供一半导体基板；
(b)形成一沟槽于该基板内，该沟槽具有一第一侧壁以及一相对于该第一侧壁的第二侧壁，该第一侧壁与该第二侧壁向下延伸至该沟槽的底部；
(c)沉积一绝缘材料以共同形成该第一侧壁、该第二侧壁以及该沟槽的底部的衬垫层；
(d)回蚀刻该绝缘材料中邻近该沟槽的顶部以及该沟槽的底部的部分；
(e)继续沉积该绝缘材料以形成该第一侧壁、该第二侧壁以及该沟槽的底部的衬垫层，且利用足以使一第一突出绝缘材料与一第二突出绝缘材料逐渐接近的速度来沉积，其中该第一突出绝缘材料沉积于该第一侧壁上，而该第二突出绝缘材料沉积于该第二侧壁上；以及
(f)重复步骤(d)与(e)以使该第一突出绝缘材料与该第二突出绝缘材料邻接，从而形成一邻近该沟槽底部的孔洞，该孔洞形成于一低于该沟槽深度的三分之一的位置，或该孔洞形成于一低于该沟槽深度的四分之一的位置，该沟槽的高宽比为5比1、6比1、7比1、8比1、9比1、10比1、11比1或12比1。
2.根据权利要求1所述的用以形成浅沟槽隔离结构的方法，其特征在于，该绝缘材料包含氧化硅、二氧化硅、碳掺杂二氧化硅、氮掺杂二氧化硅、锗掺杂二氧化硅以及磷掺杂二氧化硅之中的至少一者。
3.根据权利要求1所述的用以形成浅沟槽隔离结构的方法，其特征在于，该绝缘材料是由常压化学气相沉积法、低压化学气相沉积法、等离子增强型化学气相沉积法、原子层沉积法、次常压化学气相沉积法、高密度等离子化学气相沉积法以及光激化学气相沉积法之中的至少一者以沉积。
4.根据权利要求1所述的用以形成浅沟槽隔离结构的方法，其特征在于，该回蚀刻步骤是在一使用一蚀刻剂的热制程与一介于摄氏零度和摄氏950度之间的温度中执行，或者该回蚀刻步骤是在一使用该蚀刻剂的等离子增强型制程、一介于摄氏零度和摄氏950度之间的温度以及一介于500瓦特和10000瓦特之间的电源射频功率中执行，其中该蚀刻剂包含三氟化氮、氟化氢以及氨之中的至少一者。
5.根据权利要求1所述的用以形成浅沟槽隔离结构的方法，其特征在于，该形成该沟槽的步骤包含形成一具有多个圆弧形顶端角与多个圆弧形底端角之中的至少一者的沟槽。
6.根据权利要求1所述的用以形成浅沟槽隔离结构的方法，其特征在于，还包含：
形成一图案化垫氧化层于该基板上；
形成一图案化硬罩幕层于该氧化层上；
移除位于该图案化硬罩幕层以上的该绝缘材料；
移除该图案化硬罩幕层；以及
移除该图案化垫氧化层；
其中该图案化硬罩幕层包含一材料，该材料是选自于由氮化硅、碳氢化合物以及氮氧化硅所组成的群组。
CN201010228334.6A 2009-07-08 2010-07-08 浅沟槽隔离结构及于其内形成底部孔洞的方法 Active CN101950730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510187312.2A CN105047660B (zh) 2009-07-08 2010-07-08 浅沟槽隔离结构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22392809P 2009-07-08 2009-07-08
US61/223,928 2009-07-08
US12/757,203 2010-04-09
US12/757,203 US8461015B2 (en) 2009-07-08 2010-04-09 STI structure and method of forming bottom void in same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510187312.2A Division CN105047660B (zh) 2009-07-08 2010-07-08 浅沟槽隔离结构

Publications (2)

Publication Number Publication Date
CN101950730A CN101950730A (zh) 2011-01-19
CN101950730B true CN101950730B (zh) 2015-05-20

Family

ID=43426835

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510187312.2A Active CN105047660B (zh) 2009-07-08 2010-07-08 浅沟槽隔离结构
CN201010228334.6A Active CN101950730B (zh) 2009-07-08 2010-07-08 浅沟槽隔离结构及于其内形成底部孔洞的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510187312.2A Active CN105047660B (zh) 2009-07-08 2010-07-08 浅沟槽隔离结构

Country Status (2)

Country Link
US (1) US8461015B2 (zh)
CN (2) CN105047660B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580667B2 (en) 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8846470B2 (en) 2011-06-06 2014-09-30 International Business Machines Corporation Metal trench capacitor and improved isolation and methods of manufacture
CN102891100B (zh) * 2011-07-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 浅槽隔离结构及其形成方法
FR2981502A1 (fr) * 2011-10-18 2013-04-19 St Microelectronics Crolles 2 Procede de realisation d'au moins une tranchee d'isolation profonde
CN103474350A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6154582B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US8981466B2 (en) * 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
KR102021768B1 (ko) * 2013-03-15 2019-09-17 삼성전자 주식회사 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
CN105097491B (zh) * 2014-04-30 2018-09-21 无锡华润上华科技有限公司 一种基于氮氧化硅抗反射层的化学机械平坦化工艺
US9984918B2 (en) * 2015-12-31 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10510580B2 (en) 2017-09-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy fin structures and methods of forming same
CN109830438B (zh) * 2017-11-23 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113257735B (zh) * 2021-05-12 2023-02-24 杭州士兰集成电路有限公司 半导体器件的隔离结构及其制作方法
CN117238839B (zh) * 2023-11-10 2024-02-09 合肥晶合集成电路股份有限公司 一种浅沟槽隔离结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828646B2 (en) * 2001-10-17 2004-12-07 Stmicroelectronics Sa Isolating trench and manufacturing process
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101459116A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JP3144967B2 (ja) 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
KR0146203B1 (ko) 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
US5963789A (en) 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US6065481A (en) 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
TW468273B (en) 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
JP3660783B2 (ja) 1997-06-30 2005-06-15 松下電器産業株式会社 半導体集積回路
TW466405B (en) * 1998-03-17 2001-12-01 Via Tech Inc Device and method of cache in computer system
US6740247B1 (en) 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
JP4044721B2 (ja) 2000-08-15 2008-02-06 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6558477B1 (en) 2000-10-16 2003-05-06 Micron Technology, Inc. Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6531412B2 (en) 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP4118045B2 (ja) 2001-12-07 2008-07-16 富士通株式会社 半導体装置
US6642090B1 (en) 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP2004014737A (ja) 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US6812103B2 (en) 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6974729B2 (en) 2002-07-16 2005-12-13 Interuniversitair Microelektronica Centrum (Imec) Integrated semiconductor fin device and a method for manufacturing such device
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6713365B2 (en) * 2002-09-04 2004-03-30 Macronix International Co., Ltd. Methods for filling shallow trench isolations having high aspect ratios
JP4031329B2 (ja) 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
US6791155B1 (en) * 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US6833588B2 (en) 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6946373B2 (en) 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7087499B2 (en) 2002-12-20 2006-08-08 International Business Machines Corporation Integrated antifuse structure for FINFET and CMOS devices
US20040192067A1 (en) 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6762448B1 (en) 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6838322B2 (en) 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US6872647B1 (en) 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US7906441B2 (en) 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
TWI242232B (en) 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
JP4212435B2 (ja) 2003-08-29 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
US7303949B2 (en) 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
KR100585111B1 (ko) 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
US7153744B2 (en) 2003-12-03 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming self-aligned poly for embedded flash
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
KR100552058B1 (ko) 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
KR100587672B1 (ko) 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US6956277B1 (en) 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050221591A1 (en) 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
KR100568448B1 (ko) 2004-04-19 2006-04-07 삼성전자주식회사 감소된 불순물을 갖는 고유전막의 제조방법
US7300837B2 (en) 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
KR100605104B1 (ko) 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
JP4493398B2 (ja) 2004-05-13 2010-06-30 富士通マイクロエレクトロニクス株式会社 半導体装置
US7157351B2 (en) 2004-05-20 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone vapor clean method
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
JP4796329B2 (ja) 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
US7015150B2 (en) 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
US6940747B1 (en) 2004-05-26 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic memory device
KR100634372B1 (ko) 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
WO2005122276A1 (ja) 2004-06-10 2005-12-22 Nec Corporation 半導体装置及びその製造方法
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100594282B1 (ko) 2004-06-28 2006-06-30 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
JP5203558B2 (ja) 2004-08-20 2013-06-05 三星電子株式会社 トランジスタ及びこれの製造方法
TWI283066B (en) 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7067400B2 (en) 2004-09-17 2006-06-27 International Business Machines Corporation Method for preventing sidewall consumption during oxidation of SGOI islands
WO2006036461A1 (en) 2004-09-27 2006-04-06 Dow Global Technologies Inc. Multilayer coatings by plasma enhanced chemical vapor deposition
US7018901B1 (en) 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
US6949768B1 (en) 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
KR100605499B1 (ko) 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100693783B1 (ko) 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
US7235472B2 (en) 2004-11-12 2007-06-26 Infineon Technologies Ag Method of making fully silicided gate electrode
US7923339B2 (en) 2004-12-06 2011-04-12 Nxp B.V. Method of producing an epitaxial layer on semiconductor substrate and device produced with such a method
US7026232B1 (en) 2004-12-23 2006-04-11 Texas Instruments Incorporated Systems and methods for low leakage strained-channel transistor
US20060151808A1 (en) 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7282766B2 (en) 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
CN100481345C (zh) 2005-02-24 2009-04-22 硅绝缘体技术有限公司 SiGe层的热氧化及其应用
JP2006303451A (ja) 2005-03-23 2006-11-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
WO2006107942A1 (en) 2005-04-05 2006-10-12 Analog Devices, Inc. Vapor hf etch process mask and method
JP2006324628A (ja) 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
JP4427489B2 (ja) 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7960791B2 (en) 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
KR100655788B1 (ko) 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
EP1744351A3 (en) 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
JP4774247B2 (ja) 2005-07-21 2011-09-14 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
KR101172853B1 (ko) 2005-07-22 2012-08-10 삼성전자주식회사 반도체 소자의 형성 방법
JP4749076B2 (ja) 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20070029576A1 (en) 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
KR101155097B1 (ko) 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
US7589387B2 (en) 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8513066B2 (en) 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7767541B2 (en) 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
DE102005052055B3 (de) 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070152276A1 (en) 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7410844B2 (en) 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
JP2007194336A (ja) 2006-01-18 2007-08-02 Sumco Corp 半導体ウェーハの製造方法
KR100827435B1 (ko) 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
JP2007258485A (ja) 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
JP4791868B2 (ja) 2006-03-28 2011-10-12 株式会社東芝 Ｆｉｎ−ＮＡＮＤ型フラッシュメモリ
US7407847B2 (en) 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
KR100813527B1 (ko) 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
WO2007115585A1 (en) 2006-04-11 2007-10-18 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
EP1868233B1 (fr) 2006-06-12 2009-03-11 Commissariat A L'energie Atomique Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium
JP4271210B2 (ja) 2006-06-30 2009-06-03 株式会社東芝 電界効果トランジスタ、集積回路素子、及びそれらの製造方法
US8211761B2 (en) 2006-08-16 2012-07-03 Globalfoundries Singapore Pte. Ltd. Semiconductor system using germanium condensation
US7554110B2 (en) 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7494862B2 (en) 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7410854B2 (en) 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
US7534689B2 (en) 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7943469B2 (en) 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7538387B2 (en) 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US7456087B2 (en) 2007-02-09 2008-11-25 United Microelectronics Corp. Semiconductor device and method of fabricating the same
JP2008227026A (ja) 2007-03-12 2008-09-25 Toshiba Corp 半導体装置の製造方法
KR100844938B1 (ko) 2007-03-16 2008-07-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7727842B2 (en) 2007-04-27 2010-06-01 Texas Instruments Incorporated Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
TW200901368A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
CN101335229A (zh) * 2007-06-29 2008-12-31 茂德科技股份有限公司 浅沟槽隔离结构及其形成方法
JP2009016418A (ja) 2007-07-02 2009-01-22 Nec Electronics Corp 半導体装置
US7851865B2 (en) 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US7692213B2 (en) 2007-08-07 2010-04-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a condensation process
US20090053883A1 (en) 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
JP4361102B2 (ja) 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
US7985633B2 (en) 2007-10-30 2011-07-26 International Business Machines Corporation Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors
US7795097B2 (en) 2007-11-20 2010-09-14 Texas Instruments Incorporated Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
US7767579B2 (en) 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
US20090166625A1 (en) 2007-12-28 2009-07-02 United Microelectronics Corp. Mos device structure
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
WO2009107031A1 (en) 2008-02-26 2009-09-03 Nxp B.V. Method for manufacturing semiconductor device and semiconductor device
US8003466B2 (en) 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
JP5554701B2 (ja) 2008-05-29 2014-07-23 パナソニック株式会社 半導体装置
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US7923321B2 (en) 2008-11-03 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gap filling in a gate last process
US8247285B2 (en) 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8120063B2 (en) 2008-12-29 2012-02-21 Intel Corporation Modulation-doped multi-gate devices
CA2659912C (en) 2009-03-24 2012-04-24 Sarah Mary Brunet Nasal prong protector
US8236658B2 (en) 2009-06-03 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a transistor with a strained channel
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8043920B2 (en) 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US7993999B2 (en) 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8114761B2 (en) 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US8088685B2 (en) 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
US20110256682A1 (en) 2010-04-15 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple Deposition, Multiple Treatment Dielectric Layer For A Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828646B2 (en) * 2001-10-17 2004-12-07 Stmicroelectronics Sa Isolating trench and manufacturing process
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN101459116A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法

Also Published As

Publication number Publication date
CN105047660B (zh) 2018-07-10
CN101950730A (zh) 2011-01-19
US20110006390A1 (en) 2011-01-13
US8461015B2 (en) 2013-06-11
CN105047660A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN101950730B (zh) 浅沟槽隔离结构及于其内形成底部孔洞的方法
CN100483669C (zh) 浅沟槽隔离结构的制造方法
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
KR20080071693A (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US9793364B2 (en) Substrate contact having substantially straight sidewalls to a top surface of the substrate
CN104282616A (zh) 形成浅沟槽隔离结构的方法
US6180466B1 (en) Isotropic assisted dual trench etch
CN102693931A (zh) 一种薄膜填充方法
CN108807445B (zh) 图像传感器的形成方法
US6599813B2 (en) Method of forming shallow trench isolation for thin silicon-on-insulator substrates
US6410403B1 (en) Method for planarizing a shallow trench isolation
CN103531522A (zh) 浅沟槽隔离结构制备方法
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN105448802A (zh) 一种浅沟道隔离结构的制作方法
CN104425278A (zh) 半导体器件及半导体器件的形成方法
US7018905B1 (en) Method of forming isolation film in semiconductor device
CN114093806B (zh) 一种半导体结构的制作方法
CN102487032A (zh) 浅沟槽隔离结构的形成方法
US20120220130A1 (en) Method for fabricating semiconductor device
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN113496939A (zh) 一种半导体器件及其制作方法
CN116053298B (zh) 一种半导体器件的制作方法
KR100619395B1 (ko) 반도체 소자 제조 방법
KR100567385B1 (ko) 반도체 소자의 제조 방법
KR20050089188A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant