CN105448802A - 一种浅沟道隔离结构的制作方法 - Google Patents
一种浅沟道隔离结构的制作方法 Download PDFInfo
- Publication number
- CN105448802A CN105448802A CN201410252905.8A CN201410252905A CN105448802A CN 105448802 A CN105448802 A CN 105448802A CN 201410252905 A CN201410252905 A CN 201410252905A CN 105448802 A CN105448802 A CN 105448802A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- shallow trench
- manufacture method
- layer
- nitrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种浅沟道隔离结构制作方法,所述浅沟道隔离结构制作方法包括以下步骤:首先,提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;然后,刻蚀去除所述沟槽底部的掺氮层;最后,在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。本发明通过在沟槽的侧壁上形成掺氮层,从而在氧化形成衬氧化层的过程中,降低沟槽侧壁的氧化速率,使沟槽侧壁和底部形成的衬氧化层厚度均匀一致,避免器件发生漏电,提高器件性能。
Description
技术领域
本发明涉及半导体工艺技术领域,特别是涉及一种浅沟道隔离结构的制作方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能,半导体芯片向更高集成度方向发展,即半导体器件的特征尺寸(CD,CriticalDimension)越小,而半导体芯片的集成度越高。而随着半导体芯片集成度的变高,在单位面积上需要形成的半导体器件数量和类型也越来越多,如何合理安排各半导体器件的位置、以及利用各半导体器件形成过程中的共同点来节约半导体工艺步骤成为现在研究的热点。
现有工艺在形成半导体器件时,半导体器件的有源区主要通过在衬底上形成隔离结构来定义。浅沟道隔离(ShallowTrenchIsolation:STI)是目前半导体集成芯片常用的隔离技术。在半导体器件之中制作浅沟槽,然后在浅沟槽中填充绝缘物,形成STI,达到绝缘隔离的目的。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层,然后图案化此氮化硅层形成硬掩膜,接着蚀刻基底,形成陡峭的沟槽。最后在沟槽中填入绝缘物形成STI结构。目前浅槽中的绝缘物通常采用氧化硅,浅槽中的氧化硅的填充通常分两步进行,先在沟槽表面进行衬氧化层(LinerOxide)的生长;再进行主氧化物的沉积。
在先进EE/Flash工艺中,从沟槽尖角圆滑度的考量,要求形成的衬氧化层具有一定的厚度,如图1所示。但是在沟槽氧化过程中,由于沟槽的侧壁和底部具有不同的晶面(侧壁110面,底部100面),引起侧壁的氧化反应速率过快,导致侧壁和底部生长形成的衬氧化层6A的厚度不同,侧壁的衬氧化层的厚度约为底部衬氧化层厚度的1.6倍,如图1所示。为了后续填充绝缘材料的效率更高,通常需要用HF酸蚀刻掉一部分侧壁上的衬氧化层,但是在蚀刻的过程中不可避免会使底部的衬氧化层遭受酸蚀刻,从而导致底部的衬氧化层变得更薄,这样容易造成制作的器件发生STI漏电,降低器件的整体性能,增加制造成本。
因此,提供一种改进的浅沟道隔离结构制作方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种浅沟道隔离结构制作方法,用于解决现有技术中侧壁和底部的衬氧化层厚度不均匀导致浅沟道隔离结构发生漏电的问题。
为实现上述目的及其他相关目的,本发明提供一种浅沟道隔离结构制作方法,所述浅沟道隔离结构制作方法至少包括:
1)提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;
2)刻蚀去除所述沟槽底部的掺氮层;
3)在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述步骤1)中形成沟槽的过程为:首先,在所述半导体衬底上自下而上依次沉积垫氧化层、垫氮化层和光刻胶层;然后图形化光刻胶层形成多个开口,再依次对开口下方的垫氮化层、垫氧化层和半导体衬底进行刻蚀形成多个沟槽。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述步骤1)中掺氮工艺为NH3气退火工艺,该工艺在低压化学气相沉积炉管中进行。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,在NH3气退火工艺中,所述NH3气与沟槽表面发生反应生成掺氮层。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述半导体衬底为硅衬底,所述NH3气与沟槽表面发生反应生成Si3N4掺氮层。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述NH3气退火工艺中,通入流量为1.5~3slm的NH3气,炉管压力范围为100~150托,退火温度为500~800℃,退火时间为2~3小时。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,形成的所述掺氮层的厚度范围为1~20埃。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述步骤2)中采用干法刻蚀工艺去除所述沟槽底部的掺氮层,其中,采用流量为10~500sccm的CF4作为刻蚀气体,刻蚀反应腔的功率为50~1000W,压强为5~100毫托,刻蚀时间为5-300秒。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,所述步骤3)中采用热氧化工艺在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层,其中,通入流量为5~15slm的氧气,氧化温度为900~1100℃,氧化时间为3~60min,最后生成的所述衬氧化层的厚度在5~50nm。
作为本发明浅沟道隔离结构制作方法的一种优化的方案,形成所述衬氧化层之后还包括采用高密度等离子工艺在所述沟槽中填充绝缘材料的步骤。
如上所述,本发明的浅沟道隔离结构制作方法,包括步骤:首先,提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;然后,刻蚀去除所述沟槽底部的掺氮层;最后,在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。本发明通过在沟槽的侧壁上形成掺氮层,从而在氧化形成衬氧化层的过程中,降低沟槽侧壁的氧化速率,使沟槽侧壁和底部形成的衬氧化层厚度均匀一致,避免器件发生漏电,提高器件性能。
附图说明
图1为现有技术的浅沟道隔离结构制作方法形成的厚度不均的衬氧化层结构示意图。
图2为本发明浅沟道隔离结构制作方法流程示意图。
图3为本发明浅沟道隔离结构制作方法中提供的半导体衬底结构示意图。
图4为本发明浅沟道隔离结构制作方法中在所述沟槽的底部和侧壁进行掺氮工艺形成的结构示意图。
图5为本发明浅沟道隔离结构制作方法中刻蚀去除底部掺氮层后的结构示意图。
图6为本发明浅沟道隔离结构制作方法中在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层后的结构示意图。
元件标号说明
S1~S3步骤
1半导体衬底
2垫氧化层
3垫氮化层
4沟槽
5掺氮层
6,6A衬氧化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种浅沟道隔离结构制作方法,如图2所示,所述浅沟道隔离结构制作方法至少包括以下步骤:
S1,提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;
S2,刻蚀去除所述沟槽底部的掺氮层;
S3,在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。
下面结合具体附图对本发明的浅沟道隔离结构进行详细的描述。
首先执行步骤S1,如图3和图4所示,提供表面形成有多个沟槽4的半导体衬底1,在所述沟槽4的底部和侧壁进行掺氮工艺,形成掺氮层5。
该步骤中形成沟槽4的过程为:首先,在所述半导体衬底1上自下而上依次沉积垫氧化层2、垫氮化层3和光刻胶层(未予以图示);然后图形化光刻胶层形成多个开口,再依次对开口下方的垫氮化层3、垫氧化层2和半导体衬底1进行刻蚀形成多个沟槽4,之后去除光刻胶层。为图示方便,图中仅示意出一个沟槽4。
上述形成沟槽4的刻蚀工艺可以采用干法刻蚀,例如,利用等离子干法刻蚀。
所述半导体衬底1可以是硅衬底,比如,单晶硅、多晶硅或非晶硅中的一种,也可以是绝缘体上硅(SiliconOnInsulator,SOI),还可以是硅锗化合物。本实施例中,所述半导体衬底1为硅衬底。在半导体衬底1中通过掺杂工艺,例如离子注入工艺形成有源区(AA)(未予以图示)。
所述垫氧化层2包括但不限于二氧化硅,本实施例中优选为二氧化硅,有利于增强半导体衬底1与垫氮化层3之间的界面粘附性。所述垫氮化层3包括但不限于氮化硅,本实施例中优选为氮化硅,作为后续抛光工艺的停止层。
形成的沟槽4形状包括但不限于倒梯形,也可以是长方形等,本实施例中,所述沟槽4为倒梯形,如图3所示。优选地,梯形沟槽4的倾斜角度为70~85°,沟槽4的深度可以在2000~5000埃范围内。
可以在低压化学沉积(LPCVD)工艺炉管中进行掺氮工艺,当然,也可以在其他合适的工艺炉管中进行。
具体地,优选使用NH3气作为该掺氮的源气体。本实施例中,将NH3气通入低压化学沉积工艺炉管中进行NH3气退火工艺,在一定的工艺条件下,使NH3气与沟槽4表面的硅发生化学反应生成氮化硅(Si3N4)掺氮层。
优选地,NH3气退火工艺的条件为:通入流量为NH3气1.5~3slm(每分钟标准升)的NH3气,炉管压力范围为100~150托,退火温度为500~800℃,退火时间为2~3个小时。
作为示例,在一具体实施例中,通入流量为NH3气2slm的NH3气,炉管压力范围为120托,退火温度为650℃,退火时间为2.5个小时。
反应形成的掺氮层5的厚度优选在1~20埃范围内。本实施例中,所述掺氮层5的厚度为10埃左右。
接着执行步骤S2,如图5所示,刻蚀去除所述沟槽4底部的掺氮层5。
具体地,采用干法刻蚀工艺刻蚀去除所述沟槽4底部的掺氮层5。利用干法刻蚀各向异性的特点,其纵向刻蚀速率远大于横向刻蚀速率,在刻蚀沟槽4底部的掺氮层5时,侧壁的掺杂层5几乎不受影响,可以较佳地保留在侧壁上。
更具体地,选用电感耦合等离子体刻蚀设备进行刻蚀工艺,在刻蚀过程中,例如刻蚀气体可以是四氟甲烷CF4,当然,也可以是六氟乙烷C2F6和三氟甲烷CHF3等含氟气体。本实施例中,在反应室内通入CF4刻蚀气体,CF4的流量为10~500sccm(每分钟标准毫升);反应室内将所述气体电离为等离子体的射频功率源的输出功率为50~1000W(瓦),反应腔中压强设置为5~100毫托,刻蚀5~300秒后,沟槽4底部的掺氮层5可被完全去除。
最后执行步骤S3,如图6所示,在所述沟槽4底部和侧壁生长厚度均匀一致的衬氧化层6。
具体地,采用热氧化工艺在所述沟槽4表面制备衬氧化层6作为缓冲层,如图5所示,该衬氧化层6一方面用于使沟槽4的尖角更加圆滑,另一方面用于增强半导体衬底1与后续填充的绝缘材料的粘附性。制备的衬氧化层6包括但不限于二氧化硅。本实施例中,所述衬氧化层5为二氧化硅。
在热氧化过程中,可通入流量为5~15slm的氧气,氧化温度设置为900~1100℃,氧化时间为3~60min,最后生成的所述衬氧化层6的厚度一般在5~50nm范围内。
需要说明的是,根据衬氧化层6的生长情况,氧气的通入可以是一次通入,也可以是分阶段多次通入,在此不限。
还需要说明的是,形成所述衬氧化层6之后还包括采用高密度等离子工艺在所述沟槽中填充绝缘材料(未予以图示)的步骤。可以利用HDP-CVD工艺淀积绝缘材料,绝缘材料可以为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃(USG)和正硅酸四乙酯中的一种。然后,利用化学机械研磨(CMP)工艺,对绝缘材料平坦化,使绝缘材料上表面为平坦表面。
综上所述,本发明提供一种浅沟道隔离结构制作方法,所述浅沟道隔离结构制作方法包括以下步骤:首先,提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;然后,刻蚀去除所述沟槽底部的掺氮层;最后,在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。本发明通过在沟槽的侧壁上形成掺氮层,从而在氧化形成衬氧化层的过程中,降低沟槽侧壁的氧化速率,使沟槽侧壁和底部的衬氧化层厚度均匀一致,避免器件发生漏电,提高器件性能。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种浅沟道隔离结构制作方法,其特征在于,所述浅沟道隔离结构制作方法至少包括:
1)提供表面形成有多个沟槽的半导体衬底,在所述沟槽的底部和侧壁进行掺氮工艺,形成掺氮层;
2)刻蚀去除所述沟槽底部的掺氮层;
3)在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。
2.根据权利要求1所述的浅沟道隔离结构制作方法,其特征在于:所述步骤1)中形成沟槽的过程为:首先,在所述半导体衬底上自下而上依次沉积垫氧化层、垫氮化层和光刻胶层;然后图形化光刻胶层形成多个开口,再依次对开口下方的垫氮化层、垫氧化层和半导体衬底进行刻蚀形成多个沟槽。
3.根据权利要求1所述的浅沟道隔离结构制作方法,其特征在于:所述步骤1)中掺氮工艺为NH3气退火工艺,该工艺在低压化学气相沉积炉管中进行。
4.根据权利要求3所述的浅沟道隔离结构制作方法,其特征在于:在NH3气退火工艺中,所述NH3气与沟槽表面发生反应生成掺氮层。
5.根据权利要求4所述的浅沟道隔离结构制作方法,其特征在于:所述半导体衬底为硅衬底,所述NH3气与沟槽表面发生反应生成Si3N4掺氮层。
6.根据权利要求3~5任一项所述的浅沟道隔离结构制作方法,其特征在于:所述NH3气退火工艺中,通入流量为1.5~3slm的NH3气,炉管压力范围为100~150托,退火温度为500~800℃,退火时间为2~3小时。
7.根据权利要求6所述的浅沟道隔离结构制作方法,其特征在于:形成的所述掺氮层的厚度范围为1~20埃。
8.根据权利要求1所述的浅沟道隔离结构制作方法,其特征在于:所述步骤2)中采用干法刻蚀工艺去除所述沟槽底部的掺氮层,其中,采用流量为10~500sccm的CF4作为刻蚀气体,刻蚀反应腔的射频功率为50~1000W,压强为5~100毫托,刻蚀时间为5~300秒。
9.根据权利要求1所述的浅沟道隔离结构制作方法,其特征在于:所述步骤3)中采用热氧化工艺在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层,其中,通入流量为5~15slm的氧气,氧化温度为900~1100℃,氧化时间为3~60min,最后生成的所述衬氧化层的厚度在5~50nm。
10.根据权利要求1所述的浅沟道隔离结构制作方法,其特征在于:形成所述衬氧化层之后还包括采用高密度等离子工艺在所述沟槽中填充绝缘材料的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410252905.8A CN105448802B (zh) | 2014-06-09 | 2014-06-09 | 一种浅沟槽隔离结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410252905.8A CN105448802B (zh) | 2014-06-09 | 2014-06-09 | 一种浅沟槽隔离结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448802A true CN105448802A (zh) | 2016-03-30 |
CN105448802B CN105448802B (zh) | 2018-05-15 |
Family
ID=55558843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410252905.8A Active CN105448802B (zh) | 2014-06-09 | 2014-06-09 | 一种浅沟槽隔离结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448802B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107871706A (zh) * | 2017-11-24 | 2018-04-03 | 睿力集成电路有限公司 | 浅沟槽隔离结构及其制作方法 |
CN109712980A (zh) * | 2018-11-21 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
WO2022022008A1 (zh) * | 2020-07-29 | 2022-02-03 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
WO2023245712A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
US11869802B2 (en) | 2020-07-29 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method of forming semiconductor isolation structure and semiconductor isolation structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020086495A1 (en) * | 2000-12-28 | 2002-07-04 | Yoo Jae-Yoon | Method of fabricating a trench isolation structure having sidewall oxide layers with different thicknesses |
CN101826484A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离结构的制造方法 |
CN102024848A (zh) * | 2010-11-04 | 2011-04-20 | 天津环鑫科技发展有限公司 | 用于功率器件的沟槽结构及其制造方法 |
CN103531523A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
-
2014
- 2014-06-09 CN CN201410252905.8A patent/CN105448802B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020086495A1 (en) * | 2000-12-28 | 2002-07-04 | Yoo Jae-Yoon | Method of fabricating a trench isolation structure having sidewall oxide layers with different thicknesses |
CN101826484A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离结构的制造方法 |
CN102024848A (zh) * | 2010-11-04 | 2011-04-20 | 天津环鑫科技发展有限公司 | 用于功率器件的沟槽结构及其制造方法 |
CN103531523A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107871706A (zh) * | 2017-11-24 | 2018-04-03 | 睿力集成电路有限公司 | 浅沟槽隔离结构及其制作方法 |
CN107871706B (zh) * | 2017-11-24 | 2024-02-06 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制作方法 |
CN109712980A (zh) * | 2018-11-21 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
CN109712980B (zh) * | 2018-11-21 | 2023-08-08 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
WO2022022008A1 (zh) * | 2020-07-29 | 2022-02-03 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
US11869802B2 (en) | 2020-07-29 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method of forming semiconductor isolation structure and semiconductor isolation structure |
WO2023245712A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448802B (zh) | 2018-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
CN101950730B (zh) | 浅沟槽隔离结构及于其内形成底部孔洞的方法 | |
CN105448802A (zh) | 一种浅沟道隔离结构的制作方法 | |
CN103578988B (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
CN103632977B (zh) | 半导体结构及形成方法 | |
CN105655284B (zh) | 沟槽隔离结构的形成方法 | |
CN104576503A (zh) | 一种制作半导体器件的方法 | |
CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
CN101577252B (zh) | 浅沟槽隔离结构及其形成方法 | |
CN105097525B (zh) | 半导体器件的形成方法 | |
CN103681444A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
CN104517888A (zh) | 一种制作半导体器件的方法 | |
CN104851834A (zh) | 一种半导体器件的制备方法 | |
CN103681275A (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
CN103681339A (zh) | 一种鳍片场效应晶体管的制备方法 | |
CN104835738A (zh) | 一种形成FinFET器件的鳍片的方法 | |
CN104752307A (zh) | 一种浅沟槽隔离结构及其制造方法 | |
CN113496939A (zh) | 一种半导体器件及其制作方法 | |
CN101789389A (zh) | 浅沟槽隔离结构的制造方法 | |
CN113707553A (zh) | 沟槽顶角的圆化方法及半导体结构 | |
CN103730362A (zh) | 一种半导体器件及其制备方法 | |
CN103811324A (zh) | 鳍式场效应管的形成方法 | |
KR100792371B1 (ko) | 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법 | |
CN102412181B (zh) | 浅沟槽隔离结构形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |