JP5203558B2 - トランジスタ及びこれの製造方法 - Google Patents

トランジスタ及びこれの製造方法 Download PDF

Info

Publication number
JP5203558B2
JP5203558B2 JP2005236925A JP2005236925A JP5203558B2 JP 5203558 B2 JP5203558 B2 JP 5203558B2 JP 2005236925 A JP2005236925 A JP 2005236925A JP 2005236925 A JP2005236925 A JP 2005236925A JP 5203558 B2 JP5203558 B2 JP 5203558B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
spacer
impurity region
transistor
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005236925A
Other languages
English (en)
Other versions
JP2006060222A (ja
Inventor
東石 申
化成 李
浩 李
承換 李
哲嗣 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040065736A external-priority patent/KR100547934B1/ko
Priority claimed from KR1020050063072A external-priority patent/KR100621889B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006060222A publication Critical patent/JP2006060222A/ja
Application granted granted Critical
Publication of JP5203558B2 publication Critical patent/JP5203558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、トランジスタ及びこれの製造方法に係わり、より具体的には、超高集積度を有して形成することができかつ、改善された構造の不純物領域を有する半導体装置のトランジスタ及びトランジスタを製造する方法に関する。
本発明は、本出願人による特願２００４−６５７３６号（２００４年８月２０日付の出願）の改良発明であり、前記特許出願の内容は本出願に参照として記載する。
一般的に、半導体装置のトランジスタは、半導体基板上に形成されたゲート構造物と、ゲート構造物の両側である基板の表面部位に形成されたソース／ドレイン領域を含む。ゲート構造物は、基板上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成された導電膜パターン、導電膜パターン上に形成されたハードマスク膜パターン、及び導電膜パターンの側壁に形成されたスペーサを含む。
導電膜パターンは、しきい電圧の印加によってソース領域とドレイン領域とを電気的に連結させるチャンネル層を基板に選択的に形成させる。ソース領域は、キャリアをチャンネル層に供給し、ドレイン領域はソース領域から供給されたキャリアを外部に放出させる。
このようなトランジスタでは、ソース及びゲート領域に形成された界面に高速電子によるホットキャリア注入効果によって損傷を受けるようになる。このようなホットキャリア効果を改善するためにソース／ドレインをＬＤＤ構造で形成する方法が提案されてきた。しかし、ＬＤＤ工程は、不純物注入工程の後、熱処理工程を行うとき、不純物が拡散されて実際的なチャンネル長さが減少するだけでなく、半導体装置が高集積化になることにより、チャンネルの幅が急激に減少するようになる（これを短チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）という）。チャンネルの幅が減少するようになると、ソース空乏層とドレイン空乏層とが連結されることによってパンチスルー（ｐｕｎｃｈ ｔｈｒｏｕｇｈ）現象が発生する。パンチスルー現象は、導電膜パターンにしきい電圧が印加されなくてもソース領域とドレイン領域との間にチャンネル層が形成され、キャリアが移動される現象をいう。このようなパンチスルーが発生すると、トランジスタとしての機能が完全消失する。
前述したＬＤＤ構造での短チャンネル効果を抑制するために、例えば、特許文献１、特許文献２などにはゲート電極の両側に凹陥部を形成し、凹陥部にシリコンゲルマニウムエピタキシャル層を成長させ、単一不純物構造（Ｓｉｎｇｌｅ Ｄｒａｉｎ Ｃｅｌｌ構造）を有する半導体装置が開示されている。
また、特許文献３にはゲート電極の両側に溝を形成し、前記溝内のゲート電極の側壁下に絶縁性スペーサを形成して短チャンネル現象を抑制するための半導体装置が開示されている。
このように、単一不純物の構造を有するトランジスタを製造する技術は、低い抵抗、急なＰＮ接合形成、低い熱履歴（ｒｅｄｕｃｅｄ ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）などのような利点を有しているので、１００ｎｍ以下のゲート幅を有する超高集積トランジスタを製造するための方法として提案されている。
しかし、１０ｎｍ程度のゲート幅を有するトランジスタでは、従来の構造製造方法は、まだ低抵抗、急なＰＮ接合構造などの面で改善の余地がある。また、従来のトランジスタは、接合漏洩電流の減少、動作信頼性の確保、しきい電圧の改善などの問題を有している。
大韓民国特許第１０−０４０６５３７号 （米国特許第６、５９９、８０３号明細書） 米国特許第６、６０５、４９８号明細書 大韓民国特許出願公開第２００３−８２８２０号
したがって、本発明の目的は、超高集積度を有し、電気的な特性が優秀な改善された構造を有するトランジスタを提供することにある。
本発明の他の目的は、前述したトランジスタを製造するのに特に適合したトランジスタの製造方法を提供することにある。
前述した本発明の目的を達成するために、本発明の一実施例によるトランジスタは｛１００｝面である表面、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を含む。ゲート構造物が前記第１表面上に形成される。エピタキシャル層は、第２表面と第３表面上に形成される。不純物領域がゲート構造物の両側に形成される。
本発明の一実施例によると、前記不純物領域は半導体基板の第３表面と実質的に一致する側面を有したり、あるいは半導体基板の第３表面よりゲート構造物の中央と隣接する側面を有する。
本発明の他の実施例によると、不純物領域にドーピングされた不純物が半導体基板に拡散することを防止するためのハローイオン注入領域が第３表面と接する前記半導体基板の部位に形成される。
前述した本発明の目的を達成するために、本発明の他の実施例によるトランジスタは、｛１００｝面である第１表面、第１表面の両側に第１表面より低い高さを有する｛１００｝面である二つの第２表面、及び第１表面と第２表面との間を各々連結する｛１１１｝面である二つの第３側面を有する半導体基板を含む。ゲートパターンが前記第１表面上に形成される。二つのエピタキシャル層が二つの第２表面と二つの第３表面上に各々形成される。二つの不純物領域が二つのエピタキシャル層に形成される。
前述した本発明の他の目的を達成するために、本発明の一実施例によるトランジスタの製造方法においては、｛１００｝面である第１表面、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を提供する。前記第１表面上にゲート構造物を形成し、前記第２表面と前記第３表面上にエピタキシャル層を成長させる。エピタキシャル層に不純物をイオン注入して、不純物領域を形成する。
本発明の一実施例によると、第１表面及び第２表面と側面の形成のための半導体基板のエッチング段階の前に、半導体基板にハロードーパント（ｈａｌｏ ｄｏｐａｎｔ）をイオン注入して予備ハローイオン注入領域を形成する。半導体基板のエッチング段階において、前記予備ハローイオン注入領域を部分的に除去して、不純物が前記半導体基板に拡散することを防止するハローイオン注入領域を側面と接するように形成する。
本発明の他の実施例によると、不純物を注入する段階は、エピタキシャル層を成長させる段階と同時に実施する。
前述した本発明の他の目的を達成するために、本発明の他の実施例によるトランジスタの製造方法では、｛１００｝面である半導体基板の表面上にゲートパターンを形成する。前記ゲートパターンの側壁に第１スペーサを形成する。前記第１スペーサ上に第２スペーサを形成する。前記ゲートパターンの両側である前記半導体基板の部位を部分エッチングして、半導体基板の表面より低い｛１００｝面である底面と、底面と表面との間を連結する｛１１１｝面である側面を有しかつ、ゲートパターンの一部と前記第１スペーサ及び第２スペーサを露出させる凹陥部を形成する。前記凹陥部内にエピタキシャル層を成長させる。エピタキシャル層に不純物を注入して、不純物領域を形成する。
前述した本発明の他の目的を達成するために、本発明のまた他の実施例によるトランジスタの製造方法では、｛１００｝面である半導体基板の表面上にゲートパターンを形成する。ゲートパターンの側壁に第１スペーサを形成する。前記ゲートパターンの両側である半導体基板の部位を部分エッチングして、半導体基板の表面より低い｛１００｝面である底面と、底面と表面との間を連結する｛１１１｝面である側面を有しながら、ゲートパターンの一部と前記第１スペーサを露出させる凹陥部を形成する。凹陥部内にエピタキシャル層を成長させる。第１スペーサと不純物領域上に第２スペーサを形成する。エピタキシャル層に不純物を注入して、不純物領域を形成する。
前記の本発明の目的を達成するために、本発明の一実施例によるトランジスタは｛１００｝面である第１表面、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を含む。第１高濃度不純物領域が半導体基板の第２表面の下部に形成される。ゲート構造物が半導体基板の第１表面上に形成される。エピタキシャル層が半導体基板の第２表面及び第３表面上に形成される。第２高濃度不純物領域がゲート構造物の両側に形成される。
本発明の他の実施例によるトランジスタは、｛１００｝面である第１表面、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を含む。ゲート構造物が半導体基板の第１表面上に形成される。ゲート構造物は、第１表面上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成された導電膜パターン、及びゲート絶縁膜パターン上に形成された導電膜パターン、及び導電膜パターン上に形成されたエピタキシャルゲート層を含む。エピタキシャル層が半導体基板の第２表面及び第３表面上に形成される。不純物領域がゲート構造物の両側に形成される。
本発明の他の目的を達成するために、本発明の一実施例によるトランジスタの製造方法によると、｛１００｝面である第１表面、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を提供する。半導体基板の第２表面に第１不純物をイオン注入して、第１高濃度不純物領域を形成する。第１表面上にゲート構造物を形成する。第２表面及び第３表面上にエピタキシャル層を成長させる。エピタキシャル層に第２不純物をイオン注入して、第２高濃度不純物領域を形成する。
本発明の他の実施例によるトランジスタの製造方法によると、｛１１１｝面である第１表目、第１表面より低い高さを有する｛１００｝面である第２表面、及び第１表面と第２表面との間を連結する｛１１１｝面である第３表面を有する半導体基板を提供する。半導体基板の第１表面上にゲート絶縁膜と導電膜パターン及びエピタキシャルゲート層が順次に積層されたゲートパターンを形成する。半導体基板の第２表面及び第３表面上にエピタキシャル層を成長させる。エピタキシャル層に不純物をイオン注入して、不純物領域を形成する。
本発明のまた他の実施例によるトランジスタの製造方法によると、｛１００｝面である半導体基板の表面上に絶縁膜と導電膜パターンを順次に形成する。導電膜パターンの側壁に第１スペーサを形成する。第１スペーサ上に第２スペーサを形成する。導電膜パターンの両側である前記半導体基板の部位を部分的にエッチングして、半導体基板の表面より低い｛１００｝面である底面、及び半導体基板の表面と｛１００｝面である底面との間を連結する｛１１１｝面である側面を有しかつ、前記導電膜パターンの一部と前記第１スペーサ及び第２スペーサを露出させる凹陥部を形成する。凹陥部の底面に第１不順物をイオン注入して、第１高濃度不純物領域を形成する。凹陥部内にエピタキシャル層を成長させると同時に、前記導電膜パターンの表面からエピタキシャルゲート層を成長させる。エピタキシャル層に第２不純物を注入して、第２高濃度不純物領域を形成する。
本発明のまた他の実施例によるトランジスタの製造方法によると、｛１００｝面である半導体基板の表面上にゲート絶縁膜と導電膜パターンを順次に形成する。導電膜パターンの側壁に第１スペーサを形成する。導電膜パターンの両側である半導体基板の部位を部分的にエッチングして、前記半導体基板の表面より低い｛１００｝面である底面及び、半導体基板の表面と｛１００｝面である底面との間を連結させる｛１１１｝面である側面を有しかつ、前記導電膜パターンの一部と前記第１スペーサとを露出させる凹陥部を形成する。凹陥部の底面に第１不順物をイオン注入して、第１高濃度不純物領域を形成する。凹陥部内にエピタキシャル層を成長させと同時に導電膜パターンの表面からエピタキシャルゲート層を成長させる。第１スペーサとエピタキシャル層上に第２スペーサを形成する。エピタキシャル層に第２不純物を注入して、第２高濃度不純物領域を形成する。
前述した本発明によると、不純物領域が｛１１１｝面である側面を有するので、急なＰＮ接合を形成することができるため、不純物領域間の短チャンネル効果の発生を抑制することが可能である。したがって、電気的な得請求項特性が優秀なトランジスタを取得することができる。
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
実施例１
図１は、本発明の実施例１による半導体装置のトランジスタを示した断面図である。
図１を参照すると、本実施例による半導体装置のトランジスタ１００は、シリコン基板、シリコンゲルマニウム基板などのような半導体基板１１０、半導体基板１１０上に形成されたゲート構造物１２０、ゲート構造物１２０の両側に形成された二つのエピタキシャル層１５０、及びエピタキシャル層１５０に形成された不純物領域を含む。
半導体基板１１０は、｛１００｝面である表面１１８を有する。ゲート構造物１２０は表面１１８上に形成される。二つの凹陥部（ｒｅｃｅｓｓｅｓ）１１２がゲート構造物１２０の両側である表面１１８部位に形成される。二つの凹陥部１１２は表面１１８より低い高さを有する｛１００｝面である底面１１６と、底面１１６と表面とを連結する｛１１１｝面である側面１１４を有する。側面１１４は、｛１１１｝面であるので、｛１００｝面である底面１１６と形成する角は理論的に５４．７°程度である。実際の工程において、５０°以上（又は５４．７°以上）、望ましくは５０〜６５°（５４．７〜６５°）であれば、｛１１１｝面が形成されることと見なすことができる。
ゲート構造物１２０は、半導体基板１１０の表面１１８上に形成されたゲートパターン１３０、及びゲートパターン１３０の側壁に形成されたスペーサを含む。ゲートパターン１３０は半導体基板１１０の表面１１８上に形成されたゲート絶縁膜パターン１３２、ゲート絶縁膜パターン１３２上に形成された導電膜パターン１３４、及び導電膜パターン１３４上に形成されたハードマスク膜パターン１３６を含む。ゲート絶縁膜パターン１３２の下部に位置した半導体基板１１０の表面１１８の部位が不純物領域を選択的に電気的に連結させるチャンネル層になる。一方、ゲート絶縁膜パターン１３２は、シリコン酸化膜、シリコン酸化窒化膜、金属酸化膜、金属酸化窒化膜などを含むことができる。導電膜パターン１３４は、タングステン、銅、アルミニウム又は窒化金属膜のような金属膜を含むことができる。ハードマスク膜パターン１３６はシリコン窒化膜を含むことができる。
本実施例によるスペーサは、ゲートパターン１３０の側壁に形成された第１スペーサ１４２、及び第１スペーサ１４２上に形成された第２スペーサ１４４を含む二重構造である。二重構造のスペーサはチャンネル層の長さが確保されるようにして、短チャンネル効果を抑制する役割を果たす。特に、凹陥部１１２の側面１１４は、ゲートパターン１３０と第２スペーサ１４４との間に位置する。本実施例による第１スペーサ１４２及び第２スペーサ１４４は、例えば、シリコン窒化物のような同じ物質からなることができる。反面、第１スペーサ１４２及び第２スペーサ１４４は互いに異なる物質からなることもできる。例えば、第１スペーサ１４２は酸化物からなり、第２スペーサ１４４は窒化物からなることができる。他の実施例によって、スペーサは一つの物質からなる単一スペーサであることもできる。
エピタキシャル層１５０は、凹陥部１１２内に形成される。エピタキシャル層１５０は、シリコンゲルマニウムを含むことができる。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６からエピタキシャル成長することによってエピタキシャル層１５０が形成される。したがって、エピタキシャル層１５０は｛１１１｝である側面と｛１００｝である底面を有するようになる。
エピタキシャル層１５０に不純物をイオン注入して、不純物領域が形成される。不純物の例としては炭素、ホウ素、燐などがある。本実施例によると、不純物領域がエピタキシャル層１５０と実質的に一致する。したがって、不純物領域の側面とエピタキシャル層１５０の側面は互いに一致する。
図２乃至図５は、図１に示したトランジスタを製造する方法を順次に示した断面図である。
図２を参照すると、ゲートパターン１３０をシリコン基板、シリコンゲルマニウム基板のような半導体基板１１０の｛１００｝である表面１１８上に形成する。具体的に、酸化物のような絶縁膜（図示せず）を半導体基板１１０の表面１１８上に形成する。タングステンのような金属物質からなる導電膜（図示せず）を絶縁膜上に形成する。シリコン窒化物のようなハードマスク膜（図示せず）を導電膜上に形成する。その後、フォトレジストパターンをハードマスク膜上に形成する。その後、フォトレジストパターンをエッチングマスクとして用いてハードマスク膜、導電膜及び導電膜を部分エッチングして、絶縁膜パターン１３２、導電膜パターン１３４及びハードマスクパターン１３６が積層された構造で構成されたゲートパターン１３０を形成する。
図３を参照すると、第１シリコン窒化膜（図示せず）をゲートパターン１３０と基板１１０上に形成する。第１シリコン窒化膜をエッチングして、第１スペーサ１４２をゲートパターン１３０の側壁に形成する。その後、第２シリコン窒化膜（図示せず）をゲートパターン１３０、第１スペーサ１４２及び基板１１０上に形成する。第２シリコン窒化膜をエッチングして、第２スペーサ１４４を第１スペーサ１４２上に形成して、第１スペーサ１４２及び第２スペーサ１４４とゲートパターン１３０で構成されたゲート構造物１２０を完成する。
図４を参照すると、ゲート構造物１２０の両側である半導体基板１１０の表面１１８部位をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面１１４と｛１００｝面である底面１１６を有する凹陥部１１２を形成する。そうすると、第１スペーサ１４２及び第２スペーサ１４４の底面は凹陥部１１２を通じて露出される。ここで、半導体基板１１０をエッチングするためのエッチングガスの例としては塩化水素（ＨＣｌ）がある。
一般的に、塩化水素ガスを用いて成長チャンバーで積層されたシリコン系物質をエッチングする方法が広く用いられている。本実施例では、積層されたシリコン系物質ではなく、基板を構成するシリコン物質を成長チャンバーで塩化水素ガスを用いてエッチングすることができる。したがって、本実施例によるエッチング方法は、成長チャンバー以外に別途の乾式エッチングチャンバーが不必要であり、また塩化水素ガスは量産的に用いられるガスであるため、エッチング工程を安全で簡単に進行することができる。また、エッチング工程で後述する蒸着（成長）工程まで、インシチュ（ｉｎ−ｓｉｔｕ）で進行することができるので、洗浄工程のような中間処理工程を省略することができるので、工程時間を短縮することができる。
本実施例では、８５０℃の温度で、１０Ｔｏｒｒの塩化水素の分圧下で遂行することが望ましい。ここで、塩化水素ガス以外にＧｅＨ４、ＳｉＨ４及びジクロロシラン（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ（ＳｉＨ２Ｃｌ２）：ＤＣＳ）などを混合することが望ましい。このように、水素含有ガスはガス間の熱平衡を用いて塩化水素ガスがシリコンをエッチングできるように触媒的な役割を果たす。したがって、このようなガスを適切に混合することで７３０℃の温度で１ｎｍ/ｓｅｃのエッチング速度を得ることができた。即ち、５０ｎｍ深さの凹陥部を形成するのに１分以内に遂行することができるので、このようなエッチング速度は十分であるといえる。
本実施例では、５００〜８５０℃の温度で、望ましくはこれより低い５００〜７００℃の温度で、塩化水素ガスとＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）などのような水素ガスの含有雰囲気で遂行することが望ましい。
図５を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを凹陥部１１２内に導入する。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６からエピタキシャル成長して、エピタキシャル層１５０が凹陥部１１２内に形成される。エピタキシャル成長工程は化学的気相蒸着（ＣＶＤ）工程であることができる。ここで、凹陥部１１２は｛１１１｝面である側面１１４と｛１００｝面である底面１１６を有するので、エピタキシャル層１５０は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５０ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５０ｂで構成されたヘテロ構造を有する。
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時注入して不純物がドーピングされたエピタキシャル層１５０を形成することができる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図１に示したトランジスタを完成する。
実施例２
本実施例によるトランジスタは不純物領域１７０がエピタキシャル層１５０と側面と一致しなく、エピタキシャル層１５０の側面よりゲートパターンの中央に拡散された側面を有することを除いては図１に示した実施例１のトランジスタと実質的に同じ構成を有する。したがって、本実施例によるトランジスタに対して重複された説明は省略し、製造方法に対して説明する。
図６及び図７は、本発明の実施例２によってトランジスタを製造する方法を順次に示した断面図である。本実施例によってトランジスタを製造する方法は不純物領域を形成する工程を除いては実施例１の図２乃至図５を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ図面符号を付与し、エピタキシャル層の形成工程以後の工程に対して説明する。
図６を参照すると、炭素、ホウ素、燐などのような不純物をエピタキシャル層１５０にイオン注入する。即ち、実施例１ではソースガスと共に不純物ガスを同時に注入してドーピングされたエピタキシャル層１５０を成長させたが、本実施例による方法ではドーピングされていないエピタキシャル層１５０を前に成長させた後、不純物をドーピングされていないエピタキシャル層１５０に別途に注入する。
図７を参照すると、前記イオン注入工程によって注入された不純物をアニーリングしてソース/ドレイン領域に該当する不純物領域１７０をゲート構造物１２０の両側に形成して本実施例によるトランジスタを完成する。
ここで、不純物領域１７０はエピタキシャル層１５０と側面と一致せず、エピタキシャル層１５０の側面とゲートパターン１３０の中央との間に位置する側面を有する。このような不純物領域１７０は熱処理工程を通じて不純物を半導体基板１１０内に更に拡散させることによって形成することができる。又は、実施例１の同様に、不純物領域１７０がエピタキシャル層１５０の側面と同じ境界を有することもできる。
実施例３
本実施例によるトランジスタは、製造方法が異なることを除いては実施例１と同様である。したがって、トランジスタに対して重複された説明は省略し、製造方法に対して説明する。したがって、製造方法で実施例１と同じ部材に同じ図面符号を付与する。
図８乃至図１２は、本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。本実施例によると、第１スペーサと第２スペーサを形成する工程の間にエピタキシャル層を成長させる工程を遂行して、図１に示した同じトランジスタを製造する。
図８を参照すると、絶縁膜パターン１３２、導電膜パターン１３４及びハードマスク膜パターン１３６が積層された構造で構成されたゲートパターン１３０を半導体基板１１０の｛１００｝である表面１１８上に形成する。
図９を参照すると、シリコン窒化物からなる第１スペーサ１４２をゲートパターン１３０の側壁に形成する。
図１０を参照すると、ゲートパターン１３０の両側である半導体基板１１０の表面１１８部位をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面１１４と｛１００｝面である底面１１６を有する凹陥部１１２を形成する。そうすると、第１スペーサ１４２の底面は凹陥部１１２を通じて露出される。
エッチングガスの例としては、実施例１で説明したように、塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）のうち、少なくとも一つが混合されたガスを挙げることができる。他のエッチング条件などは実施例１で説明したことと同じである。
図１１を参照すると、シリコンゲルマニウムを含むソースガスを凹陥部１１２内に導入する。シリコンゲルマニウムは、凹陥部１１２の側面１１４と底面１１６とからエピタキシャル成長して、エピタキシャル層１５０が凹陥部１１２内に形成される。ここで、凹陥部１１２は｛１１１｝面である側面１１４と｛１００｝である底面１１６を有するので、エピタキシャル層１５０は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５０ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５０ｂで構成されたヘテロ構造を有する。ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされたエピタキシャル層１５０を形成することができる。
図１２を参照すると、シリコン窒化物からなる第２スペーサ１４４を第１スペーサ１４２上に形成して、第１スペーサ１４２及び第２スペーサ１４４とゲートパターン１３０を含むゲート構造物１２０を完成する。第２スペーサ１４４はエピタキシャル層１５０上に位置するようになる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図１に示したトランジスタを完成する。
又は、実施例２と同様に、炭素、ホウ素、燐などのような不純物をエピタキシャル層１５０にイオン注入して、エピタキシャル層１５０と側面と一致せず、エピタキシャル層１５０の側面とゲートパターン１３０の中央との間に位置する側面を有する不純物領域１７０を形成することもできる。
実施例４
図１３は、本発明の実施例４による半導体装置のトランジスタを示した断面図である。
図１３を参照すると、本実施例による半導体装置のトランジスタ２００は半導体基板２１０、半導体基板２１０上に形成されたゲート構造物２２０、ゲート構造物２２０の両側に形成された二つのエピタキシャル層２５０、エピタキシャル層２５０に形成された不純物領域、及びハローイオン注入領域２６０を含む。
半導体基板２１０は、｛１００｝面である表面２１８を有する。二つの凹陥部２１２がゲート構造物２２０の両側である表面２１８部位に形成される。二つの凹陥部２１２は表面２１８より低い高さを有する底面２１６と、底面２１６と表面２１８を連結する｛１１１｝面である側面２１４を有する。
ゲート構造物２２０は、半導体基板１１０の表面２１８上に形成されたゲートパターン２３０、及びゲートパターン２３０の側壁に形成されたスペーサを含む。ゲートパターン２３０はゲート絶縁膜パターン２３２、導電膜パターン２３４、及びハードマスク膜パターン２３６を含む。スペーサは第１スペーサ２４２とお第２スペーサ２４４で構成された二重構造である。凹陥部２１２の側面２１４はゲートパターン２３０と第２スペーサ２４４との間に位置する。
シリコンゲルマニウムからなるエピタキシャル層２５０が凹陥部２１２内に形成される。エピタキシャル層２５０は｛１１１｝である側面と｛１００｝である底面を有するようになる。
エピタキシャル層２５０に不純物をイオン注入して、不純物領域が形成される。本実施例による不純物領域はエピタキシャル層２５０と実質的に一致する側面を有する。
ハローイオン注入領域２６０がエピタキシャル層２５０の側面と接するように半導体基板２１０内に形成される。ハローイオン注入領域２６０は不純物領域２７０と異なる導電型を有するので、不純物領域２７０内の不純物が半導体基板２１０に拡散することを防止する役割を果たす。
図１４乃至図１９は、図１３に示したトランジスタを製造する方法を順次に示した断面図である。
図１４を参照すると、絶縁膜パターン２３２、導電膜パターン２３４及びハードマスク膜パターン２３６が積層された構造で構成されたゲートパターン２３０を半導体基板２１０の｛１００｝である表面２１８上に形成する。
図１５を参照すると、ハロードーパントをゲートパターン２３０の両側である半導体基板２１０部位にイオン注入、予備ハローイオン注入領域２６２を形成する。ハロードーパントは半導体基板２１０と同じ導電型を有する。ここで、予備ハローイオン注入領域２６２を形成する前に、低濃度不純物をゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、低濃度ドレイン領域（ＬＤＤ、図示せず）を形成することもできる。
図１６を参照すると、シリコン窒化物からなる第１スペーサ２４２をゲートパターン２３０の側壁に形成する。その後、シリコン窒化物からなる第２スペーサ２４４を第１スペーサ２４２上に形成して、第１スペーサ２４２及び第２スペーサ２４４とゲートパターン２３０で構成されたゲート構造物２２０を完成する。
図１７を参照すると、予備ハローイオン注入領域２６２をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面２１４と｛１００｝面である底面２１６を有する凹陥部２１２を形成すると共にハローイオン注入領域２６０を形成する。そうすると、第１スペーサ２４２及び第２スペーサ２４４の底面は凹陥部２１２を通じて露出される。ハローイオン注入領域２６０は凹陥部２１２の側面２１４を通じて露出される。
一方、エッチングガスの例としては塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）のうち、少なくとも一つのガスと混合されたガスを挙げることができる。また、以外のエッチングの条件は実施例１と同じである。
ここで、半導体基板２１０の中、ハロードーパントがイオン注入された部分ではシリコンと塩化水素との反応が更に活発に起きることができるようになる。したがって、ハロードーパントがイオン注入されていない半導体基板をエッチングして凹陥部２１２を形成する時間よりハロードーパントがイオン注入された半導体基板２１０をエッチングして凹陥部２１２を形成するときに、半導体基板２１０の垂直方向のエッチング時間が相対的に減少するようになって、スペーサの下に｛１１１｝面を容易に形成することができるようにする。
図１８を参照すると、シリコンゲルマニウムを凹陥部２１２内に導入する。シリコンゲルマニウムは凹陥部２１２の側面２１４と底面２１６からエピタキシャル成長して、エピタキシャル層２５０が凹陥部２１２内に形成される。ここで、凹陥部２１２は｛１１１｝面である側面２１４と｛１００｝面である底面２１６を有するので、エピタキシャル層２５０は｛１１１｝側面２１４から[１１１]方向に沿って成長した第１結晶構造２５０ａと、｛１００｝底面２１６から[１００]方向に沿って成長した第２結晶構造２５０ｂからなるヘテロ構造を有する。
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされたエピタキシャル層２５０を形成することができる。このようにして、不純物領域がエピタキシャル層２５０の側面と同じ境界を有する図１３に示したトランジスタを完成する。
一方、不純物領域はハローイオン注入領域２６０と異なる導電型を有する。例えば、ハローイオン注入領域２５０がＰ形であれば不純物領域はＮ形であり、又はその反対になる。ハローイオン注入領域２６０が不純物領域と異なる導電型を有するので、不純物領域内の不純物が半導体基板２１０に拡散することがハローイオン注入領域２６０によって抑制される。したがって、ソース領域とドレイン領域が近接になって発生する短チャンネル効果が抑制される。本実施例による不純物領域はエピタキシャル層２５０と一致する側面を有する。
実施例５
本実施例によるトランジスタは不純物領域２７０がエピタキシャル層２５０と側面が一致せず、エピタキシャル層２５０の側面よりゲートパターンの中央に拡散された側面を有することを除いては図１３に示した実施例４のトランジスタと実質的に同じ構成を有する。したがって、本実施例によるトランジスタに対する説明は省略し、製造方法に対して説明する。
図１９及び図２０は本発明の実施例５によってトランジスタを製造する方法を順次に示した断面図である。本実施例によってトランジスタを製造する方法は不純物領域を形成する工程を除いては実施例４の図１４乃至図１８を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ参照符号を付与し、エピタキシャル層の形成工程以後の工程に対して説明する。
図１９を参照すると、炭素、ホウ素、燐などのような不純物をエピタキシャル層２５０にイオン注入する。即ち、実施例４ではソースガスを同時に注入してドーピングされたエピタキシャル層２５０を成長させたが、本実施例による方法では、ドーピングされていないエピタキシャル層２５０を前に成長させた後に、不純物をドーピングされていないエピタキシャル層２５０に別途注入するようになる。
図２０を参照すると、前記イオン注入工程によってソース/ドレイン領域に該当する不純物領域２７０がゲート構造物２２０の両側に形成され、本実施例によるトランジスタが完成される。
ここで、不純物領域２７０はエピタキシャル層２５０の側面と一致せず、エピタキシャル層２５０の側面とゲートパターン２３０の中央との間に位置する側面を有する。このような不純物領域２７０は熱処理工程を通じて不純物を半導体基板１１０内に更に拡散させることによって形成することができる。又は、実施例４と同様に、不純物領域２７０がエピタキシャル層２５０の側面と同じ境界を有することもできる。
実施例６
図２１乃至図２６は、本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。本実施例によると、第１スペーサと第２スペーサを形成する工程の間にエピタキシャル層を成長させる工程を遂行して、図１３に示した同じトランジスタを製造する。したがって、同じ部材に同じ参照符号を付与する。
図２１を参照すると、絶縁膜パターン２３２、導電膜パターン２３４及びハードマスク膜パターン２３６が積層された構造で構成されたゲートパターン２３０を半導体基板２１０の｛１００｝である表面２１８上に形成する。
図２２を参照すると、シリコン窒化物からなる第１スペーサ２４２をゲートパターン２３０の側壁に形成する。
図２３を参照すると、第１スペーサ２４２をイオン注入マスクを用いてハロードーパントをゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、予備ハローイオン注入領域２６２を形成する。ハロードーパントは半導体基板２１０と同じ導電型を有する。ここで、予備ハローイオン注入領域２６２を形成する前に、低濃度不純物をゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、低濃度ドレイン領域（ＬＤＤ、図示せず）を形成することもできる。
図２４を参照すると、予備ハローイオン注入領域２６２をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面２１４と｛１００｝面である底面２１６を有する凹陥部２１２を形成すると共にハローイオン注入領域２６０を形成する。第１スペーサ２４２の底面は凹陥部２１２を通じて露出される。ハローイオン注入領域２６０は凹陥部２１２の側面２１４を通じて露出される。一方、エッチングガス及び条件は実施例１の説明と同じである。
図２５を参照すると、シリコンゲルマニウムを凹陥部２１２内に導入する。シリコンゲルマニウムは凹陥部２１２の側面２１４と底面２１６からエピタキシャル成長して、エピタキシャル層２５０が凹陥部２１２内に形成される。ここで、凹陥部２１２は｛１１１｝面である側面２１４と｛１００｝面である底面２１６を有するので、エピタキシャル層２５０は｛１１１｝側面２１４から[１１１]方向に沿って成長した第１決定構造２５０ａと、｛１００｝底面２１６から[１００]方向に沿って成長した第２結晶構造２５０ｂで構成されたヘテロ構造を有する。
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされたエピタキシャル層２５０を形成することができる。このようにすると、不純物領域はエピタキシャル層２５０の側面と同じ境界を有するようになる。
又は、実施例５と同様に、炭素、ホウ素、燐などのような不純物をエピタキシャル層２５０にイオン注入して、エピタキシャル層２５０と側面と一致せず、エピタキシャル層２５０の側面とゲートパターン２３０の中央との間に位置する側面を有する不純物領域２７０を形成することもできる。
図２６を参照すると、シリコン窒化物からなる第２スペーサ２４４を第１スペーサ２４２上に形成して、第１スペーサ２４２及び第２スペーサ２４４とゲートパターン２３０を含むゲート構造物２２０を完成して本実施例によるトランジスタを完成する。ここで、第２スペーサ２４４はエピタキシャル層２５０上に位置するようになる。
実施例７
図２７は、本発明の実施例７によるトランジスタを示した断面図である。
本実施例によるトランジスタは隆起された（ｅｌｅｖａｔｅｄ）エピタキシャル層１５５を有することを除いては図１に示した実施例１のトランジスタと実質的に同じ構成を有する。したがって、同じ部材に対しては同じ参照符号に示し、詳細な説明は省略する。
図２７を参照すると、実施例１のトランジスタでは、エピタキシャル層１５０が半導体基板１００の表面１１８と実質的に一致する表面を有する。反面、本実施例によるトランジスタでは、隆起されたエピタキシャル層１５５が半導体基板１１０の表面１１８より高い表面を有する。
一方、本実施例によってトランジスタを製造する方法はエピタキシャル層を成長させる工程を除いては実施例１の図２乃至図４を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ参照符号に示し、エピタキシャル層を形成する工程より先行する工程に対する説明は省略する。
図２７を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを実施例１より更に長い時間のうち、凹陥部１１２内に導入する。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６からエピタキシャル成長して、隆起されたエピタキシャル層１５５が凹陥部１１２内に形成される。隆起されたエピタキシャル層１５５は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５５ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５５ｂで構成されたヘテロ構造を有し、半導体基板１１０の表面１１８より高い表面を有する。
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされ隆起されたエピタキシャル層１５５を形成することができる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図２７に示したトランジスタを完成する。
又は、実施例２で説明したと同様に、ドーピングされていない隆起されたエピタキシャル層１５５を前に成長させた後、不純物をドーピングされていないエピタキシャル層１５５に別途に注入して隆起されたソース/ドレインを形成することもできる。
実施例８
図２８は本発明の実施例８による半導体装置のトランジスタを示す断面図である。
図２８を参照すると、本実施例による半導体装置のトランジスタ３００はシリコン基板、シリコンゲルマニウム基板などのような半導体基板３１０、半導体基板３１０上に形成されたゲート構造物３２０、ゲート構造物３２０の両側に形成された二つのエピタキシャル層３５０、エピタキシャル層３５０の側部に位置した低濃度不純物領域３８５、エピタキシャル層３５０の下部に位置した第１高濃度不純物領域３８０、及びエピタキシャル層３５０に形成された第２不純物領域を含む。
半導体基板３１０は｛１００｝面である第１表面３１８を有する。ゲート構造物３２０は第１表面３１８上に形成される。二つの凹陥部３１２がゲート構造物３２０の両側である第１表面３１８部位に形成され、第１表面３１８より低い｛１００｝面である第２表面３１６と、第１表面３１８及び第２表面３１６を連結する｛１１１｝面である第３表面３１４が半導体基板３１０に形成される。即ち、二つの凹陥部３１２は第２表面３１６に該当する底面３１６と、第３表面３１４に該当する側面３１４を有する。側面３１４は｛１１１｝面であるので、｛１００｝面である底面３１６と形成する角は理論的に５４．７°程度である。実際工程において、５０°以上（または５４．７°以上）、望ましくは５０°〜６５°（または５４．７〜６５°）であると、｛１１１｝面が形成されることとしてみなすことができる。
ゲート構造物３２０は、半導体基板３１０の第１表面３１８上に形成されたゲートパターン３３０、及びゲートパターン３３０の側壁に形成されたスペーサを含む。ゲートパターン３３０は、半導体基板３１０の第１表面３１８上に形成されたゲート絶縁膜パターン３３２、ゲート絶縁膜パターン３３２上に形成された導電膜パターン３３４、及び導電膜パターン３３４上に形成されたハードマスク膜パターン３３６を含む。ゲート絶縁膜パターン３３２の下部に位置した半導体基板３１０の表面３１８部位が第２不純物領域を選択的に電気的に連結させるチャンネル層になる。一方、ゲート絶縁膜パターン３３２は、シリコン酸化膜、シリコン酸化窒化膜、金属酸化膜、金属酸化窒化膜などを含むことができる。導電膜パターン３３４は、タングステン、銅、アルミニウムまたは窒化金属膜のような金属膜を含むことができる。ハードマスク膜パターン３３６は、シリコン窒化膜を含むことができる。
本実施例によるスペーサは、ゲートパターン３３０の側壁に形成された第１スペーサ３４２、及び第１スペーサ３４２上に形成された第２スペーサ３３４を含む二重構造である。二重構造のスペーサはチャンネル層の長さが確保されるようにして、短チャンネル効果を抑制させる役割を果たす。特に、凹陥部３１２の側面３１４は、ゲートパターン３３０と第２スペーサ３４４との間に位置する。本実施例による第１スペーサ３４２及び第２スペーサ３４４は、例えば、シリコン窒化物のような同一物質で形成してもよい。反面、第１スペーサ３４２及び第２スペーサ３４４は互いに異なる物質で形成してもよい。例えば、第１スペーサ３４２は酸化物で形成され、第２スペーサ３４４は窒化物で形成されてもよい。他の実施例によって、スペーサは一つで形成された単一スペーサであることができる。
第１濃度を有する低濃度不純物領域３８５（ＬＤＤ）は、半導体基板３１０の第３表面３１４の下部に位置する。低濃度不純物領域３８５は、第３表面３１４に第１不純物をイオン注入することによって形成することができる。第１不純物の例としては、炭素、ホウ素、燐などを挙げることができる。
第１高濃度不純物領域３８０は、半導体基板３１０の第２表面３１６の下部に位置する。第１高濃度不純物領域３８０は、低濃度不純物領域３８５の第１濃度より高い第２濃度を有する。第１不純物領域３８０は、第２表面３１６に第２不純物をイオン注入することによって形成することができる。第２不純物の例としては、炭素、ホウ素、燐などを挙げることができる。
エピタキシャル層３５０は、凹陥部３１２内に形成され、第１高濃度不純物領域３８０上に位置する。即ち、エピタキシャル層３５０は第２表面３１６を境界として第１高濃度不純物領域３８０と接するようになる。ここで、エピタキシャル層３５０はシリコンゲルマニウムを含むことができる。シリコンゲルマニウムが凹陥部３１２の側面３１４と底面３１６からエピタキシャル成長することによってエピタキシャル層３５０が形成される。したがって、エピタキシャル層３５０は｛１１１｝である側面と｛１００｝である底面を有するようになる。
エピタキシャル層３５０に第３不純物をイオン注入して、第３濃度を有する第２高濃度不純物領域が形成される。ここで、第３不純物の例としては、炭素、ホウ素、燐などを挙げることができる。また、第２高濃度不純物領域の第３濃度は、低濃度不純物領域３８５の第１濃度よりは高く、第１高濃度不純物領域３８０の第２濃度と実質的に同一である。第１高濃度不純物領域３８０と第２高濃度不純物領域とが一つのソース/ドレイン領域を形成するようになる。一方、本実施例によると、第２高濃度不純物領域がエピタキシャル層３５０と実質的に一致する。したがって、第２高濃度不純物領域の側面とエピタキシャル層３５０の側面は互いに一致する。
図２９ないし図３４は、図２８に示したトランジスタを製造する方法を順次に示す断面図である。
図２９を参照すると、ゲートパターン３３０をシリコン基板、シリコンゲルマニウム基板のような半導体基板３１０の｛１００｝である表面３１８上に形成する。具体的に、酸化物のような絶縁膜（図示せず）を半導体基板３１０の表面３１８上に形成する。タングステンのような金属物質からなる導電膜（図示せず）を絶縁膜上に形成する。シリコン窒化物のようなハードマスク膜（図示せず）を導電膜上に形成する。その後、フォトレジストパターンをエッチングマスクとして用いて、ハードマスク膜、導電膜及び絶縁膜を部分的にエッチングして、絶縁膜パターン３３２、導電膜パターン３３４及びハードマスク膜パターン３３６が積層された構造を有するゲートパターン３３０を形成する。
図３０を参照すると、第１不純物をゲートパターン３３０をイオン注入マスクとして使用して半導体基板３１０の表面３１８にイオン注入して、第１濃度を有する予備低濃度不純物領域３８７を形成する。第１不純物の例としては、炭素、ホウ素、燐などを挙げることができる。
図３１を参照すると、第１シリコン窒化膜（図示せず）をゲートパターン３３０と基板３１０上に形成する。第１シリコン窒化膜をエッチングして、第１スペーサ３４２をゲートパターン３３０の側壁に形成する。その後、第２シリコン窒化膜（図示せず）をゲートパターン３３０、第１スペーサ３４２及び基板３１０上に形成する。第２シリコン窒化膜をエッチして、第２スペーサ３４４を第１スペーサ３４２上に形成して、第１スペーサ３４２及び第２スペーサ３４４とゲートパターン３３０で構成されたゲート構造物３２０を完成する。
図３２を参照すると、ゲート構造物３２０の両側である半導体基板３１０の表面３１８部位をエッチングガスを使用して部分的にエッチングし、｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有する凹陥部３１２を形成する。そうすると、第１スペーサ３４２及び第２スペーサ３４４の底面は凹陥部３１２を通じて露出される。また、前記エッチング工程によって予備低濃度不純物領域３８７も部分的に除去され、ゲート構造物３２０の下部に位置する低濃度不純物領域３８５が形成される。低濃度不純物領域３８５は凹陥部３１２の側面３１４を通じて部分的に露出される。ここで、半導体基板３１０をエッチングするためのエッチングガスの例としては塩化水素ＨＣＩを挙げることができる。
本実施例においては、５００〜８５０℃の温度にて、望ましくはこれより低い５００〜７００℃の温度にて、塩化水素ガスとＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＳｉＨ２Ｃｌ２：ＤＣＳ）などのような水素含有ガスの混合雰囲気で行うことが望ましい。
図３３を参照すると、第２不純物を凹陥部３１２の底面３１６にイオン注入し、第１濃度より高い第２濃度を有する第１高濃度不純物領域３８０を形成する。第２不純物の例としては、炭素、ホウ素、燐などを挙げることができる。
図３４を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを凹陥部３１２内に導入する。シリコンゲルマニウムが凹陥部３１２の側面３１４と底面３１６からエピタキシャル成長して、エピタキシャル層３５０が凹陥部３１２内に形成される。エピタキシャル成長工程は化学的気相蒸着工程（ＣＶＤ）であることができる。ここで、凹陥部３１２は｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有するので、エピタキシャル層３１５は｛１１１｝側面３１４から[１１１]方向に沿って成長した第１結晶構造３５０ａと、｛１００｝底面３１６から[１００]方向に沿って成長した第２結晶構造３５０ｂからなるヘテロ構造を有する。
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して、第３不純物がドーピングされたエピタキシャル層３５０を形成する。結果的に、第１高濃度不純物領域３８０と第２高濃度不純物領域で構成されたソース/ドレイン領域がゲート構造物３２０の両側に形成される。このようにして、第２高濃度不純物領域がエピタキシャル層３５０の側面と同一の境界を有する図２８に示したトランジスタを完成する。
実施例９
本実施例によるトランジスタは、第２高濃度不純物領域３７０がエピタキシャル層３５０と側面と一致せず、エピタキシャル層３５０の側面よりゲートパターンの中央に拡散された側面を有することを除いては図２８に示した実施例８のトランジスタと実質的に同一の構成を有する。したがって、本実施例によるトランジスタに対する重複された説明は省略し、製造方法に対してのみ説明する。
図３５及び図３６は、本実施例の実施例９によってトランジスタを製造する方法を順次に示した断面図である。本実施例にしたがってトランジスタを製造する方法は不純物領域を形成する工程を除いては実施例８の図２９ないし図３４を参照にして説明した工程と実質的に同一である。したがって、同一の部材に対しては同一の参照番号を示し、エピタキシャル層の形成工程以後の工程に対してのみ説明する。
図３５を参照すると、炭素、ホウ素、燐などのような第３不純物をエピタキシャル層３５０にイオン注入する。即ち、実施例８においてはソースガスと共に不純物ガスを同時に注入しドーピングされたエピタキシャル層３５０を成長させたが、本実施例による方法ではドーピングされていないエピタキシャル層３５０を優先成長させた後、第３不純物をドーピングされていないエピタキシャル層３５０に別途に注入する。
図３６を参照すると、前記イオン注入工程によって注入された不純物をアニーリングして第２高濃度不純物領域３７０をゲート構造物３２０の両側に形成することで、本実施例によるトランジスタを完成する。
ここで、第２高濃度不純物領域３７０は、エピタキシャル層３５０と側面と一致せず、エピタキシャル層３５０の側面よりゲートパターン３３０の中央と近接した側面を有する。このような第２高濃度不純物領域３７０は熱処理工程を通じて第３不純物を半導体基板３１０内にさらに拡散させることで形成することができる。また、実施例８と同様に、第２高濃度不純物領域３７０がエピタキシャル層３５０の側面と同一の境界を有することもできる。
実施例１０
本実施例によるトランジスタは製造方法が異なることを除いては実施例８と同一である。したがって、トランジスタに対する重複された説明は省略し、製造方法に対してのみ説明する。したがって、製造方法の説明で実施例８と同一の部材については同一の参照符号を付与する。
図３７ないし図４３は本発明の実施例１０により図２８に示したトランジスタを製造する方法を順次に示す断面図である。本発明によると、第１スペーサと第２スペーサを形成する工程の間にエピタキシャル層を成長させる工程を行い、図２８に示した同一のトランジスタを製造する。
図３７を参照すると、絶縁膜パターン３３２、導電膜パターン３３４及びハードマスク膜パターン３３６が積層された構造からなるゲートパターン３３０を半導体基板３１０の｛１００｝である表面３１８上に形成する。
図３８を参照すると、第１不純物をゲートパターン３３０をイオン注入マスクとして用いて半導体基板３１０の表面３１８にイオン注入して、第１濃度を有する予備低濃度不純物領域３８７を形成する。
図３９を参照すると、シリコン窒化物からなる第１スペーサ３４２をゲートパターン３３０の側壁に形成する。
図４０を参照すると、ゲートパターン３３０の両側である半導体基板３１０の表面３１８部位をエッチングガスを用いて部分的にエッチングし、｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有する凹陥部３１２を形成する。また、前記エッチング工程によって予備低濃度不純物領域３８７も部分的に除去され、ゲートパターン３３０の下部に位置する低濃度不純物領域３８５が形成される。ここで、第１スペーサ３４２の底面は凹陥部３１２を通じて露出される。また、低濃度不純物領域３８５も凹陥部３１２の側面３１４を通じて部分的に露出される。
エッチングガスの例としては、実施例８で説明したように、塩化水素ＨＣｌとＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＳｉＨ２Ｃｌ２：ＤＣＳ）のうち少なくとも一つが混合されたガスを挙げることができる。他のエッチング条件などは実施例８で説明したことと同一である。
図４１を参照すると、第２不純物を凹陥部３１２の底面３１６にイオン注入し、第１濃度より高い第２濃度を有する第１高濃度不純物領域３８０を形成する。第２不純物の例としては、炭素、ホウ素、燐などを挙げることができる。
図４２を参照すると、シリコンゲルマニウムを凹陥部３１２内に注入する。シリコンゲルマニウムは凹陥部３１２の側面３１４と底辺３１６からエピタキシャル成長して、エピタキシャル層３５０が凹陥部３１２内に形成される。ここで、凹陥部３１２は｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有するので、エピタキシャル層３５０は｛１１１｝側面３１４から［１１１］方向に沿って成長した第１結晶構造３５０ａと、｛１００｝底面３１６から［１００］方向に沿って成長した第２結晶構造３５０ｂからなるヘテロ構造を有する。ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような第３不純物を含むガスを同時に注入して、第３不純物がドーピングされたエピタキシャル層３５０を形成することができる。
図４３を参照すると、シリコン窒化物からなる第２スペーサ３４４を第１スペーサ３４２上に形成し、第１スペーサ３４２及び第２スペーサ３４４とゲートパターン３３０を含むゲート構造物３２０を完成する。第２スペーサ３４４はエピタキシャル層３５０上に位置する。このようにして、第２高濃度不純物領域がエピタキシャル層３５０の側面と同一の境界を有する図２８に示したトランジスタを完成する。
または、実施例９のように、炭素、ホウ素、燐などのような第３不純物をエピタキシャル層３５０にイオン注入して、エピタキシャル層３５０と側面と一致せずエピタキシャル層３５０の側面よりゲートパターン３００の中央と近接した側面を有する第２高濃度不純物領域３７０を形成することもできる。
実施例１１
図４４は本発明の実施例１１による半導体装置のトランジスタを示す断面図である。
図４４を参照すると、本実施例による半導体装置のトランジスタ４００は半導体基板４１０、半導体基板４１０上に形成されたゲート構造物４２０、ゲート構造物４２０の両側に形成された２個のエピタキシャル層４５０、エピタキシャル層４５０の側部に位置した低濃度不純物領域４８５、エピタキシャル層４５０の下部に位置した第１高濃度不純物領域４８０、エピタキシャル層４５０に形成された第２高濃度不純物領域、及びハローイオン注入領域４６０を含む。
半導体基板４１０は、｛１００｝面である第１表面４１８、第１表面４１８より低い第２表面４１６、及び第１及び第２表面４１８、４１６を連結する｛１１１｝面である第３表面４１４を有する。第２及び第３表面４１６、４１４は、２個の凹陥部４１２を半導体基板４１０の第１表面４１８に形成することによって形成される。即ち、２個の凹陥部４１２は、第２表面４１６に該当する底面と、第３表面４１４に該当する側面を有する。
ゲート構造物４２０は、半導体基板４１０の第１表面４１８上に形成されたゲートパターン４３０、及びゲートパターン４３０の側壁に形成されたスペーサを含む。ゲートパターン４３０は、ゲート絶縁膜パターン４３２、導電膜パターン４３４、及びハードマスク膜パターン４３６を含む。スペーサは、第１スペーサ４４２と第２スペーサ４４４で構成された二重構造である。凹陥部４１２の側面４１４は、ゲートパターン４３０と第２スペーサ４４４との間に位置する。
第１濃度を有する低濃度不純物領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）４８５は、半導体基板４１０の第３表面４１４の下部に位置する。低濃度不純物領域４８５は、第３表面４１４に第１不純物をイオン注入することによって形成することができる。第１不純物の例としては、炭素、ホウ素、燐等が挙げられる。
第１濃度より高い第２濃度を有する第１高濃度不純物領域４８０は、半導体基板４１０の第２表面４１６の下部に位置する。第１不純物領域４８０は、第２表面４１６に第２不純物をイオン注入することによって形成することができる。第２不純物の例としては、炭素、ホウ素、燐等が挙げられる。
シリコンゲルマニウムからなるエピタキシャル層４５０が凹陥部４１２内に形成される。エピタキシャル層４５０は、｛１１１｝である側面と、｛１００｝である底面を有する。
エピタキシャル層４５０に第３不純物をイオン注入して、第２高濃度不純物領域が形成される。本実施例による第２高濃度不純物領域は、エピタキシャル層４５０と実質的に一致する側面を有する。
ハローイオン注入領域４６０がエピタキシャル層４５０の側面と接するように、半導体基板４１０内に形成される。特に、低濃度不純物領域４８５は、ハローイオン注入領域４６０内に位置する。ハローイオン注入領域４６０は、第２高濃度不純物領域と異なる導電型を有し、第２高濃度不純物領域内の第３不純物が半導体基板４１０に拡散されることを防止する役割を果たす。
図４５乃至図５１は、図４４に図示されたトランジスタを製造する方法を順次に示す断面図である。
図４５を参照すると、絶縁膜パターン４３２、導電膜パターン４３４、及びハードマスク膜パターン４３６が積層された構造で構成されたゲートパターン４３０を半導体基板４１０の｛１００｝である表面４１８上に形成する。
図４６を参照すると、ハロードーパントをゲートパターン４３０の両側である半導体基板４１０部位にイオン注入して、予備ハローイオン注入領域４６２を形成する。ハロードーパントは、半導体基板４１０と同じ導電型を有する。
図４７を参照すると、第１不純物をゲートパターン４３０をイオン注入マスクとして使用して、半導体基板４１０の表面４１８にイオン注入して、第１濃度を有する予備低濃度不純物領域４８７を形成する。予備低濃度不純物領域４８７は、予備ハローイオン注入領域４６２内に位置する。
図４８を参照すると、シリコン窒化物からなる第１スペーサ４４２をゲートパターン４３０の側壁に形成する。その後、シリコン窒化物からなる第２スペーサ４４４を第１スペーサ４４２上に形成して、第１及び第２スペーサ４４２、４４４とゲートパターン４３０からなるゲート構造物４２０を完成する。
図４９を参照すると、予備ハローイオン注入領域４６２と予備低濃度不純物領域４８７を、エッチングガスを使用して部分的にエッチングして、｛１１１｝面である側面４１４と｛１００｝面である底面４１６を有する凹陥部４１２、ハローイオン注入領域４６０及び低濃度不純物領域４８５を形成する。そうすると、第１及び第２スペーサ４４２、４４４の底面は、凹陥部４１２を通じて露出される。ハローイオン注入領域４６０と低濃度不純物領域４８５は、凹陥部４１２の側面４１４を通じて露出される。低濃度不純物領域４８５は、ハローイオン注入領域４６０内に位置する。
一方、エッチングガスの例としては、塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４、及びジクロロシラン（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ（ＳｉＨ２Ｃｌ２）：ＤＣＳ）のうち、少なくとも一つのガスと混合されたガスが挙げられる。又、他のエッチング条件は、実施例８と同じである。
ここで、半導体基板４１０のうち、ハロードーパントがイオン注入された部分では、シリコンと塩化水素間の反応がより活発に発生することができる。したがって、ハロードーパントがイオン注入されない半導体基板をエッチングして、凹陥部４１２を形成する時間よりハロードーパントがイオン注入された半導体基板４１０をエッチングして、凹陥部４１２を形成する時、半導体基板４１０の垂直方向へのエッチング時間が相対的に減少され、スペーサの下に｛１１１｝面を容易に形成することができる。
図５０を参照すると、第２不純物を凹陥部４１２の底面４１６にイオン注入して、第１濃度より高い第２濃度を有する第１高濃度不純物領域４８０を形成する。第２不純物の例としては、炭素、ホウ素、燐等が挙げられる。
図５１を参照すると、シリコンゲルマニウムを凹陥部４１２内に導入する。シリコンゲルマニウムは、凹陥部４１２の側面４１４と底面４１６からエピタキシャル成長して、エピタキシャル層４５０が凹陥部４１２内に形成される。ここで、凹陥部４１２は、｛１１１｝面である側面４１４と｛１００｝面である底面４１６を有するので、エピタキシャル層４５０は、｛１１１｝側面４１４から［１１１］方向に沿って成長した第１結晶構造４５０ａと、｛１００｝底面４１６から［１００］方向に沿って成長した第２結晶構造４５０ｂで構成されたヘテロ構造を有する。
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐等の第３不純物を含むガスを同時に注入して、第３不純物がドーピングされたエピタキシャル層４５０を形成することができる。このようにして、第２高濃度不純物領域がエピタキシャル層４５０の側面と同じ境界を有する図４４に図示したトランジスタを完成する。
一方、第２高濃度不純物領域は、ハローイオン注入領域４６０と異なる導電型を有する。例えば、ハローイオン注入領域４６０がＰ型であれば、第２高濃度不純物領域はＮ型であり、又は、その逆になる。ハローイオン注入領域４６０が第２高濃度不純物領域と異なる導電型を有するので、第２高濃度不純物領域内の第３不純物が半導体基板４１０に拡散されることがハローイオン注入領域４６０によって抑制される。したがって、ソース領域とドレイン領域が近接することによって発生される短チャンネル効果が抑制される。本実施例による第２高濃度不純物領域は、エピタキシャル層４５０と一致する側面を有する。
実施例１２
本実施例によるトランジスタは、第２高濃度不純物領域４７０がエピタキシャル層４５０と側面と一致しなく、エピタキシャル層４５０の側面よりゲートパターンの中央に拡散された側面を有することを除いては、図４４に図示された実施例１１のトランジスタと実質的に同じ構成で構成される。したがって、本実施例によるトランジスタについての重複説明は省略し、製造方法についてのみ説明する。
図５２及び図５３は、本発明の実施例１２によってトランジスタを製造する方法を順次に示す断面図である。本実施例によってトランジスタを製造する方法は、第２高濃度不純物領域を形成する工程を除いては、実施例１１の図４５乃至図５１を参照として説明した工程と実質的に同じである。したがって、同じ部材には同じ参照符号を付与して、エピタキシャル形成工程以後の工程についてのみ説明する。
図５２を参照すると、炭素、ホウ素、燐等の第３不純物をエピタキシャル層４５０にイオン注入する。即ち、実施例１１では、ソースガスとともに不純物ガスを同時に注入して、ドーピングされたエピタキシャル層４５０を成長させたが、本実施例による方法では、ドーピングされないエピタキシャル層４５０をまず成長させた後、不純物がドーピングされないエピタキシャル層４５０に別に注入する。
図５３を参照すると、前記イオン注入工程によって第２高濃度不純物領域４７０がゲート構造物４２０の両側に形成され、本実施例によるトランジスタが完成される。
ここで、第２高濃度不純物領域４７０は、エピタキシャル層４５０と側面と一致しなく、エピタキシャル層４５０の側面よりゲートパターン４３０の中央と近接した側面を有する。このような第２高濃度不純物領域４７０は、熱処理工程を通じて第３不純物を半導体基板４１０内により拡散させることによって形成されることができる。又は、実施例１１と同様に、第２高濃度不純物領域４７０がエピタキシャル層４５０の側面と同じ境界を有することができる。
実施例１３
図５４乃至図６１は、本発明の実施例１３によって、図４４に図示されたトランジスタを製造する方法を順次に示す断面図である。本実施例によると、第１スペーサと第２スペーサを形成する工程の間にエピタキシャル層を成長させる工程を行って、図４４に図示した同じトランジスタを製造する。したがって、同じ部材には同じ参照符号を付与する。
図５４を参照すると、絶縁膜パターン４３２、導電膜パターン４３４、及びハードマスク膜パターン４３６が積層された構造で構成されたゲートパターン４３０を半導体基板４１０の｛１００｝である表面４１８上に形成する。
図５５を参照すると、シリコン窒化物からなる第１スペーサ４４２をゲートパターン４３０の側壁に形成する。
図５６を参照すると、第１スペーサ４４２をイオン注入マスクとして使用して、ハロードーパントをゲートパターン４３０の両側である半導体基板４１０部位にイオン注入して、予備ハローイオン注入領域４６２を形成する。ハロードーパントは、半導体基板４１０と同じ導電型を有する。
図５７を参照すると、第１不純物をゲートパターン４３０をイオン注入マスクとして使用して、半導体基板４１０の表面４１８にイオン注入して、第１濃度を有する予備低濃度不純物領域４８７を形成する。予備低濃度不純物領域４８７は、予備ハローイオン注入領域４６２内に位置する。
図５８を参照すると、予備ハローイオン注入領域４６２と予備低濃度不純物領域４８７を、エッチングガスを使用して部分的にエッチングして、｛１１１｝面である側面４１４と｛１００｝面である底面４１６を有する凹陥部４１２、ハローイオン注入領域４６０及びハローイオン注入領域４６０内に位置する低濃度不純物領域４８５を形成する。第１スペーサ４４２の底面は、凹陥部４１２を通じて露出される。ハローイオン注入領域４６０と低濃度不純物領域４８５は、凹陥部４１２の側面４１４を通じて露出される。一方、エッチングガス及び条件は、実施例８で説明したものと同じである。
図５９を参照すると、第２不純物を凹陥部４１２の底面４１６にイオン注入して、第１濃度より高い第２濃度を有する第１高濃度不純物領域４８０を形成する。第２不純物の例としては、炭素、ホウ素、燐等が挙げられる。
図６０を参照すると、シリコンゲルマニウムを凹陥部２１２内に導入する。シリコンゲルマニウムは、凹陥部４１２の側面４１４と底面４１６からエピタキシャル成長して、エピタキシャル層４５０が凹陥部４１２内に形成される。ここで、凹陥部４１２は、｛１１１｝面である側面４１４と｛１００｝面である底面４１６を有するので、エピタキシャル層４５０は、｛１１１｝側面４１４から［１１１］方向に沿って成長した第１結晶構造４５０ａと、｛１００｝底面４１６から［１００］方向に沿って成長した第２結晶構造４５０ｂで構成されたヘテロ構造を有する。
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐等のような第３不純物を含むガスを同時に注入して、第３不純物がドーピングされたエピタキシャル層４５０を形成することができる。このようにすると、第２高濃度不純物領域は、エピタキシャル層４５０の側面と同じ境界を有することになる。
又は、実施例１２と同様に、炭素、ホウ素、燐等の第３不純物をエピタキシャル層４５０にイオン注入して、エピタキシャル層４５０と側面と一致しなく、エピタキシャル層４５０の側面よりゲートパターン４３０の中央と近接した側面を有する第２高濃度不純物領域４７０を形成することもできる。
図６１を参照すると、シリコン窒化物からなる第２スペーサ４４４を第１スペーサ４４２上に形成して、第１及び第２スペーサ４４２、４４４とゲートパターン４３０を含むゲート構造物４２０を完成して、本実施例によるトランジスタを完成する。ここで、第２スペーサ４４４は、エピタキシャル層４５０上に位置する。
実施例１４
図６２は、本発明の実施例１４によるトランジスタを示す断面図である。
本実施例によるトランジスタ３００ａは、隆起されたエピタキシャル層３５５を有するという点を除いては、図２８に図示された実施例８のトランジスタ３００と実質的に同じ構成で構成される。したがって、同じ部材には同じ参照符号を付与して、その重複説明は省略する。
図６２を参照すると、実施例８のトランジスタ３００では、エピタキシャル層３５０が半導体基板３１０の表面３１８と実質的に一致する表面を有する。反面、本実施例によるトランジスタ３００ａでは、隆起されたエピタキシャル層３５５が半導体基板３１０の表面３１８より高い表面を有する。
一方、本実施例によってトランジスタを製造する方法は、エピタキシャル層を成長させる工程を除いては、実施例８の図２９乃至図３３を参照して説明した工程と実質的に同じである。したがって、同じ部材には同じ参照符号を付与して、エピタキシャル層を形成する工程より先行する工程についての説明は省略する。
図６２を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを、実施例８より長い時間の間、凹陥部３１２内に導入する。シリコンゲルマニウムが凹陥部３１２の側面３１４と底面３１６からエピタキシャル成長して、隆起されたエピタキシャル層３５５が凹陥部３１２内に形成される。隆起されたエピタキシャル層３５５は、｛１１１｝側面３１４から［１１１］方向に沿って成長した第１結晶構造３５５ａと、｛１００｝底面３１６から［１００］方向に沿って成長した第２結晶構造３５５ｂで構成されたヘテロ構造を有し、半導体基板３１０の表面３１８より高い表面を有する。
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐等の第３不純物を含むガスを同時に注入して、第３不純物がドーピングされ、隆起されたエピタキシャル層３５５を形成することができる。このようにして、第２高濃度不純物領域がエピタキシャル層３５０の側面と同じ境界を有する図６２に図示したトランジスタを完成する。
又は、実施例９で説明したように、ドーピングされない隆起されたエピタキシャル層３５５をまず成長させた後、第３不純物をドーピングされない隆起されたエピタキシャル層３５５に別に注入して、隆起されたソース／ドレインを形成することもできる。
実施例１５
図６３は、本発明の実施例１５による半導体装置のトランジスタを示す断面図である。
本実施例によるトランジスタ３００ｂは、ゲート構造物３２０ｂを除いては実施例８によるトランジスタ３００と実質的に同一の構成を有する。したがって、同一の部材に対しては同一の参照符合で示し、また同一部材に対する説明は省略する。
図６３を参照すると、本実施例による半導体装置のトランジスタ３００ｂは、半導体基板３１０、半導体基板３１０上に形成されたゲート構造物３２０ｂ、ゲート構造物３２０ｂの両側に形成された二つのエピタキシャル層３５０、エピタキシャル層３５０の側部に位置した第１高濃度不純物領域３８５、及びエピタキシャル層３５０に形成された第２高濃度不純物領域を含む。
ゲート構造物３２０ｂは、半導体基板３１０の第１表面３１８上に形成されたゲートパターン３３０ｂ、及びゲートパターン３３０ｂの側壁に形成されたスペーサを含む。ゲートパターン３３０ｂは、半導体基板３１０の第１表面３１８上に形成されたゲート絶縁膜パターン３３２、ゲート絶縁膜パターン３３２上に形成された導電膜パターン、及び導電膜パターン３３４上に形成されたエピタキシャルゲート層３３８を含む。
ここで、エピタキシャルゲート層３３８は、エピタキシャル層３５０と共に形成される。したがって、エピタキシャルゲート層３３８は、エピタキシャル３５０と実質的に同一である材質からなる。
一方、本実施例によるトランジスタ３００ｂは、低濃度不純物領域３８５と第１高濃度不純物領域３８０を有することと例示しましたが、低濃度不純物領域３８５と第１高濃度不純物領域３８０は省略することができる。
図６４乃至図６９は、図６３に示したトランジスタを製造する方法を順次に示した断面図である。
図６４を参照すると、酸化物のような絶縁膜（図示せず）を半導体基板３１０の表面３１８上に形成する。タングステンのような金属物質からなる導電膜（図示せず）を絶縁膜上に形成する。その後、フォトレジストパターン（図示せず）を導電膜上に形成する。その後、フォトレジストパターンをエッチングマスクとして用いて導電膜と絶縁膜を部分的にエッチングして、ゲート絶縁膜パターン３３２と導電膜パターン３３４を形成する。
図６５を参照すると、第１不純物をゲートパターン３３０をイオン注入マスクとして用いて半導体基板３１０の表面３１８にイオン注入して、第１濃度を有する予備低濃度不純物領域３８７を形成する。
図６６を参照すると、第１シリコン窒化膜（図示せず）をゲート絶縁膜パターン３３２、導電膜パターン３３４、及び基板３１０上に形成する。第１シリコン窒化膜をエッチして、第１スペーサ３４２を導電膜パターン３３４の側壁に形成する。その後、第２シリコン窒化膜（図示せず）を導電膜パターン３３４、第１スペーサ３４２、及び基板３１０上に形成する。第２シリコン窒化膜をエッチして、第２スペーサ３４４を第１スペーサ３４２上に形成する。
図６７を参照すると、導電膜パターン３３４の両側である半導体基板３１０の表面３１８部位をエッチングガスを用いて部分的にエッチングして、｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有する凹陥部３１２を形成する。前記エッチング工程によって予備低濃度不純物領域３８７も部分的に除去され、低濃度不純物領域３８５が形成される。第１スペーサ３４２及び第２スペーサ３４４の底面は凹陥部３１２を通じて露出される。
図６８を参照すると、第２不純物を凹陥部３１２の底面にイオン注入して、第１濃度より高い第２濃度を有する第２不純物領域３８０を形成する。
図６９を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを凹陥部３１２内に導入する。シリコンゲルマニウムが凹陥部３１２の側面３１４と底面３１６からエピタキシャル成長して、エピタキシャル層３５０が凹陥部３１２内に形成される。これと同時に、シリコンゲルマニウムが導電膜パターン３３４の表面から成長して、エピタキシャルゲート層３３８が導電膜パターン３３４上に形成される。結果的に、ゲート絶縁膜パターン３３２と導電膜パターン３３４及びエピタキシャルゲート層３３８が積層された構造で構成されたゲートパターン３３０ｂが完成し、したがって、ゲートパターン３３０ｂと第１スペーサ３４２及び第２スペーサ３４４で構成されたゲート構造物３２０ｂが完成する。
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような第３不純物を含むガスを同時に流入して、第３不純物がドーピングされたエピタキシャル層３５０を形成する。結果的に、第１高濃度不純物領域３８０と第２高濃度不純物領域で構成されたソース／ドレイン領域がゲート構造物３２０ｂの両側に形成される。このようにして、第２高濃度不純物領域がエピタキシャル層３５０の側面と同一の境界を有する図６３に示したトランジスタを完成する。
トランジスタの製造
実施例１５によるトランジスタの製造
図６４乃至図６９に示したトランジスタの製造方法によって、図６３に示したトランジスタ３００ｂを製造した。具体的には、半導体基板３１０の｛１００｝面である表面３１８上にゲート絶縁膜３３２と導電膜を順次形成した。導電膜を部分的にエッチングして、導電膜パターン３３４を形成した。導電膜パターン３３４をイオン注入マスクとして用いて半導体基板３１０に第１不純物をイオン注入して、予備低濃度不純物領域３８７を形成した。第１スペーサ３４２及び第２スペーサ３４４を導電膜パターン３３４の側壁上に形成した。導電膜パターン３３４の両側部位である半導体基板３１０を部分的にエッチングして、｛１１１｝面である側面３１４と｛１００｝面である底面３１６を有する凹陥部３１２を形成した。これと同時に、予備低濃度不純物領域３８７を部分的に除去して低濃度不純物領域３８５を形成した。導電膜パターン３３４をイオン注入マスクとして用いて凹陥部３１２の底面に第２不純物をイオン注入し、第１高濃度不純物領域３８０を形成した。シリコンゲルマニウムを半導体基板３１０上に導入して、凹陥部３１２内にエピタキシャル層３５０を成長させると共に導電膜パターン３３４の表面からエピタキシャルゲート層３３８を成長させた。第３不純物をエピタキシャル層３５０にイオン注入し、第２高濃度不純物領域を形成した。
比較例１
図７０は、従来のトランジスタ５００の一例を示す。図７０を参照すると、従来のトランジスタ５００は、半導体基板５１０、半導体基板５１０上に形成されたゲート構造物５２０、ゲート構造物５２０の両側に形成された高濃度不純物領域５７０、及び高濃度不純物領域５７０の側部に位置した低濃度不順物領域５８５を含む。
図７０に示したトランジスタ５００を比較例１として製造した。具体的に、半導体基板５１０の表面上にゲート絶縁膜５３２と導電膜とハードマスク膜を順次形成した。導電膜とハードマスク膜を部分的にエッチングして、ゲート絶縁膜５３２と導電膜パターン５３４及びハードマスク膜パターン５３６が積層されたゲートパターン５３０を形成した。ゲートパターン５３０をイオン注入マスクとして用いて第１不純物を半導体基板５１０にイオン注入して低濃度不純物領域５８５を形成した。ゲートパターン５３０の両側壁に第１スペーサ５４２及び第２スペーサ５４４を順次形成して、ゲート構造物５２０を完成した。ゲート構造物５２０をイオン注入マスクとして用いて第２不純物を半導体基板５１０にイオン注入して、高濃度不純物領域５７０を形成することで、比較例１のトランジスタ５００を完成した。
比較例２
図７１は、従来のトランジスタ６００の他の例を示す。図７１に示したトランジスタ６００は、製造方法が異なることを除いては、図６３に示したトランジスタ３００ｂと実質的に同一に構成される。したがって、図７１に示したトランジスタ６００に対する説明は省略する。
図７１に示したトランジスタ６００を比較例２として製造した。具体的に、半導体基板６１０の｛１００｝面である表面６１８上にゲート絶縁膜６３２と導電膜を順次形成した。導電膜を部分的にエッチングして、導電膜パターン６３４を形成した。導電膜パターン６３４をイオン注入マスクとして用いて半導体基板６１０に第１不純物をイオン注入して、予備低濃度不純物領域を形成した。第１スペーサ６４２及び第２スペーサ６４４は、導電膜パターン６３４の側壁上に形成した。導電膜パターン６３４をイオン注入マスクとして用いて半導体基板６１０に第２不純物をイオン注入して、第１予備高濃度不純物領域を形成した。導電膜パターン６３４の両側部位である半導体基板６１０を部分的にエッチングして、｛１１１｝面である側面６１４と｛１００｝面である底面６１６を有する凹陥部６１２を形成した。これと同時に、予備低濃度不純物領域と第１予備高濃度不純物領域を部分的に除去して、低濃度不純物領域６８５と第１高濃度不純物領域５８０を形成した。シリコンゲルマニウムを半導体基板６１０上に導入して、凹陥部６１２内にエピタキシャル層６５０を成長させると共に導電膜パターン６３４の表面からエピタキシャルゲート層６３８を成長させた。第３不純物をエピタキシャル層６５０にイオン注入して、第２高濃度不純物領域を形成した。
接合漏洩電流及び電流利得率（Ｄｒｉｖｅ Ｃｕｒｒｅｎｔ Ｇａｉｎ）の測定
実施例１５と比較例１及び比較例２にて製造したトランジスタに対して接合漏洩電流（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）と電流利得率を測定し、測定結果を図７２のグラフに示した。図７２で、横軸は実施例１５と比較例１及び比較例２を示し、左側縦軸は接合漏洩電流（任意単位：Ａｒｂｉｔｒａｒｙ Ｕｎｉｔ）を示し、右側縦軸は電流利得率（単位：％）を示す。また、比較的大きくて中間に分割線が入っている長方形は、接合漏洩電流を示し、グラフ■は電流利得率を示す。
接合漏洩電流は複数個を測定して示し、接合漏洩電流にて長方形の上部及び下部水平線は２５％及び７５％値を示し、長方形内にある分割線は中間値を示し、上下最外郭にある＊は、最大及び最小値を示し、＊から中央側にある二本のラインはそれぞれ５％値と９５５％値を示す。そして、長方形内の小さい正四角形□は平均値を示す。
電流利得率は、電流大きさを測定して改善した結果を示し、比較例１のトランジスタを基準である０％にして示した。電流利得が大きいほど電流の大きさが大きく測定され、これはイオン注入効果が優秀であることを示す。
図７２を参照すると、実施例１５と比較例１にて製造したトランジスタは接合漏洩電流が１０−１６以下であることと示された反面、比較例２にて製造したトランジスタでは、接合漏洩電流が１０−１５以上であることと示されたことがわかる。即ち、第１不純物領域を先に形成した後に凹陥部を形成した比較例２のトランジスタでは、相当大きい接合漏洩電流が発生した反面、凹陥部を先に形成した後に第１不純物領域を形成した実施例１５によるトランジスタでは、比較例２によるトランジスタと比較して相対的に小さい接合漏洩電流が発生された。したがって、実施例１５のように本発明のよる構造を有するトランジスタで接合漏洩電流が低下したことがわかった。
また、電流利得率の面からは、比較例１のトランジスタに比べて比較例２のトランジスタの電流の利得率は約１５％程度改善したが、本発明の実施例１５によるトランジスタは、約２０％の電流利得率を示した。
したがって、比較例２のトランジスタは比較例１のトランジスタに比べて電流利得率の面からは改善の効果があるが、接合漏洩電流は悪化した反面、本発明の実施例１５によるトランジスタは接合漏洩電流は比較例１と同一の効果を示す反面、電流利得率面からは優秀な効果を示すことがわかる。
ターンオン及びターンオフ電流測定
実施例１５と比較例１及び比較例２にて製造したトランジスタに対してターンオン電流とターンオフ電流をそれぞれ測定し、測定された結果を図７３のグラフに示した。図７３で、横軸はターンオン電流を示し、縦軸はターンオフ電流示す。また、□は比較例１によるトランジスタの電流を示し、△は比較例２によるトランジスタの電流を示し、■は実施例１５によるトランジスタの電流を示す。
図７３を参照すると、ターンオフ電流に対するターンオン電流の割合が大きいほど、トランジスタの動作信頼性が優秀である。同一ターンオフ電流に対して、実施例１５によるトランジスタのターンオン電流が最も高く、比較例１によるトランジスタのターンオン電流が最も低い。したがって、本発明によるトランジスタが向上された動作信頼性を有することがわかる。
しきい電圧の測定
実施例１５と比較例１及び比較例２によるトランジスタに対してしきい電圧を測定し、その測定結果を図７４のグラフに示した。図７４で、横軸はゲートの長さを示し、縦軸はしきい電圧を示す。また、グラフａは実施例１５のトランジスタに関し、グラフｂは比較例１のトランジスタに関し、グラフｃは比較例２に関する。
図７４を参照すると、同一のゲート長さに対して実施例１５のしきい電圧が比較例１及び比較例２より相対的に高いことがわかる。したがって、本発明によるトランジスタが相対的に高いしきい電圧を有するため、改善した動作性能を有することができる。
前述したように、本発明によると、エピタキシャル層が｛１１１｝側面から［１１１］方向に沿って成長した第１結晶構造と｛１００｝底面から［１００］方向に沿って成長した第２結晶構造を有する。したがって、不純物領域が｛１１１｝面である側面を有するようになるので、不純物領域間で短チャンネル効果が発生する現象が低下する。
また、本発明のトランジスタは低い接合漏洩電流、ターンオフ電流に対するターンオン電流の高い割合及び高いしきい電圧を有するため、優秀な電気的な特性を有するようになる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の実施例１によるトランジスタを示した断面図である。 図１に示したトランジスタを製造する方法を順次に示した断面図である。 図１に示したトランジスタを製造する方法を順次に示した断面図である。 図１に示したトランジスタを製造する方法を順次に示した断面図である。 図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例２によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例２によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例４によるトランジスタを示した断面図である。 図１３に示したトランジスタを製造する方法を順次に示した断面図である。 図１３に示したトランジスタを製造する方法を順次に示した断面図である。 図１３に示したトランジスタを製造する方法を順次に示した断面図である。 図１３に示したトランジスタを製造する方法を順次に示した断面図である。 図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例５によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例５によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例７によるトランジスタを示した断面図である。 本発明の実施例８によるトランジスタを示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例９によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例９によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１０によって図２８に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１１によるトランジスタを示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１２によって図４４に示したトランジスタを製造する方法を順次示した断面図である。 本発明の実施例１２によって図４４に示したトランジスタを製造する方法を順次示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１３によって図４４に示したトランジスタを製造する方法を順次に示した断面図である。 本発明の実施例１４によるトランジスタを示した断面図である。 本発明の実施例１５によるトランジスタを示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 図６３に示したトランジスタを製造する方法を順次に示した断面図である。 比較例１のトランジスタを示した断面図である。 比較例２のトランジスタを示した断面図である。 実施例１５と比較例１及び比較例２の接合漏洩電流を測定した結果を示したグラフである。 実施例１５と比較例１及び比較例２のターンオン電流とターンオフ電流を測定した結果を示したグラフである。 実施例１５と比較例１及び比較例２のしきい電圧を測定した結果を示したグラフである。
符号の説明
１１０、３１０ 半導体基板
１１２、３１２ 凹陥部
１１４、３１４ 側面
１１６、３１６ 底面
１１８、３１８ 表面
１２０、３２０ ゲート構造物
１３０、３３０ ゲートパターン
１３２、３３２ ゲート絶縁膜パターン
１３４、３３４ 導電膜パターン
１３６、３３６ ハードマスク膜パターン
１４２、３４２ 第１スペーサ
１４４、３４４ 第２スペーサ
１５０、３５０ エピタキシャル層
１７０ 不純物領域
２６０、３６０ ハローイオン注入領域
３７０ 第２高濃度不純物領域
３８０ 第１高濃度不純物領域

Claims (39)

  1. ｛１００｝面である第１表面、前記第１表面より低い高さを有する｛１００｝面である第２表面、及び前記第１表面と第２表面との間を連結しながら、前記第１及び第２表面に傾斜を有する｛１１１｝面である第３表面を有する半導体基板と、
    前記半導体基板の第２表面下部に形成された第１高濃度不純物領域と、
    前記半導体基板の第１表面上に形成されたゲート構造物と、
    前記半導体基板の第２表面及び第３表面上に形成され、前記第３表面から［１１１］方向に成長した第１結晶構造物及び第２表面から［１００］方向に成長した第２結晶構造物を含むヘテロエピタキシャル層と、
    前記ゲート構造物に隣接して及び少なくともその一部が前記へテロエピタキシャル層内に形成されて、前記第１高濃度不純物と組合わせてソース／ドレイン領域を形成する第２高濃度不純物領域と、を含むが、
    前記第２高濃度不純物領域は、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含み、
    前記第３表面と接する前記半導体基板の部位に形成され、前記第２高濃度不純物領域にドーピングされた不純物が前記半導体基板に拡散することを防止するためのハローイオン注入領域を更に含み、前記ハローイオン注入領域は、前記第２高濃度不純物領域と異なる導電型を有することを特徴とするトランジスタ。
  2. 前記半導体基板の第３表面の下部に形成された低濃度不純物領域を更に含むことを特徴とする請求項１記載のトランジスタ。
  3. 前記ゲート構造物は、
    前記半導体基板の第１表面上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された導電膜パターンと、を含むことを特徴とする請求項１記載のトランジスタ。
  4. 前記導電膜パターン上に形成されたハードマスク膜パターンを更に含むことを特徴とする請求項３記載のトランジスタ。
  5. 前記導電膜パターン上に形成されたエピタキシャルゲート層を更に含むことを特徴とする請求項３記載のトランジスタ。
  6. 前記エピタキシャルゲート層は、シリコンゲルマニウムを含むことを特徴とする請求項５記載のトランジスタ。
  7. 前記導電膜パターンの側壁上に順次に形成された第１スペーサ及び第２スペーサを更に含むことを特徴とする請求項３記載のトランジスタ。
  8. 前記第３表面は、前記第１スペーサ及び第２スペーサの下に位置することを特徴とする請求項７記載のトランジスタ。
  9. 前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項１記載のトランジスタ。
  10. 前記第２高濃度不純物領域は、前記半導体基板の第３表面と一致する側面を有することを特徴とする請求項１記載のトランジスタ。
  11. 前記エピタキシャル層は、前記半導体基板の第１表面より高い表面を有することを特徴とする請求項１記載のトランジスタ。
  12. ｛１００｝面である第１表面、前記第１表面より低い高さを有する｛１００｝面である第２表面、及び前記第１表面と第２表面との間を連結しながら、前記第１及び第２表面に傾斜を有する｛１１１｝面である第３表面を有する半導体基板と、
    前記半導体基板の第１表面上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成された導電膜パターン、及び前記導電膜パターン上に形成されたエピタキシャルゲート層で構成されたゲート構造物と、
    前記半導体基板の第２表面及び第３表面上に形成され、前記第３表面から［１１１］方向に成長した第１結晶構造物及び前記第２表面から［１００］方向に成長した第２結晶構造物を含むヘテロエピタキシャル層と、
    前記ゲート構造物に隣接して及び少なくともその一部が前記ヘテロエピタキシャル層内に形成されてソース／ドレイン領域を形成する高濃度不純物領域と、を含むが、
    前記高濃度不純物領域は、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含み、
    前記第３表面と接する前記半導体基板の部位に形成され、前記不純物領域にドーピングされた不純物が前記半導体基板に拡散することを防止するためのハローイオン注入領域を更に含み、前記ハローイオン注入領域は、前記不純物領域と異なる導電型を有することを特徴とするトランジスタ。
  13. 前記ゲート構造物は、前記導電膜パターンの側壁上に形成された第１スペーサ及び第２スペーサを更に含むことを特徴とする請求項１２記載のトランジスタ。
  14. 前記第３表面は、前記第１スペーサ及び第２スペーサの下に位置することを特徴とする請求項１３記載のトランジスタ。
  15. 前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項１２記載のトランジスタ。
  16. 前記不純物領域は、前記半導体基板の第３表面と一致する側面を有することを特徴とする請求項１２記載のトランジスタ。
  17. 前記エピタキシャル層は、前記半導体基板の第１表面より高い表面を有することを特徴とする請求項１２記載のトランジスタ。
  18. ｛１００｝面である第１表面、前記第１表面より低い高さを有する｛１００｝面である第２表面、及び前記第１表面と第２表面との間を連結しながら、前記第１及び第２表面に傾斜を有する｛１１１｝面である第３表面を有する半導体基板を提供する段階と、
    前記第１表面上にゲート構造物を形成する段階と、
    前記ゲート構造物をイオン注入マスクとして用いて、前記半導体基板の第２表面に第１不純物をイオン注入して、第１高濃度不純物領域を形成する段階と、
    前記第３表面から［１１１］方向に第１結晶構造物を成長させ、前記第２表面から［１００］方向に第２結晶構造物を成長させて前記第１及び第２結晶構造物を含むヘテロエピタキシャル層を形成する段階と、
    前記エピタキシャル層に第２不純物をイオン注入して、第２高濃度不純物領域を形成する段階と、をこの順序で含むが、
    前記第２高濃度不純物領域は、前記ゲート構造物に隣接して及び少なくともその一部が前記ヘテロエピタキシャル層内に形成されて前記第１高濃度不純物領域と組合わせてソース／ドレーン領域を形成し、また、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含むことを特徴とするトランジスタの製造方法。
  19. 前記第１高濃度不純物領域を形成する段階の前に、前記ゲート構造物をイオン注入マスクとして用いて第３不純物を前記半導体基板の第２表面にイオン注入して低濃度不純物領域を形成する段階を更に含むことを特徴とする請求項１８記載のトランジスタの製造方法。
  20. 前記ゲート構造物を形成する段階は、
    前記半導体基板の第１表面上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に導電膜パターンを形成する段階と、を含むことを特徴とする請求項１８記載のトランジスタの製造方法。
  21. 前記導電膜パターン上にハードマスク膜パターンを形成する段階を更に含むことを特徴とする請求項２０記載のトランジスタの製造方法。
  22. 前記導電膜パターン上にエピタキシャルゲート層を成長させる段階を更に含むことを特徴とする請求項２０記載のトランジスタの製造方法。
  23. 前記エピタキシャルゲート層を形成する段階は、前記エピタキシャル層を成長させる段階と同時に行われることを特徴とする請求項２２記載のトランジスタの製造方法。
  24. 前記導電膜パターンの側壁上に第１スペーサ及び第２スペーサを順次に形成する段階を更に含み、第１スペーサ及び第２スペーサの下に前記第３表面が位置することを特徴とする請求項２０記載のトランジスタの製造方法。
  25. 前記半導体基板を５００〜７００℃の温度にて塩化水素とＧｅＨ４、ＳｉＨ４、及びＤＣＳで構成された群から選択された少なくとも一つを用いて部分的にエッチングして、前記第２表面及び第３表面を形成することを特徴とする請求項１９記載のトランジスタの製造方法。
  26. 前記半導体基板のエッチング段階の前に、前記半導体基板に前記第２不純物と異なる導電型を有するハロードーパントをイオン注入して予備ハローイオン注入領域を形成する段階を更に含み、
    前記半導体基板のエッチング段階にて、前記予備ハローイオン注入領域を部分的に除去して、前記第３表面と接するよう形成され、前記第２不純物が前記半導体基板に拡散することを防止するハローイオン注入領域を形成することを特徴とする請求項２５記載のトランジスタの製造方法。
  27. 前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項１９記載のトランジスタの製造方法。
  28. 前記第２不純物を注入する段階は、前記エピタキシャル層を成長させる段階と同時に行うことを特徴とする請求項１９記載のトランジスタの製造方法。
  29. ｛１００｝面である第１表面、前記第１表面より低い高さを有する｛１００｝面である第２表面、及び前記第１表面と第２表面との間を連結しながら、第１及び第２表面に傾斜を有する｛１１１｝面である第３表面を有する半導体基板を提供する段階と、
    前記半導体基板の第１表面上にゲート絶縁膜と導電膜パターン及びエピタキシャルゲート層が順次積層されたゲートパターンを形成する段階と、
    前記半導体基板の第３表面から［１１１］方向に第１結晶構造物を成長させ、前記半導体基板の第２表面から［１００］方向に第２結晶構造物を成長させて前記第１及び第２結晶構造物を含むヘテロエピタキシャル層を形成する段階と、
    前記エピタキシャル層に第１不純物をイオン注入して、高濃度不純物領域を形成する段階と、をこの順序で含むが、
    前記高濃度不純物領域は、前記ゲートパターンに隣接して及び少なくともその一部が前記ヘテロエピタキシャル層内に形成されて、ソース／ドレーン領域を形成し、また、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含み、
    前記半導体基板のエッチング段階の前に、前記半導体基板にハロードーパントをイオン注入して予備ハローイオン注入領域を形成する段階を更に含み、
    前記半導体基板のエッチング段階で、前記予備ハローイオン注入領域を部分的に除去して、前記第３表面と接するように形成され、前記不純物が前記半導体基板に拡散することを防止するハローイオン注入領域を形成することを特徴とするトランジスタの製造方法。
  30. 前記エピタキシャル層を成長させる段階の前に、前記ゲートパターンをイオン注入マスクとして用いて、第２不純物を前記半導体基板にイオン注入して低濃度不純物領域を形成する段階を更に含むことを特徴とする請求項２９記載のトランジスタの製造方法。
  31. 前記エピタキシャル層を成長させる段階は、前記エピタキシャルゲート層を前記導電膜パターンの表面から成長させる段階と同時に行われることを特徴とする請求項２９記載のトランジスタの製造方法。
  32. 前記半導体基板を部分的にエッチングして、前記第２表面及び第３表面を形成することを特徴とする請求項２９記載のトランジスタの製造方法。
  33. ｛１００｝面である半導体基板の表面上に絶縁膜と導電膜パターンを順次形成する段階と、
    前記導電膜パターンの側壁に第１スペーサを形成する段階と、
    前記第１スペーサ上に第２スペーサを形成する段階と、
    前記導電膜パターンの両側である前記半導体基板の部位を部分的にエッチングして、前記半導体基板の表面より低い｛１００｝面である底面と、前記底面と表面との間を連結しながら前記第１及び第２表面に傾斜を有する｛１１１｝面である側面を有しかつ、前記導電膜パターンの一部と前記第１スペーサ及び第２スペーサを露出させる凹陥部を形成する段階と、
    前記凹陥部の底面に第１不純物をイオン注入して、第１高濃度不純物領域を形成する段階と、
    前記凹陥部内で前記第３表面から［１１１］方向に第１結晶構造物を成長させ、前記第２表面から［１００］方向に第２結晶構造物を成長させて前記第１及び第２結晶構造物を含むヘテロエピタキシャル層を形成すると同時に、前記導電膜パターンの表面からエピタキシャルゲート層を成長させる段階と、
    前記エピタキシャル層に第２不純物を注入して、第２高濃度不純物領域を形成する段階とをこの順序で含み、
    前記第２高濃度不純物領域は、前記導電膜パターンに隣接して及び少なくともその一部が前記ヘテロエピタキシャル層内に形成されて前記第１高濃度不純物領域と組合わせてソース／ドレーン領域を形成し、また、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含むことを特徴とするトランジスタの製造方法。
  34. 前記第１スペーサを形成する段階の前に、前記導電膜パターンをイオン注入マスクとして用いて第３不純物を前記半導体基板にイオン注入して低濃度不純物領域を形成する段階を更に含むことを特徴とする請求項３３記載の方法。
  35. 前記第２スペーサを形成する前に、前記第１スペーサをイオン注入マスクとして用いて前記半導体基板にハロードーパントをイオン注入して予備ハローイオン注入領域を形成する段階を更に含み、
    前記凹陥部を形成する段階で、前記予備ハローイオン注入領域を部分的に除去して、前記側面と接するよう形成され、前記第２不純物が前記半導体基板に拡散されることを防止するハローイオン注入領域を形成することを特徴とする請求項３３記載のトランジスタの製造方法。
  36. 前記第２不純物を注入する段階は、前記エピタキシャル層を成長させる段階と同時に実施することを特徴とする請求項３３記載のトランジスタの製造方法。
  37. ｛１００｝面である半導体基板の表面上にゲート絶縁膜と導電膜パターンを順次形成する段階と、
    前記導電膜パターンの側壁に第１スペーサを形成する段階と、
    前記導電膜パターンの両側である前記半導体基板の部位を部分的にエッチングして、前記半導体基板の表面より低い｛１００｝面である底面と、前記底面と表面との間を連結しながら、前記第１及び第２表面に傾斜を有する｛１１１｝面である側面を有しかつ、前記導電膜パターンの一部と前記第１スペーサを露出させる凹陥部を形成する段階と、
    前記凹陥部の底面に第１不純物をイオン注入して、第１高濃度不純物領域を形成する段階と、
    前記凹陥部内に前記第３表面から［１１１］方向に第１結晶構造物を成長させ、前記第２表面から［１００］方向に第２結晶構造物を成長させて、前記第１及び第２結晶構造物を含むヘテロエピタキシャル層を形成すると同時に、前記導電膜パターンの表面からエピタキシャルゲート層を成長させる段階と、
    前記第１スペーサと前記エピタキシャル層上に第２スペーサを形成する段階と、
    前記エピタキシャル層に第２不純物を注入して、第２高濃度不純物領域を形成する段階と、をこの順序で含むが、
    前記第２高濃度不純物領域は、前記導電膜パターンに隣接して及び少なくともその一部が前記ヘテロエピタキシャル層内に形成されて、前記第１高濃度不純物領域と組合わせてソース／ドレーン領域を形成し、また、前記ヘテロエピタキシャル層の第３表面と一致する側面を有するか、又は、前記ヘテロエピタキシャル層の第３表面と一致せず、かつ前記ヘテロエピタキシャル層の前記第３表面より拡散された側面を含むことを特徴とするトランジスタの製造方法。
  38. 前記第１スペーサを形成する段階の前に、前記導電膜パターンをイオン注入マスクとして用いて第３不純物を前記半導体基板にイオン注入して低濃度不純物領域を形成する段階を更に含むことを特徴とする請求項３７記載のトランジスタの製造方法。
  39. 前記半導体基板のエッチング段階の前に、前記第１スペーサをイオン注入マスクとして用いて前記半導体基板にハロードーパントをイオン注入して予備ハローイオン注入領域を形成する段階を更に含み、
    前記凹陥部を形成する段階にて、前記予備ハローイオン注入領域を部分的に除去して、前記側面と接するように形成され、前記第２不純物が前記半導体基板に拡散することを防止するハローイオン注入領域を形成することを特徴とする請求項３７記載のトランジスタの製造方法。
JP2005236925A 2004-08-20 2005-08-17 トランジスタ及びこれの製造方法 Active JP5203558B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040065736A KR100547934B1 (ko) 2004-08-20 2004-08-20 트랜지스터 및 그의 제조 방법
KR10-2004-0065736 2004-08-20
KR10-2005-0063072 2005-07-13
KR1020050063072A KR100621889B1 (ko) 2005-07-13 2005-07-13 트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006060222A JP2006060222A (ja) 2006-03-02
JP5203558B2 true JP5203558B2 (ja) 2013-06-05

Family

ID=36107388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005236925A Active JP5203558B2 (ja) 2004-08-20 2005-08-17 トランジスタ及びこれの製造方法

Country Status (3)

Country Link
US (1) US7601983B2 (ja)
JP (1) JP5203558B2 (ja)
DE (1) DE102005040228A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
DE102006009226B9 (de) * 2006-02-28 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
US8076189B2 (en) 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US8853746B2 (en) * 2006-06-29 2014-10-07 International Business Machines Corporation CMOS devices with stressed channel regions, and methods for fabricating the same
US8138053B2 (en) * 2007-01-09 2012-03-20 International Business Machines Corporation Method of forming source and drain of field-effect-transistor and structure thereof
US7732285B2 (en) * 2007-03-28 2010-06-08 Intel Corporation Semiconductor device having self-aligned epitaxial source and drain extensions
US7737468B2 (en) * 2007-05-21 2010-06-15 Infineon Technologies Ag Semiconductor devices having recesses filled with semiconductor materials
DE102008011932B4 (de) * 2008-02-29 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
JP2010010587A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体素子及び半導体素子の製造方法
WO2010013325A1 (ja) * 2008-07-30 2010-02-04 株式会社ニレコ 分光測光装置
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8709897B2 (en) * 2010-11-30 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance strained source-drain structure and method of fabricating the same
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US9165944B2 (en) 2013-10-07 2015-10-20 Globalfoundries Inc. Semiconductor device including SOI butted junction to reduce short-channel penalty
US20230231050A1 (en) * 2022-01-17 2023-07-20 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193379A (ja) * 1984-03-15 1985-10-01 Nec Corp 低抵抗単結晶領域形成方法
JPS63153863A (ja) * 1986-12-18 1988-06-27 Fujitsu Ltd 半導体装置の製造方法
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
JPH04229653A (ja) * 1990-06-08 1992-08-19 Ricoh Co Ltd 半導体メモリ装置
US5323053A (en) * 1992-05-28 1994-06-21 At&T Bell Laboratories Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates
US5427964A (en) * 1994-04-04 1995-06-27 Motorola, Inc. Insulated gate field effect transistor and method for fabricating
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP2964895B2 (ja) * 1995-01-04 1999-10-18 日本電気株式会社 電界効果型トランジスタおよびその製造方法
US6159815A (en) * 1996-09-27 2000-12-12 Siemens Aktiengesellschaft Method of producing a MOS transistor
JPH10326837A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
JP4366733B2 (ja) 1998-10-02 2009-11-18 ボッシュ株式会社 ブレーキ倍力装置
US6887762B1 (en) * 1998-11-12 2005-05-03 Intel Corporation Method of fabricating a field effect transistor structure with abrupt source/drain junctions
KR20010080432A (ko) 1998-11-12 2001-08-22 피터 엔. 데트킨 계단식 소스/드레인 접합을 갖는 전계 효과 트랜지스터 구조
US6271095B1 (en) * 1999-02-22 2001-08-07 Advanced Micro Devices, Inc. Locally confined deep pocket process for ULSI mosfets
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
KR20020091886A (ko) 2001-06-01 2002-12-11 주식회사 하이닉스반도체 실리콘-게르마늄 선택적 에피택셜 성장을 이용한 샬로우정션 형성 방법
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6605498B1 (en) * 2002-03-29 2003-08-12 Intel Corporation Semiconductor transistor having a backfilled channel material
DE10335102B4 (de) * 2003-07-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
US7045407B2 (en) 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
US7601983B2 (en) 2009-10-13
DE102005040228A1 (de) 2006-03-23
US20060038230A1 (en) 2006-02-23
JP2006060222A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP5203558B2 (ja) トランジスタ及びこれの製造方法
US20060038243A1 (en) Transistor and method of manufacturing the same
US7888747B2 (en) Semiconductor device and method of fabricating the same
US7714394B2 (en) CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
JP4361880B2 (ja) 半導体集積回路装置の製造方法
JP4369359B2 (ja) 半導体装置
US10276568B2 (en) Semiconductor device and manufacturing method thereof
US8841191B2 (en) Semiconductor device and method of manufacturing same
US6608354B2 (en) Semiconductor device and method of manufacturing the same
US6368927B1 (en) Method of manufacturing transistor having elevated source and drain regions
JP4590151B2 (ja) 半導体装置の製造方法
US6376318B1 (en) Method of manufacturing a semiconductor device
JP2010010456A (ja) 半導体装置
US20070080397A1 (en) Semiconductor device including field effect transistor having asymmetric structure and method of manufacturing the same
US9831242B2 (en) Semiconductor device and manufacturing method thereof
JP4854719B2 (ja) 半導体装置の製造方法
JP4859896B2 (ja) 半導体装置
US20130203229A1 (en) Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device
US20130015522A1 (en) Semiconductor device
KR20100038631A (ko) 반도체 장치 제조 방법
KR100603510B1 (ko) 반도체 소자의 제조 방법
KR100621889B1 (ko) 트랜지스터 및 그의 제조 방법
JP2007165817A (ja) 半導体装置およびその製造方法
US20240145563A1 (en) Semiconductor device and methods of manufacturing the semiconductor device
US6720224B2 (en) Method for forming transistor of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5203558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250