CN103474350A

CN103474350A - 半导体结构及其形成方法

Info

Publication number: CN103474350A
Application number: CN2012101849026A
Authority: CN
Inventors: 隋运奇; 李凤莲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2012-06-06
Filing date: 2012-06-06
Publication date: 2013-12-25

Abstract

本发明提供了一种半导体结构及其形成方法，其中，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅极；在所述栅极两侧形成上窄下宽的侧墙；在所述半导体衬底、侧墙和栅极表面形成应力层。本发明形成上窄下宽的侧墙后再沉积应力层，由于侧墙拉开了相邻两栅极之间相对的两侧墙之间上部的距离，而侧墙的较宽的下部使得应力层材料可以延展铺开，避免应力层在相邻两栅极之间出现空洞的现象。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制作领域，尤其涉及一种45nm以下工艺的具有高质量应力层的半导体结构形成方法。本发明还涉及利用上述方法所形成的半导体结构。

背景技术

随着CMOS集成电路制造技术的发展，集成电路的特征尺寸不断减小；同时，为了不对MOS器件造成损害，集成电路的工作电压也相应的不断减小。为了保证集成电路在较小的工作电压下能够保持较好的性能，目前通常采用的办法是提高载流子的迁移率。因为在栅电极的电压控制下，载流子的迁移率会影响可在掺杂半导体沟道中流动（作为电子或者空穴）的电流或者电荷量；并且还会影响晶体管的开关速度以及转换速度。

提供载流子的迁移率的方法通常是将应力施加于晶体管上，从而引起晶格应变，以提高载流子的迁移率。其中，在纵向方向（即在电流方向）上施加的应力称为张应力，张应力可以提高电子迁移率；在横向方向（即垂直电流方向）上施加的应力称为压应力，压应力可以提高空穴迁移率。

一种提供这种应力的技术为应变记忆技术（Stress MemorizationTechnique，简称SMT），这种方式通过在沟道区上方施加固有应变的材料（例如氮化硅），并进行退火，从而使应力被记忆在栅极多晶硅或者扩散区中，然后再去除应变材料。

图1~图2为现有采用应力记忆技术形成晶体管的剖面结构示意图。

参考图1，提供半导体衬底100，所述半导体衬底100上形成有晶体管10的栅极101，栅极101两侧的半导体衬底100内形成有晶体管10的源/漏区（图中未示出），所述栅极101两侧还具有侧墙102。

参考图2，在所述半导体衬底100表面形成应力层103，所述应力层103覆盖栅极101的表面和侧壁102。

当所述晶体管10为NMOS晶体管时，所述应力层103可以为拉应力的氮化硅；当所述晶体管10为PMOS晶体管时，所述应力层103可以为压应力的氮化硅。

在形成应力层103后，对所述半导体衬底100进行退火，使应力层103中的应力转移到晶体管10的沟道区。

这样的方法应用到关键尺寸为45nm以下的工艺技术以后，如32nm的技术中，会由于两个晶体管的栅极之间的距离较近，侧墙也具有一定的厚度进一步缩减了其间的距离，而栅极的高度减小不多，所以，由两栅极之间相对的两侧墙构成的开口很窄，且深宽比很大，于是在沉积应力层103的时候，会在这个开口中产生如图3中所示的空洞（Void）20。此处产生的空洞会影响到后续退火阶段的应力转移效果。因而，需要一种办法来解决这个问题，使得上述应变记忆技术能够适应先进的半导体制作工艺的需要。

发明内容

为解决集成电路制作工艺的技术节点缩减到45nm以下应用应变记忆技术时形成应力层时在两相邻栅极之间出现的空洞现象，本发明提出了一种半导体结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极；

在所述栅极两侧形成上窄下宽的侧墙；

在所述半导体衬底、侧墙和栅极表面形成应力层。

可选的，在所述栅极两侧形成上窄下宽的侧墙的步骤，包括：

在所述栅极的侧壁下部形成第一侧墙，并且所述第一侧墙暴露所述栅极的侧壁上部的至少一部分；

在所述第一侧墙以及为第一侧墙所暴露的栅极侧壁上形成第二侧墙。

可选的，所述形成第一侧墙的步骤包括：

在所述半导体衬底和栅极上形成第一侧墙层；

在第一侧墙层上形成有机涂层，所述有机涂层表面低于所述栅极的上表面，而部分暴露所述第一侧墙层；

进行回蚀，以去除暴露出来的第一侧墙层，露出栅极的部分侧壁；

去除有机涂层，露出剩下的第一侧墙层；

所述形成第二侧墙的步骤，包括：

在所述第一侧墙层和栅极上形成第二侧墙层；

去除栅极上部的第二侧墙层和半导体衬底上的第二侧墙层和第一侧墙层。

可选的，所述第一侧墙层和第二侧墙层的材质为氮化硅。

可选的，所述有机涂层为ODL或者BARC。

可选的，形成有机涂层的方法为旋涂。

可选的，所述有机涂层表面低于所述栅极的一半高度处。

可选的，利用湿法刻蚀来进行所述回蚀。

可选的，所述形成所述第二侧墙层的方法为原子层沉积。

可选的，形成有机涂层之后、进行回蚀之前，对暴露出来的第一侧墙层进行氧离子注入，而后进行退火处理。

可选的，所述应力层为SMT应力层。

本发明还提供了一种半导体结构，包括：

半导体衬底；

形成在所述半导体衬底上的栅极；

形成在所述栅极两侧的上窄下宽的侧墙，所述侧墙包括第一侧墙与第二侧墙，所述第一侧墙与栅极侧壁的下部相接触，并暴露栅极侧壁的上部；所述第二侧墙形成在第一侧墙外，上方与栅极侧壁的上部相接触；

形成在所述半导体衬底、侧墙和栅极表面的应力层。

可选的，所述第一侧墙的高度小于所述栅极的高度的一半。

与现有技术相比，本发明具有以下优点：

本发明形成上窄下宽的侧墙后再沉积应力层，由于侧墙拉开了相邻两栅极之间相对的两侧墙之间上部的距离，而侧墙的较宽的下部使得应力层材料可以延展铺开，避免应力层在相邻两栅极之间出现空洞的现象。

附图说明

图1~图2为现有技术采用应力记忆技术形成晶体管的剖面结构示意图；

图3为现有技术形成应力层产生的空洞的示意图；

图4至图11为本发明形成应力层的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

如图4，提供半导体衬底300。所述半导体衬底300可以为硅基半导体或者为绝缘体上硅（SOI）衬底，也可以是硅、锗、砷化镓或硅锗化合物，或者其它半导体材料，这里不再一一列举。本实施例中以硅衬底为例做示例性说明。

在所述半导体衬底300上形成MOS晶体管的栅极，继续参照图4所示。本领域技术人员能够理解的是，实际生产过程中，会在半导体衬底上形成若干栅极。本实施例中以在半导体衬底300上有两个相邻的栅极31和栅极32为例来做示例性说明。本实施例中栅极31和栅极32之间的距离d小于45nm，比如32nm、22nm。

如图5所示，在所述半导体衬底300、栅极31和栅极32上形成第一侧墙层301，所述第一侧墙层301包裹所述栅极31和栅极32。

第一侧墙层301的材质为氮化硅，可以利用化学气相沉积的方式形成。

在第一侧墙层301上形成有机涂层302，所述有机涂层302表面低于栅极上表面的第一侧墙层301的表面，而部分暴露出被第一侧墙层301包裹的栅极，形成结构如图6所示。优选的，有机涂层302表面的高度位于所述栅极31或栅极32的一半位置处。所述有机涂层为ODL（有机分布层）或者BARC（底部抗反射涂层），形成方式为采用旋涂或者沉积。采用旋涂的方式形成的时候，旋涂的时候ODL或者BARC为溶液状，可以自由流淌在栅极之间，溶剂蒸发形成固态后自然形成平坦的表面。于是可以通过控制旋涂的量来控制有机涂层302的高度。另外，也可以在旋涂或者沉积较厚的、覆盖过栅极31和栅极32的有机涂层302，通过化学机械研磨有机涂层302至露出栅极上表面的第一侧墙层301，再通过刻蚀工艺，实现剩下的有机涂层302表面低于所述栅极31和栅极32的上表面。此处的方法为本领域技术人员所熟知技术，在此不详细阐述。

采用湿法刻蚀进行回蚀，以去除暴露在有机涂层302外的第一侧墙层301，露出部分栅极31和栅极32，再去除有机涂层302。进行湿法刻蚀以去除暴露的第一侧墙层301前，可先在暴露出来的第一侧墙层301中进行氧杂质17的离子注入，以增加第一侧墙层301暴露出来那一部分的刻蚀速率，然后可以进行选择性刻蚀去除第一侧墙层301中被离子注入过的部分。具体操作为：

如图7所示，以α角度对暴露出来的第一侧墙层301进行倾斜的氧离子注入，并进行退火处理，使得第一侧墙层301中的氧杂质17扩散，且由于有机涂层302的屏蔽，被有机涂层302的屏蔽的第一侧墙层301中的氧杂质17浓度趋近于零。本实施例中α角优选为45°。

利用DHF（稀释氟化氢）溶液湿法刻蚀去除第一侧墙层301，DHF溶液对于具有氧杂质17的氮化硅（暴露的第一侧墙层301）有更高的刻蚀速率，且氧杂质17的浓度越高，DHF溶液的刻蚀速率越快。因而，没有被有机涂层302覆盖处的第一侧墙层301很容易的被刻蚀掉。湿法刻蚀后，剩余第一侧墙层301的紧贴栅极31、32的部分大体构成了第一侧墙301。

另外，优选的，在离子注入的时候，还可以通过控制离子注入的位置而使得离子只被注入在第一侧墙层301中上半部分的高度的位置中。这样，由有机涂层302覆盖的高度和离子浓度分布而引起的刻蚀率增加这两方面对第一侧墙层301产生的能更好的实现选择性刻蚀的效果，可以更好的控制刻蚀后的第一侧墙层301的高度。

接着，通过湿法刻蚀或灰化处理去除有机涂层302，露出剩余的第一侧墙层301，形成结构如图8所示。

再利用化学气相沉积的方式来沉积氮化硅，在所述第一侧墙层301和栅极上形成第二侧墙层303，形成结构如图9所示。在其它实施例中，第二侧墙层与第一侧墙层可以是不同材质。

随后，去除栅极上部的第二侧墙层303及半导体衬底300上的第二侧墙层303和第一侧墙层301，以在栅极两侧形成上窄下宽的侧墙38，如图10所示。

去除第一侧墙层301和第二侧墙层303的方式为等离子体干法刻蚀。刻蚀气体为CF₄、CH₂F₄、C₂F₆、SiF₄、NF₃、CHF₃中的一种或组合，在所述刻蚀气体中混合使用O₂和N₂作为辅助气体。刻蚀一段时间后，去除栅极顶部的氮化硅和衬底上的氮化硅，以形成环绕栅极的侧墙38。由于所述侧墙38的下半部分为第一侧墙层301和第二侧墙层301的总和，而上半部分仅为第二侧墙层303，因而侧墙38具有上窄下宽的结构特点。经此步刻蚀后形成的第二侧墙层303可看作第二侧墙。

在所述半导体衬底300、侧墙38和栅极表面形成应力层304。

所述应力层304的材质可以为氮化硅，形成应力层304的方式为物理气相沉积、化学气相沉积或者原子层沉积等方式中的一种。

在前面的工艺过程中形成的侧墙38具有上窄下宽的结构特点，在这样的结构特点中，相邻两栅极（栅极31和栅极32）的相对的两侧墙的上半部分相隔较远，使得在后续工艺中在沉积应力层304时，不容易出现两侧墙38上的应力层304相连在一起的情况。在相邻两栅极（栅极31和栅极32）的相对的两侧墙的下半部分相对于上半部分要延展开来一些，这样能使得后续沉积的应力层能顺着其表面也延展开来。则形成结构如图11所示。

这样的结构中，即便在栅极距离很小的情况下，相邻两栅极之间的应力层中也不容易出现两侧的应力层接连在一起，从而出现空洞。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极；

在所述栅极两侧形成上窄下宽的侧墙；

在所述半导体衬底、侧墙和栅极表面形成应力层。

2.如权利要求1所述的形成方法，其特征在于，在所述栅极两侧形成上窄下宽的侧墙的步骤，包括：

3.如权利要求2所述的形成方法，其特征在于，所述形成第一侧墙的步骤包括：

在所述半导体衬底和栅极上形成第一侧墙层；

去除有机涂层，露出剩下的第一侧墙层；

所述形成第二侧墙的步骤，包括：

在所述第一侧墙层和栅极上形成第二侧墙层；

4.如权利要求3所述的形成方法，其特征在于，所述第一侧墙层和第二侧墙层的材质为氮化硅。

5.如权利要求3所述的形成方法，其特征在于，所述有机涂层为ODL或者BARC。

6.如权利要求3所述的形成方法，其特征在于，形成有机涂层的方法为旋涂。

7.如权利要求3所述的形成方法，其特征在于，所述有机涂层表面低于所述栅极的一半高度处。

8.如权利要求3所述的形成方法，其特征在于，利用湿法刻蚀来进行所述回蚀。

9.如权利要求3所述的形成方法，其特征在于，所述形成所述第二侧墙层的方法为原子层沉积。

10.如权利要求3所述的形成方法，其特征在于，形成有机涂层之后、进行回蚀之前，对暴露出来的第一侧墙层进行氧离子注入，而后进行退火处理。

11.如权利要求1所述的形成方法，其特征在于，所述应力层为SMT应力层。

12.一种半导体结构，其特征在于，包括：

半导体衬底；

形成在所述半导体衬底上的栅极；

形成在所述半导体衬底、侧墙和栅极表面的应力层。

13.如权利要求12所述的半导体结构，其特征在于，所述第一侧墙的高度小于所述栅极的高度的一半。