JP4749076B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4749076B2 JP4749076B2 JP2005217794A JP2005217794A JP4749076B2 JP 4749076 B2 JP4749076 B2 JP 4749076B2 JP 2005217794 A JP2005217794 A JP 2005217794A JP 2005217794 A JP2005217794 A JP 2005217794A JP 4749076 B2 JP4749076 B2 JP 4749076B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- reference voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Description
特に、デバイスが保証する動作電圧として外部電源電圧の電圧レベルが高い場合には、この消費電流の増加は大きな問題とはならないが、外部電源電圧の電圧レベルが低くなればなるほど消費電流の増加はデバイスに大きな影響を与えることになり問題となる。
図1を参照して、本発明の実施の形態に従う半導体装置1000は、半導体装置全体を制御する制御回路100と、内部電源電圧発生回路1と、内部回路110とを備える。
図2を参照して、本発明の実施の形態に従う内部電源電圧発生回路1は、定電圧発生回路5と、ダミーポンプ回路10と、定電圧発生回路5およびダミーポンプ回路10からそれぞれ出力された基準電圧Vrefおよび電圧Vpumpを受けて低い方の電圧を出力する合成回路15と、合成回路から出力された電圧Vcompを受けて電圧Vshiftとの比較に基づきポンプ活性信号PENを出力する検知回路20と、検知回路20からのポンプ活性信号PENの入力を受けて活性されポンピング動作を実行するポンプ回路25と、ポンプ回路25の出力電圧Vppを降圧(シフト)して電圧Vshiftとして出力するシフタ30とを備える。なお、合成回路15、検知回路20およびシフタ30は、ポンプ活性信号PENを出力する活性化信号生成部を構成する。
図3を参照して、本発明の実施の形態に従う定電圧発生回路5は、トランジスタP1〜P4と、N1〜N3と、抵抗R1,R2とを含む。
トランジスタP1は、電源電圧VCCとノードND1との間に配置され、そのゲートはノードND1と電気的に結合される。トランジスタN1は、ノードND1と固定電圧GNDとの間に配置され、そのゲートは内部ノードND2と電気的に結合される。トランジスタP2は、トランジスタP1とカレントミラー回路を形成するように抵抗R1を介して電源電圧VCCと内部ノードND2との間に配置され、そのゲートは内部ノードND1と電気的に結合される。トランジスタN2は、トランジスタN1とカレントミラー回路を形成するように内部ノードND2と固定電圧GNDとの間に配置され、そのゲートは内部ノードND2と電気的に結合される。
上述したようにトランジスタP1およびP2はカレントミラー回路を形成している。また、トランジスタN1およびN2はカレントミラー回路を形成しているためトランジスタP1およびN1を流れる電流と同様の電流がトランジスタP2およびN2に流れようとする。なお、ここで抵抗R1がトランジスタP2およびN2と電源電圧VCCおよび固定電圧GNDとの間に配置された構成であるため抵抗R1の抵抗値を調整することによってその電流量を調整することが可能である。
図4を参照して、本発明の実施の形態に従うダミーポンプ回路10は、ポンプ駆動信号発生回路PW1と、ポンプ回路PPと、シフタ30♯とを含む。ポンプ駆動信号発生回路PW1は、ポンプ活性信号PDENの入力を受けて活性化され一定周期のクロック信号をポンプ駆動信号として内部ノードND5に出力する。
インバータIV1とキャパシタC2は、内部ノードND5と内部ノードND6との間に直列に接続される。キャパシタC1は、内部ノードND5と内部ノードND7との間に配置される。トランジスタN4は、電源電圧VCCと内部ノードND6との間に配置されそのゲートは電源電圧VCCと電気的に結合される。トランジスタN5は、電源電圧VCCと内部ノードND7との間に配置され、そのゲートは内部ノードND6と電気的に結合される。トランジスタN6は、内部ノードND8と内部ノードND7との間に配置され、そのゲートは内部ノードND7と電気的に結合される。
図5を参照して、本発明の実施の形態に従うポンプ駆動信号発生回路PW1は、いわゆるリングオシレータであり、複数のインバータと、NAND回路NDRとで構成されている。具体的には、制御信号PDENとノードNDrからの伝達された信号とを受けて、そのNAND論理演算結果を出力するNAND回路NDRと、NAND回路NDRの出力信号を反転する複数のインバータIVRが直列に接続されている。例えば、制御信号PDENが「H」レベルである場合には、NAND回路NDRは、インバータとして作用するため(2n+1)個(n:自然数)のインバータが直列に接続されていることになる。また、最終段のインバータIVRの出力ノードは、ノードNDrと電気的に結合され、ノードNDrに伝達された信号はフィードバックされてNAND回路NDRの入力ノードの一方と電気的に結合される。そして、ノードNDrに伝達された信号は、インバータIVR#により反転されて、ポンプ駆動信号としてポンプ回路PPの内部ノードND5に伝達される。
図6を参照して、本発明の実施の形態に従う合成回路15は、トランジスタP5〜P7とトランジスタN7,N8とを含む。トランジスタP5〜P6は、PチャネルMOSトランジスタとする。また、トランジスタN7,N8は、NチャネルMOSトランジスタとする。
トランジスタP5およびP6は、互いに並列に電源電圧VCCと内部ノードND10との間に配置され、そのゲートはそれぞれ基準電圧Vrefおよび電圧Vpumpの入力を受ける。トランジスタN7は、内部ノードND10と固定電圧GNDとの間に配置され、そのゲートは内部ノードND10と電気的に結合される。トランジスタP7は、電源電圧VCCと内部ノードNd11との間に配置され、そのゲートは内部ノードND11と電気的に結合される。トランジスタN8は、トランジスタN7とカレントミラー回路を形成するように内部ノードND11と固定電圧GNDとの間に配置され、そのゲートは内部ノードND10と電気的に結合される。
基準電圧Vrefおよび電圧Vpumpが入力されると、トランジスタP5およびP6のうちより低い電圧レベルの信号が対応するPチャネルMOSトランジスタを強くオンする。そして、トランジスタN7に電流経路が形成される。そして、トランジスタN7およびN8からなるカレントミラー回路によりトランジスタN7を流れる通過電流と同じ通過電流を流すように出力ノードND11にトランジスタP5およびP6のいずれか一方のトランジスタがオンした電圧と同じ電圧Vcompが設定される。
図7を参照して、本発明の実施の形態に従う検知回路20は、トランジスタP8,P9と、トランジスタN9〜N11とを含む。トランジスタP8,P9は、PチャネルMOSトランジスタとする。トランジスタN9〜N11は、NチャネルMOSトランジスタとする。
トランジスタP8は、電源電圧VCCと内部ノードND12との間に配置され、そのゲートは内部ノードND12と電気的に結合される。トランジスタN9は、内部ノードND12と内部ノードND15との間に配置され、そのゲートは電圧Vcompの入力を受ける。トランジスタP9は、トランジスタP8とカレントミラー回路を形成するように電源電圧VCCと内部ノードND14との間に配置され、そのゲートは内部ノードND12と電気的に結合される。トランジスタN10は、内部ノードND14と内部ノードND15との間に配置され、そのゲートは電圧Vshiftの入力を受ける。トランジスタN11は内部ノードND15と固定電圧GNDとの間に配置され、そのゲートは制御信号VCNTNの入力を受ける。なお、制御信号VCTNは、検知回路20を活性化させる際に制御回路100から出力されるものとする。
図8を参照して、本発明の実施の形態に従うポンプ回路25は、ポンプ駆動信号生成回路PW2と、インバータIV3と、キャパシタC3,C4とトランジスタN12〜N14とを含む。なお、トランジスタN12〜N14は、NチャネルMOSトランジスタである。
図9を参照して、ここで示されるようにシフタ30は抵抗R3,R4とを含む。
図11に示されるように、上述したのと同様に外部電源電圧VCCの上昇する電圧レベルとほぼ同じ割合で基準電圧Vrefの電圧レベルが上昇している。そして、電源電圧VCCがあるレベルまで上昇し始めてから昇圧電圧Vppの電圧レベルが上昇しはじめて、シフタにより降圧した電圧Vshiftが上昇するが、上述したように昇圧された電圧レベルとしては、外部電源電圧の電圧レベルの上昇に伴い上昇するため、ポンプ回路の最大出力レベルよりもかなり低い電圧レベルしか出力することができない状態となっている。
図12は、本発明の実施の形態の変形例1に従う内部電源電圧発生回路1♯の概略ブロック図である。
図13は、本発明の実施の形態の変形例2に従う内部電源電圧発生回路1aの概略ブロック図である。
Claims (3)
- 外部から供給される外部電源電圧を受けて、ポンピング動作により内部電源電圧を発生する第1のポンプ回路と、
前記第1のポンプ回路から前記内部電源電圧の供給を受ける内部回路と、
第1の基準電圧を生成する基準電圧発生回路と、
前記外部電源電圧の供給を受けて、ポンピング動作により第2の基準電圧を発生し、前記ポンピング動作時の動作電流が前記第1のポンプ回路の動作電流より少ない第2のポンプ回路と、
前記内部電源電圧に基づく電圧を前記第1の基準電圧もしくは前記第2の基準電圧と比較し、比較結果に基づいて前記第1のポンプ回路のポンピング動作を制御する活性化信号を生成する活性化信号生成部とを備え、
前記活性化信号生成部は、
前記第2の基準電圧が前記第1の基準電圧より低い場合、前記第2の基準電圧を出力し、前記第2の基準電圧が前記第1の基準電圧より高い場合、前記第1の基準電圧を出力する合成回路と、
前記合成回路から出力される出力電圧と、前記内部電源電圧に基づく電圧とを比較し、前記出力電圧が前記内部電源電圧に基づく電圧よりも高い場合、前記第1のポンプ回路のポンピング動作を指示する信号を前記第1のポンプ回路へ出力し、前記出力電圧が前記内部電源電圧に基づく電圧以下の場合、前記第1のポンプ回路のポンピング動作の停止を指示する信号を前記第1のポンプ回路へ出力する検知回路とを有する、半導体装置。 - 外部から供給される外部電源電圧を受けて、ポンピング動作により内部電源電圧を発生する第1のポンプ回路と、
前記第1のポンプ回路から前記内部電源電圧の供給を受ける内部回路と、
第1の基準電圧を生成する基準電圧発生回路と、
前記外部電源電圧の供給を受けて、ポンピング動作により第2の基準電圧を発生し、前記ポンピング動作時の動作電流が前記第1のポンプ回路の動作電流より少ない第2のポンプ回路と、
前記内部電源電圧に基づく電圧を前記第1の基準電圧もしくは前記第2の基準電圧と比較し、比較結果に基づいて前記第1のポンプ回路のポンピング動作を制御する活性化信号を生成する活性化信号生成部とを備え、
前記活性化信号生成部は、
前記第1の基準電圧と前記内部電源電圧に基づく電圧とを比較し、前記第1の基準電圧の方が高い場合、第1の論理レベルを出力し、前記第1の基準電圧以下の場合、第2の論理レベルを出力する第1の検知回路と、
前記第2の基準電圧と前記内部電源電圧に基づく電圧とを比較し、前記第2の基準電圧の方が高い場合、第3の論理レベルを出力し、前記第2の基準電圧以下の場合、第4の論理レベルを出力する第2の検知回路と、
前記第1の検知回路の出力が前記第1の論理レベルであり、前記第2の検知回路の出力が前記第3の論理レベルである場合に、前記第1のポンプ回路のポンピング動作の動作を指示する信号を前記第1のポンプ回路へ出力する合成回路とを含む、半導体装置。 - 前記活性化信号生成部は、第1の減少率で前記内部電源電圧を下げた電圧を前記内部電源電圧に基づく電圧として出力する第1のシフタをさらに含み、
前記第2のポンプ回路は、前記第2のポンプ回路が前記ポンピング動作により生成した電圧を、前記第1の減少率より高い減少率で下げ前記第2の基準電圧として出力する第2のシフタを有する、請求項1もしくは2に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217794A JP4749076B2 (ja) | 2005-07-27 | 2005-07-27 | 半導体装置 |
US11/493,673 US7397298B2 (en) | 2005-07-27 | 2006-07-27 | Semiconductor device having internal power supply voltage generation circuit |
US12/213,242 US20080258805A1 (en) | 2005-07-27 | 2008-06-17 | Semiconductor device having internal power supply voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005217794A JP4749076B2 (ja) | 2005-07-27 | 2005-07-27 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007036731A JP2007036731A (ja) | 2007-02-08 |
JP2007036731A5 JP2007036731A5 (ja) | 2008-07-17 |
JP4749076B2 true JP4749076B2 (ja) | 2011-08-17 |
Family
ID=37693661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005217794A Expired - Fee Related JP4749076B2 (ja) | 2005-07-27 | 2005-07-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7397298B2 (ja) |
JP (1) | JP4749076B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100821570B1 (ko) * | 2005-11-29 | 2008-04-14 | 주식회사 하이닉스반도체 | 고전압 발생 장치 |
JP4813937B2 (ja) * | 2006-03-20 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8836410B2 (en) | 2007-08-20 | 2014-09-16 | Hynix Semiconductor Inc. | Internal voltage compensation circuit |
US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
US8912602B2 (en) * | 2009-04-14 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
US8461015B2 (en) * | 2009-07-08 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI structure and method of forming bottom void in same |
US8482073B2 (en) * | 2010-03-25 | 2013-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including FINFETs and methods for forming the same |
US8472227B2 (en) * | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
US9484462B2 (en) | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
US8623728B2 (en) | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
US8980719B2 (en) | 2010-04-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping fin field-effect transistors |
US8264032B2 (en) * | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
US8759943B2 (en) | 2010-10-08 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor having notched fin structure and method of making the same |
US8440517B2 (en) | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
US8497528B2 (en) | 2010-05-06 | 2013-07-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a strained structure |
US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
US9040393B2 (en) | 2010-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
JP2012123862A (ja) * | 2010-12-07 | 2012-06-28 | Elpida Memory Inc | 半導体装置及びその制御方法 |
US8877602B2 (en) | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
US8592915B2 (en) | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
US8431453B2 (en) | 2011-03-31 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure |
JP7001636B2 (ja) * | 2019-06-05 | 2022-01-19 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路 |
US10868467B1 (en) * | 2019-09-22 | 2020-12-15 | Nanya Technology Corporation | Pump circuit, pump device, and operation method of pump circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0778472A (ja) * | 1993-09-10 | 1995-03-20 | Toshiba Corp | 半導体集積回路 |
JP3292417B2 (ja) * | 1994-02-15 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
JPH1173769A (ja) * | 1997-08-27 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
KR100293449B1 (ko) * | 1998-05-04 | 2001-07-12 | 김영환 | 고전압발생회로 |
JP3695966B2 (ja) * | 1998-11-13 | 2005-09-14 | 松下電器産業株式会社 | 半導体集積回路 |
KR100387266B1 (ko) * | 1999-12-28 | 2003-06-11 | 주식회사 하이닉스반도체 | 전압제어회로 |
JP3604991B2 (ja) * | 2000-03-14 | 2004-12-22 | Necエレクトロニクス株式会社 | 低電源電圧検知回路 |
US6404290B1 (en) * | 2000-11-10 | 2002-06-11 | Marvell International, Ltd. | Fast change charge pump having switchable boost function |
US6510394B2 (en) * | 2001-02-02 | 2003-01-21 | Texas Instruments Incorporated | Charge pump with switched capacitor feedback |
JP2004063019A (ja) * | 2002-07-30 | 2004-02-26 | Renesas Technology Corp | 内部電圧発生回路 |
JP4287678B2 (ja) * | 2003-03-14 | 2009-07-01 | Okiセミコンダクタ株式会社 | 内部電源回路 |
-
2005
- 2005-07-27 JP JP2005217794A patent/JP4749076B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-27 US US11/493,673 patent/US7397298B2/en active Active
-
2008
- 2008-06-17 US US12/213,242 patent/US20080258805A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US7397298B2 (en) | 2008-07-08 |
US20070024349A1 (en) | 2007-02-01 |
JP2007036731A (ja) | 2007-02-08 |
US20080258805A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4749076B2 (ja) | 半導体装置 | |
KR100696958B1 (ko) | 내부 전압 발생 회로 | |
JP4898373B2 (ja) | 内部電圧発生回路 | |
KR20080045526A (ko) | 클럭조절회로 및 이를 이용한 전압펌핑장치 | |
US10516384B2 (en) | Circuit for generating voltage | |
US7623394B2 (en) | High voltage generating device of semiconductor device | |
JP2015049812A (ja) | 半導体装置及び電流量制御方法 | |
US20090167425A1 (en) | Semiconductor memory device having back-bias voltage in stable range | |
JP4377274B2 (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
JP5426357B2 (ja) | 昇圧回路、昇圧方法、半導体装置 | |
JP4808988B2 (ja) | チャージポンピング効率を維持する高電圧発生回路 | |
KR100889312B1 (ko) | 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로 | |
JP2007081654A (ja) | 半導体装置 | |
JP2005122837A (ja) | 半導体集積回路装置 | |
JP2007095075A (ja) | 内部電圧生成装置 | |
GB2373865A (en) | High voltage detector | |
KR100825021B1 (ko) | 내부전압 생성기 | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
KR100422453B1 (ko) | 부스트 회로 | |
KR100596840B1 (ko) | 내부전원전위 발생장치 | |
JP2024042993A (ja) | チャージポンプ回路及び駆動装置 | |
KR100772705B1 (ko) | 내부전압 생성장치 | |
KR20070055921A (ko) | 전압레벨 검출회로 | |
KR19980014994A (ko) | 고전위 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4749076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |