JP2024042993A - チャージポンプ回路及び駆動装置 - Google Patents

Abstract

【課題】高効率で昇圧するチャージポンプ回路及び駆動装置を提供する。【解決手段】実施形態のチャージポンプ回路は、第１電圧が供給される第１端を有する第１キャパシタと、第１パルス信号が供給される第１端と、第１ノードに接続される第２端と、を有する第２キャパシタと、第１パルス信号が供給される第１端を有する第３キャパシタと、第１キャパシタの第２端に接続される第１端と、第１ノードに接続される第２端と、を有する第１トランジスタと、第１キャパシタの第１端に接続される第１端と、第１ノードに接続される第２端と、を有する第２トランジスタと、第１ノードに接続される第１入力端と、第３キャパシタの第２端に接続される第２入力端と、第１トランジスタのゲートに接続される第１出力端と、第２トランジスタのゲートに接続される第２出力端と、を有する第１回路と、を備える。【選択図】図２

Description

本発明の実施形態は、チャージポンプ回路及び駆動装置に関する。

大電流を扱うモータ等を駆動する駆動装置と、当該駆動装置において、電源電圧より高い電圧を生成するためのチャージポンプ回路と、が知られている。

米国特許第６６０８５０５号明細書 特開平１０－２４２８３４号公報

高効率で昇圧するチャージポンプ回路及び駆動装置を提供する。

実施形態のチャージポンプ回路は、第１キャパシタと、第２キャパシタと、第３キャパシタと、第１トランジスタと、第２トランジスタと、第１回路と、を備える。上記第１キャパシタは、第１電圧が供給される第１端を有する。上記第２キャパシタは、第１パルス信号が供給される第１端と、第１ノードに接続される第２端と、を有する。上記第３キャパシタは、上記第１パルス信号が供給される第１端を有する。上記第１トランジスタは、上記第１キャパシタの第２端に接続される第１端と、上記第１ノードに接続される第２端と、を有する。上記第２トランジスタは、上記第１キャパシタの第１端に接続される第１端と、上記第１ノードに接続される第２端と、を有する。上記第１回路は、上記第１ノードに接続される第１入力端と、上記第３キャパシタの第２端に接続される第２入力端と、上記第１トランジスタのゲートに接続される第１出力端と、上記第２トランジスタのゲートに接続される第２出力端と、を有する。

実施形態に係る駆動装置を含むモータ駆動システムの構成の一例を示すブロック図。 実施形態に係る駆動装置のチャージポンプ回路の構成の一例を示す回路図。 実施形態に係る駆動装置のチャージポンプ回路における昇圧動作の一例を示す波形図。 実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち上がる際の昇圧動作の一例を示す波形図。 実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち上がる際の昇圧動作の一例を示す図。 実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち下がる際の昇圧動作の一例を示す波形図。 実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち下がる際の昇圧動作の一例を示す図。 変形例に係る駆動装置のチャージポンプ回路の構成の一例を示す回路図。

以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。

１． 構成
１．１ 駆動装置
図１は、実施形態に係る駆動装置を含むモータ駆動システムの構成の一例を示すブロック図である。モータ駆動システム１は、制御部２、駆動装置３、及びモータ４を含む。モータ駆動システム１は、モータ４から得られるトルクを用いて所定の動作を実行するアプリケーションである。

制御部２は、モータ駆動システム１の全体を制御する。制御部２は、例えば、プロセッサ及びメモリを含む。制御部２のプロセッサは、メモリに予め記憶されるプログラムに基づいて制御信号を生成し、駆動装置３を制御する。

駆動装置３は、例えば、モータドライバコントローラ（ＭＣＤ：Motor Controller Driver）として機能するＩＣ（Integrated Circuit）チップである。駆動装置３は、制御部２からの制御信号にしたがって、モータ４を駆動する。具体的には、駆動装置３には、チャージポンプ回路１０が内蔵される。チャージポンプ回路１０は、モータ４の駆動に用いる電圧を生成する電圧生成回路である。チャージポンプ回路１０は、昇圧回路とも言う。駆動装置３は、チャージポンプ回路１０で生成された電圧を用いて、モータ４を駆動する。

１．２ チャージポンプ回路
次に、実施形態に係る駆動装置のチャージポンプ回路の構成について説明する。図２は、実施形態に係る駆動装置のチャージポンプ回路の構成の一例を示す回路図である。

チャージポンプ回路１０は、同期整流型の回路である。チャージポンプ回路１０は、複数の電源Ｅ、クロックジェネレータＣＫ、複数のインバータＩＶ、複数のキャパシタＣ、複数の否定論理和回路ＮＯＲ、複数の否定論理積回路ＮＡＮＤ、複数のトランジスタＴｒ、並びに出力端Ｐを含む。複数の電源Ｅは、電源Ｅ１及びＥ２を含む。

複数のインバータＩＶは、インバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、ＩＶ７、ＩＶ８、ＩＶ９、ＩＶ１０、ＩＶ１１、及びＩＶ１２を含む。複数のキャパシタＣは、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、及びＣ５を含む。複数の否定論理和回路ＮＯＲは、否定論理和回路ＮＯＲ１及びＮＯＲ２を含む。複数の否定論理積回路ＮＡＮＤは、否定論理積回路ＮＡＮＤ１及びＮＡＮＤ２を含む。複数のトランジスタＴｒは、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、及びＴｒ４を含む。トランジスタＴｒ１及びＴｒ３は、Ｐ型のＭＯＳトランジスタ（Metal-Oxide-Semiconductor Transistor）である。トランジスタＴｒ２及びＴｒ４は、Ｎ型のＭＯＳトランジスタである。

電源Ｅ１は、ロジック電源である。電源Ｅ１は、グラウンドＧＮＤに対して電圧ＶＤＤを出力する。電圧ＶＤＤは、複数のインバータＩＶ、複数の否定論理和回路ＮＯＲ、及び複数の否定論理積回路ＮＡＮＤを駆動する。

クロックジェネレータＣＫは、クロック信号ＣＬＫを生成する。クロック信号ＣＬＫは、例えば、パルス信号である。クロック信号ＣＬＫの周期に応じて、チャージポンプ回路１０は、出力端Ｐに出力される電圧を昇圧する昇圧動作を実行する。具体的には、クロック信号ＣＬＫの立ち上がり及び立ち下がりに応じて、出力端Ｐに出力される電圧が昇圧される。昇圧動作の詳細については、後述する。

インバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、及びＩＶ７の各々の第１電圧入力端は、グラウンドＧＮＤに接地される。インバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、及びＩＶ７の各々の第２電圧入力端には、電圧ＶＤＤが供給される。これにより、インバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、及びＩＶ７の各々は、信号出力端から“Ｈ”レベルとして電圧ＶＤＤを出力し、“Ｌ”レベルとしてグラウンドＧＮＤの電圧（例えば０Ｖ）を出力するように構成される。

インバータＩＶ１の信号入力端には、クロック信号ＣＬＫが入力される。インバータＩＶ１の信号出力端は、インバータＩＶ２及びＩＶ３の各々の信号入力端に接続される。インバータＩＶ２の信号出力端は、キャパシタＣ１の第１端に接続される。インバータＩＶ３の信号出力端は、キャパシタＣ３の第１端に接続される。

インバータＩＶ４の信号入力端には、クロック信号ＣＬＫが入力される。インバータＩＶ４の信号出力端は、インバータＩＶ５の信号入力端に接続される。インバータＩＶ５の信号出力端は、インバータＩＶ６及びＩＶ７の各々の信号入力端に接続される。インバータＩＶ６の信号出力端は、キャパシタＣ２の第１端に接続される。インバータＩＶ７の信号出力端は、キャパシタＣ４の第１端に接続される。

キャパシタＣ１の第２端は、ノードＮ１に接続される。キャパシタＣ２の第２端は、ノードＮ２に接続される。キャパシタＣ３の第２端は、ノードＮ３に接続される。キャパシタＣ４の第２端は、ノードＮ４に接続される。

電源Ｅ２は、モータ電源である。電源Ｅ２は、グラウンドＧＮＤに対して電圧ＶＭを出力する。電圧ＶＭは、出力端Ｐに転送される電圧の昇圧に用いられる。電圧ＶＭは、ノードＮ５に供給される。

インバータＩＶ７、ＩＶ８、ＩＶ９、ＩＶ１０、ＩＶ１１、及びＩＶ１２、否定論理和回路ＮＯＲ１及びＮＯＲ２、並びに否定論理積回路ＮＡＮＤ１及びＮＡＮＤ２の各々の第１電圧入力端、並びにキャパシタＣ５の第１端は、ノードＮＯＵＴに接続される。ＩＶ７、ＩＶ８、ＩＶ９、ＩＶ１０、ＩＶ１１、及びＩＶ１１、否定論理和回路ＮＯＲ１及びＮＯＲ２、並びに否定論理積回路ＮＡＮＤ１及びＮＡＮＤ２の各々の第２電圧入力端、並びにキャパシタＣ５の第２端は、ノードＮ５に接続される。これにより、インバータＩＶ７、ＩＶ８、ＩＶ９、ＩＶ１０、ＩＶ１１、及びＩＶ１２、否定論理和回路ＮＯＲ１及びＮＯＲ２、並びに否定論理積回路ＮＡＮＤ１及びＮＡＮＤ２の各々は、信号出力端から“Ｈ”レベルとしてノードＮＯＵＴの電圧を出力し、“Ｌ”レベルとしてノードＮ５の電圧ＶＭを出力するように構成される。

インバータＩＶ７の信号入力端は、ノードＮ１に接続される。インバータＩＶ７の信号出力端は、インバータＩＶ８及びＩＶ９の各々の信号入力端に接続される。インバータＩＶ８の信号出力端は、ノードＮ３に接続される。

否定論理和回路ＮＯＲ１及び否定論理積回路ＮＡＮＤ１の各々の第１入力端は、ノードＮ３に接続される。否定論理和回路ＮＯＲ１及び否定論理積回路ＮＡＮＤ１の各々の第２入力端は、インバータＩＶ９の信号出力端に接続される。すなわち、否定論理和回路ＮＯＲ１は、ノードＮ３の電圧及びインバータＩＶ９の信号出力端の電圧がいずれも“Ｌ”レベルの場合を除いて、信号出力端から“Ｌ”レベルを出力する。否定論理和回路ＮＯＲ１は、ノードＮ３の電圧及びインバータＩＶ９の信号出力端の電圧がいずれも“Ｌ”レベルの場合、信号出力端から“Ｈ”レベルを出力する。

トランジスタＴｒ１のソースは、ノードＮＯＵＴに接続される。トランジスタＴｒ１のドレインは、ノードＮ１に接続される。トランジスタＴｒ１のゲートは、ノードＧＩＮ１を介して、否定論理積回路ＮＡＮＤ１の信号出力端に接続される。

トランジスタＴｒ２のソースは、ノードＮ５に接続される。トランジスタＴｒ２のドレインは、ノードＮ１に接続される。トランジスタＴｒ２のゲートは、ノードＧＩＮ２を介して、否定論理和回路ＮＯＲ１の信号出力端に接続される。

このように、インバータＩＶ７、ＩＶ８、及びＩＶ９、否定論理和回路ＮＯＲ１、並びに否定論理積回路ＮＡＮＤ１は、トランジスタＴｒ１及びＴｒ２の各々のゲートに供給される電圧を制御する機能を有する。インバータＩＶ７、ＩＶ８、及びＩＶ９、否定論理和回路ＮＯＲ１、並びに否定論理積回路ＮＡＮＤ１は、ゲート制御回路ＧＣａとも呼ばれる。ゲート制御回路ＧＣａは、トランジスタＴｒ１及びＴｒ２が同時にオフ状態となる時間帯を生じさせ得るのに対して、トランジスタＴｒ１及びＴｒ２が同時にオン状態となる時間帯を生じさせないように構成される。

インバータＩＶ１０の信号入力端は、ノードＮ２に接続される。インバータＩＶ１０の信号出力端は、インバータＩＶ１１及びＩＶ１２の各々の信号入力端に接続される。インバータＩＶ１１の信号出力端は、ノードＮ４に接続される。

否定論理和回路ＮＯＲ２及び否定論理積回路ＮＡＮＤ２の各々の第１入力端は、ノードＮ４に接続される。否定論理和回路ＮＯＲ２及び否定論理積回路ＮＡＮＤ２の各々の第２入力端は、インバータＩＶ１２の信号出力端に接続される。

トランジスタＴｒ３のソースは、ノードＮＯＵＴに接続される。トランジスタＴｒ３のドレインは、ノードＮ２に接続される。トランジスタＴｒ３のゲートは、ノードＧＩＮ３を介して、否定論理積回路ＮＡＮＤ２の信号出力端に接続される。

トランジスタＴｒ４のソースは、ノードＮ５に接続される。トランジスタＴｒ４のドレインは、ノードＮ２に接続される。トランジスタＴｒ４のゲートは、ノードＧＩＮ４を介して、否定論理和回路ＮＯＲ２の信号出力端に接続される。

出力端Ｐは、ノードＮＯＵＴに接続される。出力端Ｐは、チャージポンプ回路１０における昇圧動作によって昇圧された電圧を、駆動装置３のうちのチャージポンプ回路１０の外部に出力する。

以上のような構成において、トランジスタＴｒ１及びＴｒ２の組、並びにトランジスタＴｒ３及びＴｒ４の組は、整流素子として機能する。キャパシタＣ１及びＣ２は、汲み上げ容量として機能する。キャパシタＣ３及びＣ４はそれぞれ、キャパシタＣ１及びＣ２に並列に配置されるレベルシフト容量として機能する。電源Ｅ１、クロックジェネレータＣＫ、並びにインバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、及びＩＶ７は、汲み上げ容量の駆動回路として機能する。

また、インバータＩＶ１０、ＩＶ１１、及びＩＶ１２、否定論理和回路ＮＯＲ２、並びに否定論理積回路ＮＡＮＤ２は、トランジスタＴｒ３及びＴｒ４の各々のゲートに供給される電圧を制御する機能を有する。インバータＩＶ１０、ＩＶ１１、及びＩＶ１２、否定論理和回路ＮＯＲ２、並びに否定論理積回路ＮＡＮＤ２は、ゲート制御回路ＧＣｂとも呼ばれる。ゲート制御回路ＧＣｂは、トランジスタＴｒ３及びＴｒ４が同時にオフ状態となる時間帯を生じさせ得るのに対して、トランジスタＴｒ３及びＴｒ４が同時にオン状態となる時間帯を生じさせないように構成される。

２． 動作
２．１ 昇圧動作の概要
まず、昇圧動作の概要について説明する。

図３は、実施形態に係る駆動装置のチャージポンプ回路における昇圧動作の一例を示す波形図である。図３では、クロック信号ＣＬＫ、並びにノードＮＯＵＴ、ＧＩＮ１、ＧＩＮ２、ＧＩＮ３、及びＧＩＮ４の各々の電圧の時間変化が示される。

図３に示されるように、クロック信号ＣＬＫは、“Ｈ”レベルと“Ｌ”レベルとの間を周期Ｄで周期的に変化する。そして、ノードＮＯＵＴの電圧は、クロック信号ＣＬＫの立ち上がり及び立ち下がりに応じて、電圧ＶＭから徐々に昇圧されていき、電圧ＶＯＵＴに漸近する。

電圧ＶＯＵＴは、例えば、電圧ＶＭと電圧ＶＤＤとの和から、トランジスタＴｒ１のドレイン‐ソース間電圧及びＴｒ２のドレイン‐ソース間電圧の和、又はトランジスタＴｒ３のドレイン‐ソース間電圧及びＴｒ４のドレイン‐ソース間電圧の和を減じた値となる。すなわち、トランジスタＴｒ１のドレイン‐ソース間電圧及びＴｒ２のドレイン‐ソース間電圧の和と、トランジスタＴｒ３のドレイン‐ソース間電圧及びＴｒ４のドレイン‐ソース間電圧の和とが電圧２Ｖｄｓで略等しい場合、電圧ＶＯＵＴは、電圧（ＶＤＤ＋ＶＭ－２Ｖｄｓ）となり得る。

ノードＧＩＮ１の電圧及びノードＧＩＮ２の電圧の各々は、クロック信号ＣＬＫの立ち上がり（例えば、図３における時刻Ｔ１０）に応じて、“Ｈ”レベルから“Ｌ”レベルへと遷移する。ノードＧＩＮ１の電圧及びＧＩＮ２の電圧の各々は、クロック信号ＣＬＫの立ち下がり（例えば、図３における時刻Ｔ２０）に応じて、“Ｌ”レベルから“Ｈ”レベルへと遷移する。そして、クロック信号ＣＬＫが“Ｈ”レベルの間のノードＧＩＮ１及びＧＩＮ２の各々の電圧は、クロック信号ＣＬＫの周期が繰り返されるごとに電圧ＶＭから徐々に昇圧され、電圧ＶＯＵＴに漸近する。

一方、ノードＧＩＮ３の電圧及びＧＩＮ４の電圧の各々は、クロック信号ＣＬＫの立ち上がり（例えば、図３における時刻Ｔ１０）に応じて、“Ｌ”レベルから“Ｈ”レベルへと遷移する。ノードＧＩＮ３の電圧及びＧＩＮ４の電圧の各々は、クロック信号ＣＬＫの立ち下がり（例えば、図３における時刻Ｔ２０）に応じて、“Ｈ”レベルから“Ｌ”レベルへと遷移する。そして、クロック信号ＣＬＫが“Ｈ”レベルの間のノードＧＩＮ３及びＧＩＮ４の各々の電圧は、クロック信号ＣＬＫの周期が繰り返されるごとに電圧ＶＭから徐々に昇圧され、電圧ＶＯＵＴに漸近する。

２．２ クロック信号の立ち上がりにおける昇圧動作の詳細
次に、クロック信号の立ち上がりにおける昇圧動作の詳細について説明する。

図４は、実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち上がる際の昇圧動作の一例を示す波形図である。図５は、実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち上がる際の昇圧動作の一例を示す図である。図４及び図５は、図３における時刻Ｔ１０及びその近傍に対応する。

時刻Ｔ１０に至るまで、クロック信号ＣＬＫは、“Ｌ”レベルである。

これに伴い、キャパシタＣ１及びＣ３の各々の第１端はグラウンドＧＮＤに接地される。この際、ノードＮ１及びＮ３の電圧は、いずれも“Ｌ”レベルである。このため、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベル、及び否定論理和回路ＮＯＲ１からノードＧＩＮ２に出力される信号レベルは、いずれも“Ｈ”レベルである。したがって、トランジスタＴｒ１はオフ状態であり、トランジスタＴｒ２はオン状態である。そして、ノードＮ１がトランジスタＴｒ２を介してノードＮ５と接続されることにより、キャパシタＣ１の第２端には、電圧ＶＭが供給されている。

また、キャパシタＣ２及びＣ４の各々の第１端には電圧ＶＤＤが供給される。この際、ノードＮ２及びＮ４の電圧は、いずれも“Ｈ”レベルである。このため、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベル、及び否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、いずれも“Ｌ”レベルである。したがって、トランジスタＴｒ３はオン状態であり、トランジスタＴｒ４はオフ状態である。そして、ノードＮ２がトランジスタＴｒ３を介してノードＮＯＵＴと接続されることにより、キャパシタＣ５は、キャパシタＣ２よって充電されている。

時刻Ｔ１０において、クロック信号ＣＬＫが“Ｌ”レベルから“Ｈ”レベルへと立ち上がる。

これに伴い、キャパシタＣ１及びＣ３の各々の第１端への電圧ＶＤＤの供給が開始される。これにより、ノードＮ３の電圧は、“Ｌ”レベルから“Ｈ”レベルに変化する。一方、ノードＮ１は、ノードＮ５と接続されているため、電圧の変化がノードＮ３よりも遅れる。これにより、ノードＮ１の電圧は、“Ｌ”レベルに維持される。このため、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベルは、“Ｈ”レベルに維持される。否定論理和回路ＮＯＲ１からノードＧＩＮ２に出力される信号レベルは、“Ｈ”レベルから“Ｌ”レベルに変化する。したがって、トランジスタＴｒ１及びＴｒ２は、いずれもオフ状態となる。

また、キャパシタＣ２及びＣ４の各々の第２端はグラウンドＧＮＤに接地される。これに伴い、ノードＮ４の電圧は、“Ｈ”レベルから“Ｌ”レベルに変化する。一方、ノードＮ２は、ノードＮＯＵＴと接続されているため、電圧の変化がノードＮ４よりも遅れる。これにより、ノードＮ２の電圧は、“Ｈ”レベルに維持される。このため、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベルは、“Ｌ”レベルから“Ｈ”レベルに変化する。否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、“Ｌ”レベルに維持される。したがって、トランジスタＴｒ３及びＴｒ４は、いずれもオフ状態となる。

時刻Ｔ１１において、ノードＮ１の電圧が“Ｈ”レベルまで上昇すると共に、ノードＮ２の電圧が“Ｌ”レベルまで低下する。

これに伴い、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベルは、“Ｈ”レベルから“Ｌ”レベルに変化する。否定論理和回路ＮＯＲ１からノードＧＩＮ２に出力される信号レベルは、“Ｌ”レベルに維持される。このため、トランジスタＴｒ２はオフ状態を維持しつつ、トランジスタＴｒ１がオン状態となる。そして、ノードＮ１がトランジスタＴｒ１を介してノードＮＯＵＴと接続されることにより、キャパシタＣ５へのキャパシタＣ１よる充電が開始される。

また、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベルは、“Ｈ”レベルに維持される。否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、“Ｌ”レベルから“Ｈ”レベルに変化する。このため、トランジスタＴｒ３はオフ状態を維持しつつ、トランジスタＴｒ４がオン状態となる。そして、ノードＮ２がトランジスタＴｒ４を介してノードＮ５と接続されることにより、キャパシタＣ２の第２端には、電圧ＶＭが供給される。

以上のように動作することにより、クロック信号ＣＬＫの立ち上がりの際には、トランジスタＴｒ１がオフ状態かつトランジスタＴｒ２がオン状態の状態から、トランジスタＴｒ１及びＴｒ２がいずれもオフ状態の状態を経て、トランジスタＴｒ１がオン状態かつトランジスタＴｒ２がオフ状態の状態に遷移する。同様に、クロック信号ＣＬＫの立ち上がりの際には、トランジスタＴｒ３がオン状態かつトランジスタＴｒ４がオフ状態の状態から、トランジスタＴｒ３及びＴｒ４がいずれもオフ状態の状態を経て、トランジスタＴｒ３がオフ状態かつトランジスタＴｒ４がオン状態の状態に遷移する。

２．３ クロック信号の立ち下がりにおける昇圧動作の詳細
次に、クロック信号の立ち下がりにおける昇圧動作の詳細について説明する。

図６は、実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち下がる際の昇圧動作の一例を示す波形図である。図７は、実施形態に係る駆動装置のチャージポンプ回路における、クロック信号が立ち下がる際の昇圧動作の一例を示す図である。図６及び図７は、図３における時刻Ｔ２０及びその近傍に対応する。

時刻Ｔ２０に至るまで、クロック信号ＣＬＫは、“Ｈ”レベルである。

これに伴い、キャパシタＣ１及びＣ３の各々の第１端には電圧ＶＤＤが供給される。この際、ノードＮ１及びＮ３の電圧は、いずれも“Ｈ”レベルである。このため、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベル、及び否定論理和回路ＮＯＲ１からノードＧＩＮ２に出力される信号レベルは、いずれも“Ｌ”レベルである。したがって、トランジスタＴｒ１はオン状態であり、トランジスタＴｒ２はオフ状態である。そして、ノードＮ１がトランジスタＴｒ１を介してノードＮＯＵＴと接続されることにより、キャパシタＣ５は、キャパシタＣ１よって充電されている。

また、キャパシタＣ２及びＣ４の各々の第１端はグラウンドＧＮＤに接地される。この際、ノードＮ２及びＮ４の電圧は、いずれも“Ｌ”レベルである。このため、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベル、及び否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、いずれも“Ｈ”レベルである。したがって、トランジスタＴｒ３はオフ状態であり、トランジスタＴｒ４はオン状態である。そして、ノードＮ２がトランジスタＴｒ４を介してノードＮ５と接続されることにより、キャパシタＣ２の第２端には、電圧ＶＭが供給されている。

時刻Ｔ２０において、クロック信号ＣＬＫが“Ｈ”レベルから“Ｌ”レベルへと立ち下がる。

これに伴い、キャパシタＣ１及びＣ３の各々の第２端はグラウンドＧＮＤに接地される。ノードＮ３の電圧は、“Ｈ”レベルから“Ｌ”レベルに変化する。一方、ノードＮ１は、ノードＮＯＵＴと接続されているため、電圧の変化がノードＮ３よりも遅れる。これにより、ノードＮ１の電圧は、“Ｈ”レベルに維持される。このため、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベルは、“Ｌ”レベルから“Ｈ”レベルに変化する。否定論理和回路ＮＯＲ１からノードＧＩＮ３に出力される信号レベルは、“Ｌ”レベルに維持される。したがって、トランジスタＴｒ１及びＴｒ２は、いずれもオフ状態となる。

また、キャパシタＣ２及びＣ４の各々の第１端への電圧ＶＤＤの供給が開始される。これにより、ノードＮ４の電圧は、“Ｌ”レベルから“Ｈ”レベルに変化する。一方、ノードＮ２は、ノードＮ５と接続されているため、電圧の変化がノードＮ４よりも遅れる。これにより、ノードＮ２の電圧は、“Ｌ”レベルに維持される。このため、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベルは、“Ｈ”レベルに維持される。否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、“Ｈ”レベルから“Ｌ”レベルに変化する。したがって、トランジスタＴｒ３及びＴｒ４は、いずれもオフ状態となる。

時刻Ｔ２１において、ノードＮ１の電圧が“Ｌ”レベルまで低下すると共に、ノードＮ２の電圧が“Ｈ”レベルまで上昇する。

これに伴い、否定論理積回路ＮＡＮＤ１からノードＧＩＮ１に出力される信号レベルは、“Ｈ”レベルに維持される。否定論理和回路ＮＯＲ１からノードＧＩＮ２に出力される信号レベルは、“Ｌ”レベルから“Ｈ”レベルに変化する。このため、トランジスタＴｒ１はオフ状態を維持しつつ、トランジスタＴｒ２がオン状態となる。そして、ノードＮ１がトランジスタＴｒ２を介してノードＮ５と接続されることにより、キャパシタＣ１の第２端には、電圧ＶＭが供給される。

また、否定論理積回路ＮＡＮＤ２からノードＧＩＮ３に出力される信号レベルは、“Ｈ”レベルから“Ｌ”レベルに変化する。否定論理和回路ＮＯＲ２からノードＧＩＮ４に出力される信号レベルは、“Ｌ”レベルに維持される。このため、トランジスタＴｒ４はオフ状態を維持しつつ、トランジスタＴｒ３がオン状態となる。そして、ノードＮ２がトランジスタＴｒ３を介してノードＮＯＵＴと接続されることにより、キャパシタＣ５へのキャパシタＣ２よる充電が開始される。

以上のように動作することにより、クロック信号ＣＬＫの立ち下がりの際には、トランジスタＴｒ１がオン状態かつトランジスタＴｒ２がオフ状態の状態から、トランジスタＴｒ１及びＴｒ２がいずれもオフ状態の状態を経て、トランジスタＴｒ１がオフ状態かつトランジスタＴｒ２がオン状態の状態に遷移する。同様に、クロック信号ＣＬＫの立ち下がりの際には、トランジスタＴｒ３がオフ状態かつトランジスタＴｒ４がオン状態の状態から、トランジスタＴｒ３及びＴｒ４がいずれもオフ状態の状態を経て、トランジスタＴｒ３がオン状態かつトランジスタＴｒ４がオフ状態の状態に遷移する。

３． 実施形態に係る効果
実施形態によれば、ゲート制御回路ＧＣａには、整流素子としてのトランジスタＴｒ１及びＴｒ２の出力状態信号としてノードＮ１の電圧が入力されると共に、汲み上げ容量の駆動回路からの入力信号としてノードＮ３の電圧が入力される。これにより、ゲート制御回路ＧＣａは、これら２種類の信号に基づき、トランジスタＴｒ１及びＴｒ２がいずれもオフ状態となる状態と、トランジスタＴｒ１及びＴｒ２の一方がオン状態で他方がオフ状態となる状態と、トランジスタＴｒ１及びＴｒ２がいずれもオン状態となる状態と、を判別できる。このため、ゲート制御回路ＧＣａは、トランジスタＴｒ１がオン状態かつトランジスタＴｒ２がオフ状態の状態から、トランジスタＴｒ１及びＴｒ２がいずれもオフ状態の状態を経て、トランジスタＴｒ１がオフ状態かつトランジスタＴｒ２がオン状態の状態へと遷移させることができる。ゲート制御回路ＧＣａは、トランジスタＴｒ１がオフ状態かつトランジスタＴｒ２がオン状態の状態から、トランジスタＴｒ１及びＴｒ２がいずれもオフ状態の状態を経て、トランジスタＴｒ１がオン状態かつトランジスタＴｒ２がオフ状態の状態へと遷移させることができる。したがって、トランジスタＴｒ１及びＴｒ２がいずれもオン状態となる際に発生する貫通電流を抑制でき、当該貫通電流に伴って出力端Ｐから出力される電圧ＶＯＵＴが目減りすることを抑制できる。

また、ゲート制御回路ＧＣｂには、整流素子としてのトランジスタＴｒ３及びＴｒ４の出力状態信号としてノードＮ２の電圧が入力されると共に、汲み上げ容量の駆動回路からの入力信号としてノードＮ４の電圧が入力される。これにより、ゲート制御回路ＧＣｂは、これら２種類の信号に基づき、トランジスタＴｒ３及びＴｒ４がいずれもオフ状態となる状態と、トランジスタＴｒ３及びＴｒ４の一方がオン状態で他方がオフ状態となる状態と、トランジスタＴｒ３及びＴｒ４がいずれもオン状態となる状態と、を判別できる。このため、ゲート制御回路ＧＣｂは、トランジスタＴｒ３がオン状態かつトランジスタＴｒ４がオフ状態の状態から、トランジスタＴｒ３及びＴｒ４がいずれもオフ状態の状態を経て、トランジスタＴｒ３がオフ状態かつトランジスタＴｒ４がオン状態の状態へと遷移させることができる。ゲート制御回路ＧＣｂは、トランジスタＴｒ３がオフ状態かつトランジスタＴｒ４がオン状態の状態から、トランジスタＴｒ３及びＴｒ４がいずれもオフ状態の状態を経て、トランジスタＴｒ３がオン状態かつトランジスタＴｒ４がオフ状態の状態へと遷移させることができる。したがって、トランジスタＴｒ３及びＴｒ４がいずれもオン状態となる際に発生する貫通電流を抑制でき、当該貫通電流に伴って出力端Ｐから出力される電圧ＶＯＵＴが目減りすることを抑制できる。

具体的には、ゲート制御回路ＧＣａは、トランジスタＴｒ１のゲートに接続される出力端を有する否定論理積回路ＮＡＮＤ１と、トランジスタＴｒ２のゲートに接続される出力端を有する否定論理和回路ＮＯＲ１とを含む。ゲート制御回路ＧＣｂは、トランジスタＴｒ３のゲートに接続される出力端を有する否定論理積回路ＮＡＮＤ２と、トランジスタＴｒ４のゲートに接続される出力端を有する否定論理和回路ＮＯＲ２とを含む。これにより、使用するＭＯＳトランジスタの数を最小に抑えつつ、上述のゲート制御回路ＧＣａ及びＧＣｂの機能を満足する構成とすることができる。このため、チャージポンプ回路１０の実装面積を低減することができる。したがって、チャージポンプ回路１０を駆動装置３に内蔵することができる。

４． 変形例
上述した実施形態では、チャージポンプ回路１０がロジック電源とモータ電源を備える構成について説明したが、これに限られない。チャージポンプ回路１０は、ロジック電源及びモータ電源のいずれとしても使用される１個の電源を備える構成であってもよい。以下では、実施形態と異なる構成及び動作について主に説明する。実施形態と同等の構成及び動作については、適宜説明を省略する。

図８は、変形例に係る駆動装置のチャージポンプ回路の構成の一例を示す回路図である。図８に示されるように、チャージポンプ回路１０は、１個の電源Ｅ１’を含んでいてもよい。

電源Ｅ１’は、ロジック電源及びモータ電源のいずれとしても使用される電源である。電源Ｅ１’は、グラウンドＧＮＤに対して電圧ＶＤＤを出力する。電源Ｅ１’により、インバータＩＶ１、ＩＶ２、ＩＶ３、ＩＶ４、ＩＶ５、ＩＶ６、及びＩＶ７の各々の第２電圧入力端に電圧ＶＤＤが供給される。また、電源Ｅ１’は、ノードＮ５を介して、キャパシタＣ５の第１端に電圧ＶＤＤを供給する。

以上のような構成によっても、実施形態と同様に、貫通電流に伴って出力端Ｐから出力される電圧ＶＯＵＴが目減りすることを抑制できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…モータ駆動システム
２…制御部
３…駆動装置
４…モータ
１０…チャージポンプ回路
Ｅ１，Ｅ１’，Ｅ２…電源
ＣＫ…クロックジェネレータ
ＩＶ１，ＩＶ２，ＩＶ３，ＩＶ４，ＩＶ５，ＩＶ６，ＩＶ７，ＩＶ８，ＩＶ９，ＩＶ１０，ＩＶ１１，ＩＶ１２…インバータ
Ｃ１、Ｃ２，Ｃ３，Ｃ４，Ｃ５…キャパシタ
ＮＯＲ１，ＮＯＲ２…否定論理和回路
ＮＡＮＤ１，ＮＡＮＤ２…否定論理積回路
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４…トランジスタ
Ｐ…出力端

Claims (10)

1. 第１電圧が供給される第１端を有する第１キャパシタと、
   第１パルス信号が供給される第１端と、第１ノードに接続される第２端と、を有する第２キャパシタと、
   前記第１パルス信号が供給される第１端を有する第３キャパシタと、
   前記第１キャパシタの第２端に接続される第１端と、前記第１ノードに接続される第２端と、を有する第１トランジスタと、
   前記第１キャパシタの第１端に接続される第１端と、前記第１ノードに接続される第２端と、を有する第２トランジスタと、
   前記第１ノードに接続される第１入力端と、前記第３キャパシタの第２端に接続される第２入力端と、前記第１トランジスタのゲートに接続される第１出力端と、前記第２トランジスタのゲートに接続される第２出力端と、を有する第１回路と、
   を備える、
   チャージポンプ回路。
2. 前記第１回路は、第１否定論理積回路及び第１否定論理和回路を含み、
   前記第１否定論理積回路は、
   前記第１ノードに接続される第１入力端と、
   前記第３キャパシタの第２端に接続される第２入力端と、
   前記第１トランジスタのゲートに接続される出力端と、
   を有し、
   前記第１否定論理和回路は、
   前記第１ノードに接続される第１入力端と、
   前記第３キャパシタの第２端に接続される第２入力端と、
   前記第２トランジスタのゲートに接続される出力端と、
   を有する、
   請求項１記載のチャージポンプ回路。
3. 前記第１トランジスタは、Ｐ型のＭＯＳトランジスタであり、
   前記第２トランジスタは、Ｎ型のＭＯＳトランジスタである、
   請求項１記載のチャージポンプ回路。
4. 前記第１トランジスタ及び前記第２トランジスタの各々の第１端は、ソースであり、
   前記第１トランジスタ及び前記第２トランジスタの各々の第２端は、ドレインである、
   請求項３記載のチャージポンプ回路。
5. 前記第１パルス信号を反転させた第２パルス信号が供給される第１端と、第２ノードに接続される第２端と、を有する第４キャパシタと、
   前記第２パルス信号が供給される第１端を有する第５キャパシタと、
   前記第１キャパシタの第２端に接続される第１端と、前記第２ノードに接続される第２端と、を有する第３トランジスタと、
   前記第１キャパシタの第１端に接続される第１端と、前記第２ノードに接続される第２端と、を有する第４トランジスタと、
   前記第２ノードに接続される第１入力端と、前記第５キャパシタの第２端に接続される第２入力端と、前記第３トランジスタのゲートに接続される第１出力端と、前記第４トランジスタのゲートに接続される第２出力端と、を有する第２回路と、
   を更に備える、
   請求項１記載のチャージポンプ回路。
6. 前記第１回路は、第１否定論理積回路及び第１否定論理和回路を含み、
   前記第１否定論理積回路は、
   前記第１ノードに接続される第１入力端と、
   前記第３キャパシタの第２端に接続される第２入力端と、
   前記第１トランジスタのゲートに接続される出力端と、
   を有し、
   前記第１否定論理和回路は、
   前記第１ノードに接続される第１入力端と、
   前記第３キャパシタの第２端に接続される第２入力端と、
   前記第２トランジスタのゲートに接続される出力端と、
   を有し、
   前記第２回路は、第２否定論理積回路及び第２否定論理和回路を含み、
   前記第２否定論理積回路は、
   前記第２ノードに接続される第１入力端と、
   前記第５キャパシタの第２端に接続される第２入力端と、
   前記第３トランジスタのゲートに接続される出力端と、
   を有し、
   前記第２否定論理和回路は、
   前記第２ノードに接続される第１入力端と、
   前記第５キャパシタの第２端に接続される第２入力端と、
   前記第４トランジスタのゲートに接続される出力端と、
   を有する、
   請求項５記載のチャージポンプ回路。
7. 前記第１トランジスタ及び前記第３トランジスタは、Ｐ型のＭＯＳトランジスタであり、
   前記第２トランジスタ及び前記第４トランジスタは、Ｎ型のＭＯＳトランジスタである、
   請求項５記載のチャージポンプ回路。
8. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタの各々の第１端は、ソースであり、
   前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタの各々の第２端は、ドレインである、
   請求項７記載のチャージポンプ回路。
9. 前記第１キャパシタの第２端に接続される出力端を更に備える、
   請求項１乃至請求項８のいずれか１項記載のチャージポンプ回路。
10. 請求項９記載のチャージポンプ回路を含み、
    前記出力端の電圧に基づいて外部のモータを駆動するように構成された
    駆動装置。