CN103855070A - 超低密度有源区的浅沟槽隔离平坦化的方法 - Google Patents

超低密度有源区的浅沟槽隔离平坦化的方法 Download PDF

Info

Publication number
CN103855070A
CN103855070A CN201210499649.3A CN201210499649A CN103855070A CN 103855070 A CN103855070 A CN 103855070A CN 201210499649 A CN201210499649 A CN 201210499649A CN 103855070 A CN103855070 A CN 103855070A
Authority
CN
China
Prior art keywords
film
oxide
shallow trench
etching
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210499649.3A
Other languages
English (en)
Inventor
钱志刚
程晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210499649.3A priority Critical patent/CN103855070A/zh
Publication of CN103855070A publication Critical patent/CN103855070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明公开了一种超低密度有源区的浅沟槽隔离平坦化的方法，包括：1）在硅衬底上淀积一层作为缓冲层的第一氧化膜；2）在第一氧化膜上，进行浅沟槽的光刻工艺；3）刻蚀浅沟槽的图形；4）在硅衬底上，依次淀积线性氧化膜和高密度等离子体氧化膜；5）在高密度等离子体氧化膜上，淀积一层作为停止层的氮化膜；6）化学机械研磨进行平坦化，停在氮化膜上；7）去除氮化膜；8）去除硅衬底上方的高密度等离子体氧化膜和第一氧化膜。本发明可以避免由于有源区面积过小，导致在后续化学机械研磨步骤中由于研磨速率过快而导致有源区的过磨损伤。

Description

超低密度有源区的浅沟槽隔离平坦化的方法
技术领域
本发明涉及一种半导体领域中浅沟槽隔离平坦化的方法，特别是涉及一种超低密度有源区的浅沟槽隔离平坦化的方法。
背景技术
在现今的半导体应用中有一些器件，其有源区（AA）的面积较小（<5%），相应的浅沟槽隔离（STI）面积很大，如RF inductor器件。在这些器件中，由于使用传统的浅沟槽隔离化学机械研磨平坦化的工艺，其中，工艺流程如图1所示，由于研磨速率过快，极易造成有源区的过磨损伤（如图2所示），影响器件性能。若不采用化学机械研磨的方法，而采用湿法刻蚀的方法易导致浅沟槽中的氧化膜的损失，漏电会增大。
因而，对于浅沟槽隔离面积很大（大型浅沟槽隔离）的器件，需要研发一种新的方法，以解决浅沟槽隔离有效平坦化。
发明内容
本发明要解决的技术问题是提供一种超低密度有源区的浅沟槽隔离平坦化的方法。该方法可以避免化学机械研磨步骤中导致的有源区过磨损伤。
为解决上述技术问题，本发明的超低密度有源区（有源区面积只占整个硅片的总面积的1%～5%）的浅沟槽隔离平坦化的方法，包括步骤：
1）在硅衬底上淀积一层作为缓冲层的第一氧化膜；
2）在第一氧化膜上，进行浅沟槽的光刻工艺；
3）刻蚀浅沟槽的图形；
4）在硅衬底上，依次淀积线性氧化膜（linear oxide）和高密度等离子体氧化膜（HDP）；
5）在高密度等离子体氧化膜上，淀积一层作为停止层（stop layer）的氮化膜；
6）化学机械研磨进行平坦化，停在氮化膜上；
7）刻蚀，去除氮化膜；
8）用湿法刻蚀的方法，去除硅衬底上方的高密度等离子体氧化膜和第一氧化膜。
所述步骤1）中，淀积的方法，包括：低压化学气相淀积（LPCVD）、等离子体增强化学气相淀积（PEVCD）和常压化学气相淀积（APCVD）；第一氧化膜的材质，包括：氧化硅，该第一氧化膜的厚度为10～100纳米。
所述步骤2）中，浅沟槽的光刻工艺包括步骤：在第一氧化膜上淀积光刻胶，然后显影；其中，浅沟槽的宽度为0.1～500微米。
所述步骤3）的刻蚀浅沟槽的图形中，包括步骤：干法刻蚀第一氧化膜和硅衬底，形成浅沟槽，然后去除光刻胶；其中，浅沟槽的深度为100～700纳米。
所述步骤4）中，淀积的方法，包括：常压或低压化学气相淀积；线性氧化膜的厚度为10～200纳米，高密度等离子体氧化膜的厚度为100～1000纳米。
所述步骤5）中，淀积的方法，包括：低压化学气相淀积（LPCVD）和等离子体增强化学气相淀积（PEVCD）；其中，低压化学气相淀积中的工艺参数为：淀积温度600～800℃，压力10～100Pa，DCS流量1～10slm，NH3流量1～10sccm；等离子体增强化学气相淀积中的工艺参数为：淀积温度350～580℃，压力1～10Torr，RF（射频）功率100～1000W，SiH4流量50～200sccm，NH3流量10～80sccm，N27～10L；氮化膜的材质，包括：氮化硅；氮化膜的厚度为30～200纳米；
所述步骤6）中，化学机械研磨中的研磨药液，具有高选择比（氮化硅对氧化物），如对于氧化膜和氮化膜的刻蚀选择比为5：1～100：1之间。
所述步骤7）中，刻蚀的方法为干法或湿法刻蚀，刻蚀速率选择比（前述高密度等离子体氧化膜相对停止层氮化膜）较高，在1：5～1：100之间；其中，湿法刻蚀中，刻蚀药液包括：温度为100～200℃的热磷酸溶液，该磷酸溶液中的H3PO4:H2O的体积比为5：1～10：1。
所述步骤8）中，湿法刻蚀中的刻蚀药液包括：氢氟酸，该氢氟酸的体积浓度为0.01～20%，优选0.5～15%。
本发明通过在硅衬底上生长一层缓冲氧化膜，然后刻蚀浅沟槽，待高密度等离子体氧化膜填充沟槽完毕后，在其表面再生长一层氮化膜的停止层，作为后续化学机械研磨工艺的停止层，采用具有高选择比（氮化硅对氧化物）的研磨液对其进行平坦化，此时在有源区还保留一定厚度的等离子体氧化物，以避免有源区的损伤，同时停止在浅沟槽隔离表面的氮化膜亦可保护浅沟槽中的氧化物不会损失，然后通过刻蚀，将氮化膜和高于硅衬底的高密度等离子体氧化膜以及第一氧化膜依次去除。本发明可以避免由于有源区面积过小，导致在后续化学机械研磨步骤中由于研磨速率过快而导致有源区的过磨损伤。
另外，本发明的方法，可以应用于如RF inductor，super junction等各类器件。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一般浅沟槽隔离的工艺流程图；
图2是传统的浅沟槽隔离化学机械研磨平坦化的导致的有源区研磨损伤SEM图；
图3是本方法采用的浅沟槽隔离的工艺流程图；
图4是在硅衬底上淀积第一氧化膜后的示意图；
图5是淀积光刻胶、显影后的示意图；
图6是刻蚀形成浅沟槽、去除光刻胶并淀积线性氧化膜后的示意图；
图7是淀积高密度等离子体氧化膜填充浅沟槽后的示意图；
图8是淀积氮化膜停止在氧化膜之上的示意图；
图9是以氮化膜作为阻挡层，进行化学机械研磨后的示意图；
图10是氮化膜停止层去除后的示意图；
图11是硅衬底上方的氧化膜去除后的示意图。
图中附图标记说明如下：
1为硅衬底，2为作为缓冲层的第一氧化膜，3为光阻（PR），4为填充浅沟槽的高密度等离子体氧化物，5为作为停止层的氮化膜，6为线性氧化膜。
具体实施方式
本发明的超低密度有源区（有源区面积只占整个硅片的总面积的1%～5%）的浅沟槽隔离平坦化的方法，其流程如图3所示，该方法的具体步骤可如下：
1）在硅衬底1上，通过低压化学气相淀积（LPCVD）、等离子体增强化学气相淀积（PEVCD）或常压化学气相淀积（APCVD）淀积一层作为缓冲层的第一氧化膜2（如图4所示）；
其中，第一氧化膜2的材质，包括：氧化硅，该第一氧化膜2的厚度为10～100纳米。
2）在第一氧化膜2上，进行浅沟槽的光刻工艺，其步骤包括：
在第一氧化膜2上淀积光刻胶，然后显影（如图5所示），其中，浅沟槽的特征宽度为0.1～500微米。
3）刻蚀浅沟槽的图形，其步骤包括：
干法刻蚀第一氧化膜2和硅衬底1，形成深度为100～700纳米的浅沟槽，然后使用干法挥化（ash）或者湿法药液腐蚀的方法去除光刻胶（光阻3）；
其中，干法挥化的方法中，氧气含量200～600sccm，温度为100～200℃；湿法药液腐蚀的方法中，使用的药液为硫酸溶液，温度为100～200℃，该硫酸溶液中的H2SO4:H2O体积比为1：2～1：10。
4）在硅衬底1上，通过常压或低压化学气相淀积工艺，依次淀积厚度为10～200纳米的线性氧化膜（linear oxide）6（如图6所示）和厚度为100～1000纳米的高密度等离子体氧化膜（HDP）4（如图7所示）；
5）在高密度等离子体氧化膜4上，采用低压化学气相淀积（LPCVD）或等离子体增强化学气相淀积（PEVCD）工艺，淀积一层作为停止层的厚度为30～200纳米的氮化膜（如氮化硅）5（如图8所示）；
其中，低压化学气相淀积中的工艺参数为：淀积温度600～800℃，压力10～100Pa，DCS流量1～10slm，NH3流量1～10sccm；
等离子体增强化学气相淀积中的工艺参数为：淀积温度350～580℃，压力1～10Torr，RF（射频）功率100～1000W，SiH4流量50～200sccm，NH3流量10～80sccm，N27～10L。
6）以氮化膜作为阻挡层，进行化学机械研磨平坦化，停在氮化膜5上（如图9所示）；
其中，化学机械研磨中的研磨药液，具有高选择比（氮化硅对氧化物），如对于氧化膜和氮化膜的刻蚀选择比为5：1～100：1之间，其研磨终点为接触到上述作为停止层的氮化膜5。
7）通过干法或湿法刻蚀，去除氮化膜5（如图10所示）；
其中，刻蚀速率选择比（前述高密度等离子体氧化膜4相对停止层氮化膜5）较高，如在1：5～1：100之间；其中，湿法刻蚀中，刻蚀药液可为：100～200℃的热磷酸溶液，该磷酸溶液中的H3PO4:H2O的体积比为5：1～10：1。
8）用湿法刻蚀的方法进行氧化膜回刻，去除硅衬底1上方的高密度等离子体氧化膜4和第一氧化膜2（如图11所示）。其中，湿法刻蚀中的刻蚀药液可为：对氧化膜有刻蚀性的稀释氢氟酸，该氢氟酸的体积浓度为0.01～20%，优选0.5～15%。
本发明可以避免由于有源区面积过小，导致在后续化学机械研磨步骤中由于研磨速率过快而导致有源区的过磨损伤。本发明的方法，可以应用于如RF inductor，super junction等各类器件。

Claims (10)

1.一种超低密度有源区的浅沟槽隔离平坦化的方法，其特征在于，包括步骤：
1）在硅衬底上淀积一层作为缓冲层的第一氧化膜；
2）在第一氧化膜上，进行浅沟槽的光刻工艺；
3）刻蚀浅沟槽的图形；
4）在硅衬底上，依次淀积线性氧化膜和高密度等离子体氧化膜；
5）在高密度等离子体氧化膜上，淀积一层作为停止层的氮化膜；
6）化学机械研磨进行平坦化，停在氮化膜上；
7）刻蚀，去除氮化膜；
8）用湿法刻蚀的方法，去除硅衬底上方的高密度等离子体氧化膜和第一氧化膜。
2.如权利要求1所述的方法，其特征在于：所述超低密度有源区是有源区面积占整个硅片的总面积的1%～5%；
所述步骤1）中，淀积的方法，包括：低压化学气相淀积、等离子体增强化学气相淀积和常压化学气相淀积；第一氧化膜的材质，包括：氧化硅；该第一氧化膜的厚度为10～100纳米。
3.如权利要求1所述的方法，其特征在于：所述步骤2）中，浅沟槽的光刻工艺包括步骤：在第一氧化膜上淀积光刻胶，然后显影；
其中，浅沟槽的宽度为0.1～500微米。
4.如权利要求1所述的方法，其特征在于：所述步骤3）的刻蚀浅沟槽的图形中，包括步骤：干法刻蚀第一氧化膜和硅衬底，形成浅沟槽，然后去除光刻胶；
其中，浅沟槽的深度为100～700纳米。
5.如权利要求1所述的方法，其特征在于：所述步骤4）中，淀积的方法，包括：常压或低压化学气相淀积；线性氧化膜的厚度为10～200纳米，高密度等离子体氧化膜的厚度为100～1000纳米。
6.如权利要求1所述的方法，其特征在于：所述步骤5）中，淀积的方法，包括：低压化学气相淀积和等离子体增强化学气相淀积；
其中，低压化学气相淀积中的工艺参数为：淀积温度600～800℃，压力10～100Pa，DCS流量1～10slm，NH3流量1～10sccm；
等离子体增强化学气相淀积中的工艺参数为：淀积温度350～580℃，压力1～10Torr，RF功率100～1000W，SiH4流量50～200sccm，NH3流量10～80sccm，N27～10L；
氮化膜的材质，包括：氮化硅；氮化膜的厚度为30～200纳米。 
7.如权利要求1所述的方法，其特征在于：所述步骤6）中，化学机械研磨中的研磨药液，对于氧化膜和氮化膜的刻蚀选择比为5：1～100：1之间。
8.如权利要求1所述的方法，其特征在于：所述步骤7）中，刻蚀的方法为干法或湿法刻蚀，高密度等离子体氧化膜相对氮化膜的刻蚀速率选择比在1：5～1：100之间；
其中，湿法刻蚀中，刻蚀药液包括：温度为100～200℃的热磷酸溶液，该磷酸溶液中的H3PO4:H2O的体积比为5：1～10：1。
9.如权利要求1所述的方法，其特征在于：所述步骤8）中，湿法刻蚀中的刻蚀药液包括：氢氟酸，该氢氟酸的体积浓度为0.01～20%。
10.如权利要求9所述的方法，其特征在于：所述氢氟酸的体积浓度为0.5～15%。 
CN201210499649.3A 2012-11-29 2012-11-29 超低密度有源区的浅沟槽隔离平坦化的方法 Pending CN103855070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210499649.3A CN103855070A (zh) 2012-11-29 2012-11-29 超低密度有源区的浅沟槽隔离平坦化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210499649.3A CN103855070A (zh) 2012-11-29 2012-11-29 超低密度有源区的浅沟槽隔离平坦化的方法

Publications (1)

Publication Number Publication Date
CN103855070A true CN103855070A (zh) 2014-06-11

Family

ID=50862557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210499649.3A Pending CN103855070A (zh) 2012-11-29 2012-11-29 超低密度有源区的浅沟槽隔离平坦化的方法

Country Status (1)

Country Link
CN (1) CN103855070A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4073054A (en) * 1975-08-25 1978-02-14 Hitachi, Ltd. Method of fabricating semiconductor device
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US6197660B1 (en) * 1999-04-29 2001-03-06 Taiwan Semiconductor Manufacturing Company Integration of CMP and wet or dry etching for STI
CN101118866A (zh) * 2006-08-01 2008-02-06 上海华虹Nec电子有限公司 改善sti-cmp终点检测的方法
CN101872739A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 沟槽的填充方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN102254817A (zh) * 2011-08-01 2011-11-23 上海宏力半导体制造有限公司 沟槽制造方法及半导体器件制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4073054A (en) * 1975-08-25 1978-02-14 Hitachi, Ltd. Method of fabricating semiconductor device
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US6197660B1 (en) * 1999-04-29 2001-03-06 Taiwan Semiconductor Manufacturing Company Integration of CMP and wet or dry etching for STI
CN101118866A (zh) * 2006-08-01 2008-02-06 上海华虹Nec电子有限公司 改善sti-cmp终点检测的方法
CN101872739A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 沟槽的填充方法
CN101930941A (zh) * 2010-07-30 2010-12-29 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN102254817A (zh) * 2011-08-01 2011-11-23 上海宏力半导体制造有限公司 沟槽制造方法及半导体器件制造方法

Similar Documents

Publication Publication Date Title
CN100459040C (zh) 用于制造半导体器件的方法
CN102403257B (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN104752363A (zh) 快闪存储器的形成方法
CN101154617A (zh) 浅沟槽隔离结构的制造方法
CN103377912B (zh) 浅沟槽隔离化学机械平坦化方法
CN103903969B (zh) 浮栅的制备方法
CN102437047B (zh) 一种sti结构cmp方法以及sti结构制作方法
CN102956535B (zh) 半导体器件及其制造方法
CN102479699A (zh) 超级结半导体器件结构的制作方法
CN104078346A (zh) 半导体器件的平坦化方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN103855070A (zh) 超低密度有源区的浅沟槽隔离平坦化的方法
CN103928386B (zh) 一种浅沟槽隔离结构的制造方法
CN103165576B (zh) 半导体器件及其制造方法
CN103413778B (zh) 隔离结构的形成方法
CN104979204B (zh) 鳍式场效应晶体管的形成方法
CN103426745B (zh) 半导体结构的形成方法
CN105336697B (zh) 一种制造快闪存储器的方法
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN103811403B (zh) 浅沟槽隔离结构的形成方法
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法
CN101710575B (zh) 一种防止深沟绝缘工艺中产生空洞的方法
CN103617956B (zh) 一种碳化硅静电感应晶体管减小栅长的方法
CN103515291A (zh) 浅沟槽隔离结构的形成方法
CN102610509B (zh) 元件间分离层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140611

RJ01 Rejection of invention patent application after publication