SE520590C2 - Halvledarprocess och PMOS-varaktor - Google Patents
Halvledarprocess och PMOS-varaktorInfo
- Publication number
- SE520590C2 SE520590C2 SE0103806A SE0103806A SE520590C2 SE 520590 C2 SE520590 C2 SE 520590C2 SE 0103806 A SE0103806 A SE 0103806A SE 0103806 A SE0103806 A SE 0103806A SE 520590 C2 SE520590 C2 SE 520590C2
- Authority
- SE
- Sweden
- Prior art keywords
- doped
- pmos
- region
- embedded
- areas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000008569 process Effects 0.000 title description 13
- 239000004065 semiconductor Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009825 accumulation Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000013590 bulk material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- AWMVMTVKBNGEAK-UHFFFAOYSA-N Styrene oxide Chemical compound C1OC1C1=CC=CC=C1 AWMVMTVKBNGEAK-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003433 contraceptive agent Substances 0.000 description 1
- 230000002254 contraceptive effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
20 25 30 520 sån 2 bas/kollektor-övergången användas tack vare den större variationen i kapacitansen, vilken sätts av dopningsförhållandet mellan p- och n-sidan av övergången.
För högpresterande VCO-konstruktioner, såsom exempelvis de som används i cellulära system, är fasbruset hos VCOïn en viktig parameter. Fasbruset påverkas kraftigt av avstämningsvaraktorns egenskaper, främst varaktoms Q-värde (vilket beskriver de parasitiska förlustema hos anordningen). I M. Steyaert, J. Craninckx, ” A fully integrated CMOS DCS-l800 frequency synthesizer”, IEEE J. Solid-State C ircuits, Vol. 33, p. 2054, Dec. 1998, förhindrade varaktorns kvalitet, vilken varaktor består av p+/n-brunn-övergångskondensatorn i en CMOS-process, uppfyllandet av fasbrusspecifikationerna över hela avstämningsområdet för ett DCSl800-system. Eftersom diodvaraktorn lämnar mycket övrigt att önska behövs ett annat sätt att realisera varaktom.
Olika typer av MOS-varaktorer för VC O-konstruktion studeras i P. Andreani, S.
Mattisson, ”On the Use of MOS Varactors in RF VCO's”, IEEE J. Solid-State Circuits, Vol. 35, p.905, June 2000. Genom att noggrant välja anordningsparametrar för varaktorn kan bättre resultat uppnås än för övergångsbaserade varaktorer.
Såväl olika typer av MOS-varaktorer för integrering i en konventionell CMOS- process som många konstruktionsparametrar för praktisk tillämpning av varaktorerna beskrivs i EP 0902483 Al För högpresterande radiotillämpningar där bipolära RF -IC-processer fortfarande föredras finns det emellertid ett behov av att realisera varaktorer med förbättrad prestanda.
REnoGöRELsE FÖR UPPFINNINGEN Ett ändamål med föreliggande uppfinning är följaktligen att åstadkomma ett förfarande vid tillverkningen av en integrerad krets, särskilt en integrerad krets för 10 15 20 25 30 .._, 520 590 3 s v f . i . radiofrekvenstillämpningar och innefattande en PMOS-varaktor, en vertikal bipolär npn-transistor och eventuellt andra MOS-anordningar av p-typ, vid vilket ett minimum av processteg adderas till en rent bipolär process.
I detta hänseende är ett särskilt ändamål med uppfinningen att åstadkomma ett dylikt förfarande som innefattar ett antal flerändamålprocessteg.
Det är ett ytterligare ändamål med uppfinningen att åstadkomma ett dylikt förfarande, vilket ger en PMOS-varaktor med förbättrad prestanda, företrädesvis ett högre Q-värde.
För att åstadkomma detta innefattar föreliggande uppfinning enligt en första aspekt ett förfarande vid tillverkningen av en integrerad krets innefattande en PMOS- varaktor och en npn-transistor, vilket innefattar stegen: (i) att i ett p-dopat substrat formeras samtidigt inbäddade nl-dopade områden för PMOS-varaktorn och för npn-transistom, (ii) att n-dopade brunnar formeras samtidigt ovanför de inbäddade nf-dopade områdena, (iii) att fältisolationsområden forrneras samtidigt runt de n-dopade brunnarna, (iv) att ett PMOS-styreområde forrneras på en första av de n~dopade brunnama, (v) att en p-dopad bas formeras i en andra av de n-dopade brunnarna och att en n- dopad emitter formeras i basen och (vi) att nli-dopade kontakter till de inbäddade n+-dopade områdena formeras samtidigt, varvid kontaktema är åtskilda från de n-dopade brunnarna. 10 15 20 25 30 520 590 4 ~ , v . - v Slutligen ansluts PMOS-styreområdet och den nïdopade PMOS-kontakten till _ varsin klämma.
Fältisolationsområdena formeras såsom grunda diken fyllda med t.ex. oxid.
Fältisolationsonirådena formeras företrädesvis på sådant sätt att de sträcker sig vertikalt från substratets ovansida och ner i de inbäddade nir-dopade områdena och/eller forrneras på sådant sätt i förhållande till de inbäddade nïdopade områdena att de inbäddade nïdopade områdena sträcker sig in i områden under fåltisolationsområdena.
För att åstadkomma ytterligare anordningsisolation kan djupa diken forrneras samtidigt runt de inbäddade n+-dopade områdena, på sådant sätt att de djupa dikena sträcker sig djupare ned i substratet än de inbäddade nïdopade områdena.
P-dopade emitter- och kollektorområden kan formeras i det n-dopade området ovanför det inbäddade niïdopade området hos PMOS-varaktom, och detta utförs företrädesvis samtidigt med dopningen av en extrinsisk bas för npn-transistorn.
PMOS-varaktorn uppvisar ett kapacitansvärde som är beroende av den påtryckta spänningen mellan den nïdopade PMOS-kontaktklämman d.v.s. bulkklämman, och PMOS-styreklämman. Om emitter- och kollektorområden är anslutna till bulken och spänningen är högre eller företrädesvis mycket högre än tröskelspänningen hos transistorn, sägs varaktom vara i inversionsmod eller -område, d.v.s. en invertersionskanal med mobila hål byggs upp. Om å andra sidan styrespänningen hålls högre än bulkspänningen hamnar PMOS-varaktom i ackumuleringsmod eller - område.
För att säkra driften i inversionsmod lämnas emitter- och kollektorområdena flytande d.v.s. okontakterade och för att säkra driften i ackumuleringsmod formeras inte emitter- eller kollektorområdena alls. 10 15 20 25 520 590 5 Ovan nämnda ändamål emås vidare enligt en andra aspekt av uppfinningen med hjälp av ett förfarande innefattande följande steg : (i) att i ett p-dopat substrat formeras ett inbäddat nïdopat område för npn- transistorn, (ii) att i substratet forrneras samtidigt en huvudsakligen n-dopad brunn för PMOS- varaktorn och en n-dopad brunn ovanför det inbäddade nïdopade området för npn- transistorn, (iii) att faltisolationsoniråden forrneras samtidigt runt de n-dopade brunnarna, (iv) att ett PMOS-styreområde fonneras på den huvudsakligen n-dopade brunnen, (v) att en p-dopad bas formeras i den n-dopade brunnen ovanför det inbäddade n+- dopade området för npn-transistom och att en n-dopad emitter formeras i den p- dopade basen, (vi) att en n-dopad kollektorkontakt till det inbäddade nïdopade området för npn- transistorn formeras och (vii) att ett eller företrädesvis två nïdopade områden formeras i den huvudsakligen n-dopade brunnen för PMOS-varaktorn, där de nïdopade områdena i ett horisontalplan är åtskilda från PMOS-styreområdet.
Slutligen formeras en till PMOS-styreområdet ansluten styreklämma och en till det nïdopade området( na) ansluten bulkklämma. 10 15 20 25 520 590 6 r ; , Q . , De nïdopade områdena formeras företrädesvis på var sida om PMOS-styreområdet.
PMOS-varaktom framställd enligt den andra aspekten av föreliggande uppfinning anordnas med fördel att arbeta i ackumuleringsmod.
Föreliggande uppfinning innefattar vidare enligt en tredje aspekt en PMOS-varaktor tillverkad enligt någon av de första två aspekterna av uppfinningen.
Föreliggande uppfinning innefattar också enligt en fjärde aspekt en integrerad krets såsom exempelvis en VCO innefattande minst en varaktor enligt den tredje aspekten av uppfinningen.
Ytterligare kännetecken för uppfinningen och fördelar med densamma kommer att framgå av den efterföljande detaljerade beskrivningen av föredragna utföringsforrner av föreliggande uppfinning och bifogade Fig. 1-1 1, vilka endast ges i illustrerande syfte och således inte är begränsande för föreliggande uppfinning.
FIGURBESKRIVNING Fi g. 1-8 visar starkt förstorade tvärsnittvyer av del av en halvledarstruktur under framställningen enligt en föredragen utföringsform av föreliggande uppfinning.
Fig. 9-12 visar starkt förstorade tvärsnittvyer av PMOS-varaktorer enligt ytterligare utföringsforrner av föreliggande uppfinning.
BESKRIVNING Av FÖREDRAGNA UTFÖRINGSFORMER Med hänvisning till Fig. 1-8 beskrivs nedan översiktligt ett förfarande för framställning av en PMOS-varaktor i en bipolär process till vilken endast ett fåtal processteg adderats. För att illustrera processen beskrivs också den samtidiga formeringen av en bipolär transistor. 10 15 20 25 30 520 590 7 » ; f » n e = 1 Q n v f För att åstadkomma en struktur såsom den som visas i Fig. 1 odlas ett låg-p-dopat epitaxiellt kiselskikt 12 på ett startmaterial 10 bestående av en kraftigt pïdopad skiva 1 1. Altemativt kan den p-dopade skivan bestå av en homogent låg-p-dopad skiva (ej visad). inbäddade n-dopade och p-dopade områden 31 respektive 33 formeras i ytskiktet 12 genom att (i) ett tunt skyddande skikt av kiseldioxid forrneras på skiktet 12, (ii) på detta formeras medelst fotolitografiska metoder en mask för att definiera områden för PMOS-varaktom respektive den bipolära transistorn, (iii) områdena som definieras av masken nif-dopas, (iv) masken avlägsnas, (V) den erhållna strukturen värmebehandlas, (vi) eventuellt p-dopas ytterligare områden hos strukturen, och (vii) ovansidan av områdena 31 och 33 friläggs. Områdena 31 benämns också som inbäddade nl-dopade skikt.
Därefter odlas ett epitaxiellt kiselskikt 41 på ytan, vilket skikt är dopat i utvalda områden för att åstadkomma n-områden och p-områden (n-brunnar och p-brunnar). I Fig. 1 är samtliga områden 41 n-dopade.
Istället för att formera de epitaxiella skikten 12, 41 på skivan 11 kan alternativt en enda homogen skiva användas i vilken de inbäddad områdena 31, 33 formeras medelst j onimplantering med hög energi och i vilken n- och eventuellt p-dopade ytområden 41 formeras medelst jonimplantering. Den använda termen ”substrat” avser här en skiva på vilken ett antal epitaxiella skikt eventuellt har odlats.
För att isolera de olika områdena 41 formeras grunda och eventuellt djupa diken 81, 72 till att omge respektive område 41. kiselytan oxideras, ett kiselnitridskikt deponeras, kiselnitrid- och oxidskikten mönstras och etsas bort i områden där dikena skall formeras och (ii) kislet etsas för 10 15 20 25 30 520 590 8 att formera strukturen. De grunda dikena återoxideras och fylls med en deponerad oxid 81 efter fyllningen av de djupa dikena, se nedan.
De grunda dikena kan formeras på ett sådant sätt att de sträcker sig vertikalt från den övre kiselytan, d.v.s. kiselskiktets 41 ovansida, och ner till de inbäddade n+- dopade ytområdena 31 och företrädesvis vidare ner i det inbäddade nïdopade skiktet 31 (ej visat i Fig. 1-8). De inbäddade nïdopade skikten 31 och de grunda dikena kan vidare formeras i förhållande till varandra på sådant sätt att de inbäddade nïdopade skikten 31 sträcker sig in i områden under de grunda dikena.
Notera att n-brunnarna 41 kan formeras medelst jonimplantering genom ovan nämnda kiselnitrid- och oxidskikt och p-brunnar kan åstadkommas vid ett ytterligare senare skede i processen.
De djupa dikena 72 formeras genom stegen att (i) formera en hård mask för de djupa dikena genom att deponera ett kiseldioxidskikt samt mönstra och etsa detta kiseldioxidskikt för att definiera öppningar för de djupa dikena, (ii) etsa de djupa dikena, (iii) avlägsna de resterande delama av den hårda oxidskiktsmasken, (iv) odla en tunn oxid ovanpå strukturen, (v) fylla de djupa dikena med deponerad oxid (där den tunna oxiden och den deponerade oxiden tillsammans betecknas med 71) och polykisel 72 (vi) eventuellt planarisera polykislet och (vii) tillbakaetsa för att avlägsna allt polykisel från de grunda dikesområdena.
Efter detta fylls de grunda dikena med oxiden 81, varefter nitrid- och oxidskikten som täcker aktiva områden 41 avlägsnas.
Isolationsmetoden beskrivs ytterligare i WO 0120664 och i SE 0101567-6.
Därefter odlas en tunn oxid 91, kallad p-brunnoxid, varefter p-brunnar eventuellt formeras (ej visade). Slutligen formeras en fotomask 101 på strukturen, vilken är 10 20 25 30 520 590 §f§§f;;§.ë 9 öppen över de områden vilka skall utgöra anordningsområden för PMOS- anordningen, vilket visas i F ig. 3. Detta steg är det första som adderas till en rent bipolär process.
Sedan implanteras skivan med ett p-dopämne. Energin väljs på sådant sätt att dopämnet tränger in i de områden som ej täcks av fotomasken, men som täcks av tunn oxid och dosen väljs för att justera tröskelspänningen så att den ligger i området -0,5 till -1,5 V. Därefter avlägsnas fotomasken 101.
P-brunn-oxiden 91 ersätts företrädesvis av en styreoxid 1 1 1 ovanpå strukturen under användande av oxidetsning följt av termisk oxidering. Denna förnyelse av oxid föranleds av höga MOS-krav eftersom p-brtlnn-oxidens kvalitet normalt inte är tillräcklig efter att ha utsatts för jonimplantering. Direkt därefter deponeras ett odopat polykristallint eller icke-kristallint kiselskikt 112 på styreoxiden 111. Den resulterande strukturen visas i F ig. 2.
Det deponerade kiselskiktet 1 12 som behövdes för att forrnera del av PMOS-styret måste nu tas bort från de andra områdena på skivan. En fotomask 121 som täcker PMOS-anordningsområdena appliceras därför på skivan. Masken 121 används för att avlägsna kisel genom etsning under användande av íältoxiden/styreoxiden 81/ 1 11 som etsstopp. Den resulterande strukturen visas i Fig. 3. Fotomasken avlägsnas sedan genom konventionella metoder.
För att formera de aktiva anordningarna behövs lågresistiva banor, d.v.s. kollektorkontakter eller ”pluggar”, från skivans yta till det inbäddade nïdopade skiktet 31. Banorna definieras litografiskt genom att applicera en mask 131 med öppna områden 132, 133 för formerande av pluggar för PMOS-varaktom och den bipolära transistorn. N-dopníng utförs genom de öppna områdena 132 och 133. I WO 9853489 diskuteras detaljer rörande val av energi och doser. 10 15 20 25 520 5901 §*¶f;;¿,;Y{. 10 Med fotomasken 131 fortfarande kvar på skivan avlägsnas det tunna skyddande kiseldioxidskiktet 1 11 från de öppna områdena efter implanteringen. Den resulterande strukturen visas i Fig. 4. Sedan avlägsnas fotomasken 131 genom konventionella metoder, varefter skivan eventuellt värmebehandlas.
Därefter deponeras ett tunt kiselnitridskikt (resterande delar därav betecknas med 141 i Fig. 5), vars trefaldiga syfte är (i) att ge ett tillskott till det isolerande skiktet som deponerats i de aktiva områdena hos den bipolära transistom, vilket resulterar i lägre parasitisk kapacitans för bas-kollektorövergången, (ii) att kapsla in styreskiktet 112 hos PMOS-varaktorn under efterföljande behandling och (iii) att utgöra en oxidationsbeständig mask för kollektorpliiggarna 41 (i öppningama 132 och 133 i Pig. 4) och styreskiktet 112 hos PMOS-varaktorn.
Därefter följer ett antal processteg i framställningen av den bipolära npn-transistorn, vilka inkluderar (i) formering av en emitter/basöppning, (ii) formering av ett extrinsiskt basskikt 151, (iii) fomiering av ett oxidskikt 152, (iv) formering av en emitteröppning i emitter/basöppningen, (v) eventuell formering av en sekundär implanterad kollektor 171, (vi) formering av baskontaktbanor 173 av p-typ, (vii) formering av en intrinsisk bas 174, (viii) formering av sidoväggsdistansstrukturer 181 av nitrid och (ix) forrnering av ett n-dopat polykiselskikt 182 för emitterkontakten. I steg (viii) ovan d.v.s. under formeringen av sidoväggsdistansstrukturer 181 av nitrid avlägsnas först det tunna kiselnitridskiktet 141 från faltområden, de diffunderade nïdopade kontaktområdena och från PMOS- områden. Sedan appliceras en mask 183, vilken mask 183 har öppningar 132, 133 för de nl-dopade pluggarna, genom vilka öppningar ytterligare n-dopämnen implanteras. Den resulterande strukturen visas i F ig. 5. Därefter avlägsnas masken.
Andra ej visade områden, vilka kommer att forma motstånd i polykiselskiktet, kan definieras av masken 183 1,1 nder implanteringt 10 15 20 25 30 t. :s . . . r « . . _, ~ . ft. . u I s f - -~ :i - i . - _ = . » v MW . .. .,x V . . , , -.» w- t. . . ..; - v - - . a - . ~ a: v ,= i . - . -. . . z t . . .. . . < . q. I 11 Sedan formeras en emitterkontakt 191 och en kollektorkontakt 192 för npn- transistom, ett styre 194 och en diffunderad nïdopad kontakt 195 för PMOS- varaktorn och motstånd ( ej explicit visat) genom att strukturen mönstras medelst en mask 196 samt att polykiselskiktet 182 (och 112 vid PMOS-varaktorn) etsas. Den erhållna strukturen visas i Fig. 6. Efter etsningen avlägsnas masken 196.
Sedan avlägsnas oxidskiktet 152 ovanpå polykiselskiktet 151 av p-typ genom applicering av en fotomask 197 och etsning tills polykislet friläggs i öppningarna hos fotomasken 197. För att dopa emitter- och kollektorområden 198 hos PMOS- varaktorn samt den extrinsiska basen 151 hos den bipolära transistorn utförs en ytterligare p-dopämnesimplantering efter etsningen. En resulterande struktur visas i Fig. 7. Efter fullföljd etsning och implantering avlägsnas fotomasken 197.
Därefter utförs emitteraktivering och -indrivning för att åstadkomma ett n-dopat emitterområde 202. Ett tunt oxidskikt eller nitrid - oxid - biskikt formeras på strukturen före denna aktivering, vilket skikt sedan etsas anisotropiskt på ett sådant sätt att distansstrukturer 203 fornieras. Sedan kan frilagda kiselytor förses med silicid 204 på ett självlinjerat sätt (SALICIDE) för att reducera resistansen. Den resulterande strukturen visas i Fig. 8. Processen fortsätter sedan med formering av passiverings- och metallskikt.
Med hänvisning till Fig. 9-12 beskrivs nedan ett antal varaktorstrukturer, vilka samtliga tillverkats med hjälp av det beskrivna processflödet med endast ett fåtal modifieringar av layouten eller anslutningarna av klämmorna.
I Fig, 9 visas en PMOS-varaktor framställd enligt ovan beskrivna tillverkningsprocess. De pl-dopade kollektor- och emitterområdena 198, styret 111, 194 och bulken 41 har försetts med varsin schematiskt visad .rnetallkontakt eller klämma D, G, S, B i hål formerade i ett isolerande passiveringsskikt 901. 10 15 20 25 12 I en första version av PMOS-varaktom är kollektor-, emitter- och bulkklämmorna D, S, B anslutna till en gemensam elektrisk potential VB och utgör en första elektrod hos PMOS-varaktorn och styreklämman G är ansluten till en elektrisk potential VG och utgör en andra elektrod hos PMOS-varaktom. I beroende av spänningen över PMOSwaraktom, VBG=VB-VG, kan fem olika arbetsområden eller -moder särskiljas: stark inversion, medelstark inversion, svag inversion, utarmning och ackumulering; se ovan nämnda artikel av P. Andreani et al.
I en andra varaktorversion lämnas kollektor- och emitterklämmoma D, S (i den första versionen) flytande d.v.s. okontakterade, för att åstadkomma en PMOS- varaktor som lämpar sig för drift i inversionsmod. Den spänningsberoende kapacitaiisen åstadkoms genom anslutning av bulkklämman B till den högsta potentialen i kretsen (tex. Vdd), under det att styreklämmans G spänning är variabel och ansluten till den lägre elektriska potentialen.
I en tredje varaktorversion åstadkoms en PMOS-varaktor som lämpar sig för drift i ackumuleringsmod genom att helt utelämna kollektor- och emitterområdena 198 och deras respektive klämmor D, S. Således täcker masken 197 (som visas i Fig. 7) passande nog kollektor- och emitterområdena 198 på sådant sätt att ingen implantering och därmed ingen formering av dessa sker. En sådan PMOS-varaktor visas i Fig. 10.
En möjlig nackdel med denna konstruktion är att den parasitiska resistansen på bulkklänimans B sida (likvärdig med kollektorkontakten hos npn-transistom) blir hög. För att åstadkomma en optimal struktur måste den diffunderade nJr-dopade kontakten 41, 151 placeras närmare styrestrukturen 111, 194. l Pig. 1 1 visas en fjärde varaktorversion med en -fcïbättrad struktur, vilken liknar versionen i Fig. 10 men har en mycket längre styrestruktur 1 1 1, 194, vars längd 10 15 20 25 30 520 590 13 i . . c s. i.. .i motsvarar n-brunnens 41 längd. Härmed uppnås en reducerade resistans och ök_ade kapacitansvärden.
I Fig 12 visas en femte varaktorversion med en förbättrad struktur. PMOS- styrestrukturen 111, 194 visas i mitten. På var sida formeras n-dopade n-brunn- kontaktområden 903, 905 och 904, 906 så nära styrekanten som möjligt. De n- dopade kontaktområdena består vart och ett av ett nfi-dopat diffunderat område 903, 904 ovanpå vilket ett nfi-dopat polykiselskikt 905, 906 är beläget. Inget inbäddat nïdopat skikt behövs, men kan ändå åstadkommas (ej visat i Fig. 12).
Varaktorstrukturen i Fig. 12 kan åstadkommas genom att modifiera processen som beskrivs ovan med hänvisning till Fig. 1-8 på följande sätt.
Om inget inbäddat nl-dopat skikt skall forrneras för PMOS-varaktom måste den fotolitografiska masken som definierar inbäddade ni-dopade oinråden för den bipolära transistorn täcka PlVIOS-varaktorområdet på sådant sätt att ingen ni- dopning 31 utförs där.
Layouten hos styreområdet 111, 194 måste utföras på sådant sätt att n-brunnen 41 hos PMOS-varaktorn sträcker sig bortom styreområdet 1 11, 194 i tvärsnittvyns plan för att göra plats för de n-dopade kontaktområdena 903, 905 och 904, 906. Vidare måste några masker, inkluderande maskerna 131 och 183, modifieras på sådant sätt att ingen diffunderad niL-dopad kontakt 41, 151 för PMOS-varaktom forrneras.
Masken 196, vilken definierar emitterkontakten 191 för npn-transistom och styrestrukturen 194 för PMOS-varaktorn, används också för att definiera de n”- dopade polykiselskikten 905, 906 på var sida av styrestrukturen 194, varvid kontaktområdena 905, 906 således fonneras under etsningen av polykiselskiktet 182.
Därefter formeras de diffunderade nH-dopade områdena 903, 904 medelst diffusion av n-dopämnen från kontaktskiktet 905, 906 under emitteraktiveringen och 10 15 20 520 590 ;:;§;;äñ9< 14 -indrivningen. Masken 197 kommer därmed att täcka områdena där kollektor- och emitterområdena skulle fonneras (se Fig. 7). Slutligen formeras en styrekontakt eller -klämma G för styrestrukturen ll 1, 194 och bulkkontakter eller -klämmor B för de n-dopade kontaktområdena 903, 905 och 904, 906, där bulkklämmorna är sammankopplade. Det är uppenbart att de nH-dopade områdena 903, 904 alternativt eller kompletterande kan forrneras under andra processteg där n-dopämnen implanteras.
I en typisk konstruktion kan elektrodema d.v.s. styrestrukturen 1 1 l, 194 och bulkkontaktema 903, 905 och 904, 906 vara rektangulära och ha en längd d.v.s. en horisontell dimension i tvärsnittvyernas plan, av storleksordningen några få mikrometer eller mindre och en bredd d.v.s. en horisontell dimension vinkelrätt mot tvärsnittvyernas plan av storleksordningen några tiotal mikrometer eller mer.
För att Öka anordningsisolationen och minska överhörningen kan djupa diken omge respektive struktur (visas i Fig. l-8 men ej i Fig. 9-12), men de är inte absolut nödvändiga för enbart anordningsisolation. Således kan processtegen för de djupa dikena som beskrivits med hänvisning till Fig. 1-8 utelämnas.
Med hjälp av föreliggande uppfinning kan varaktorer med högre kvalitetsfaktor tillverkas i en rent bipolär RF-IC-process till vilken endast ett fåtal processteg adderats.
Naturligtvis kan uppfinningen varieras på ett antal olika sätt. Sådana variationer skall inte tolkas som avvikelser från uppfinningstanken. Alla sådana modifieringar som kan anses uppenbara för fackmannen inkluderas inom skyddsomfånget för bifogade patentkrav.
Claims (25)
1. F örfarande för tillverkning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar och innefattande en PMOS-varaktor och en vertikal bipolär npn-transistor, kännetecknat av stegen -att i ett p-dopat substrat (10, 41) formeras samtidigt ett inbäddat nïdopat område (31) för PMOS-varaktorn och ett inbäddat nïdopat område (31) för npn-transistorn, -att i substratet (10, 41) fonneras samtidigt ett huvudsakligen n-dopat område (41) ovanför det inbäddade nl-dopade området (31) för PMOS-varaktom och ett n-dopat omrâde (41) ovanför det inbäddade nl-dopade området (31) för npn-transistorn, -att faltisolationsområden (81) formeras samtidigt i ett horisontalplan runt nämnda n-dopade områden (41), -att ett PMOS-styreområde (11 1, 194) formeras på nämnda huvudsakligen n-dopade område (41) för PMOS-varaktorn, -att en p-dopad bas formeras i det n-dopade området (41) ovanför det inbäddade n+- dopade området (31) för npn-transistom och att en n-dopad emitter formeras i den p- dopade basen, -att en n-dopad kontakt till det inbäddade nïdopade området (31) för PMOS- varaktom formeras samtidigt som en n-dopad kollektorkontakt till det inbäddade nl*- dopade området (31) för npn-transistom, varvid nämnda kontakter är åtskilda i ett horisontalplan från nämnda n-dopade områden (41) och - att en till PMOS-styreområdet (1 11, 194) ansluten styreklämma (G) och en till den n-dopade bulkkontakten bulkklämma (B) formeras.
2. Förfarandet enligt kravet 1, kännetecknat av att nämnda p-dopade substrat (10, 41) består av ett bulkmaterial (11) och minst ett på detta formerat epitaxiellt skikt (12, 41).
3. : Förfarandet enligt krav 1 eller 2., kännetecknat av att nämnda faltisolationsområden forrneras såsom grunda diken fyllda med oxid (81). 10 15 20 25 520 590 16 ~ . , f . . v f
4. Förfarandet enligt något av kraven 1-3, kännetecknat av att nämnda _ fältisolationsområden (81) formeras på ett sådant sätt att de sträcker sig vertikalt från nämnda substrats (10, 41) ovansida och ner i de inbäddade når-dopade områdena (31).
5. Förfarandet enligt något av kraven 1-4, kännetecknat av att nämnda fältisolationsområden (81) forrneras på sådant sätt i förhållande till de inbäddade n+- dopade områdena (31) att de inbäddade nïdopade områdena (31) sträcker sig in i områden belägna under faltisolationsområdena (81).
6. Förfarandet enligt något av kraven 1-5, kännetecknat av att nämnda PMOS- styreområde (11 1, 194) formeras som ett kiselskikt (194) ovanpå ett oxidskikt (1 11).
7. Förfarandet enligt något av kraven 1-6, kännetecknat av att för att justera tröskelspänningen hos PMOS-varaktorn jonimplanteras nämnda huvudsakligen n- dopade område (41) för PMOS-varaktorn med p-dopämnen innan nämnda PMOS- styreområde (111, 194) formeras.
8. Förfarandet enligt något av kraven 1-7, kännetecknat av att djupa diken formeras samtidigt i ett horisontalplan runt nämnda inbäddade nå-dopade områden (31), varvid nämnda djupa diken sträcker sig djupare ned i substratet (10, 41) än nämnda inbäddade nli-dopade områden (31).
9. F örfarandet enligt något av kraven 1-8, kännetecknat av att p-dopade emitter- och kollektorområden (198) formeras i nämnda huvudsakligen n-dopade område (41) ovanför det inbäddade nïdopade området (31) för PMOS-varaktorn. avet 9, kännetccknat av att en extrinsisk bas (151) för Zï npn-transistom forrneras, varvid nämnda extrinsiska bas (151) p-dopas samtidigt
10. 15 20 25 30 520 590 ;¿g¿;¿#fi,w 17 som nämnda p-dopade emitter- och kollektorområden (198) formeras.
11. 1 1. Förfarandet enligt kravet 9 eller 10, kännetecknat av att en emitterkontakt ansluten till emitterområdet och en kollektorkontakt ansluten till kollektorområdet formeras.
12. Förfarandet enligt kravet 11, kännetecknat av att nämnda emitter- och kollektorkontakter ansluts till nämnda bulkklämma (B).
13. Förfarandet enligt krav 9 eller 10, kännetecknat av att nämnda emitter- och kollektorområden lämnas okontakterade.
14. Förfarandet enligt något av kraven 1-13, kännetecknat av att nämnda PMOS- varaktor forrneras och ansluts till att arbeta i inversionsmod.
15. F örfarandet enligt något av kraven 1-12, kännetecknat av att nämnda PMOS- varaktor formeras och ansluts till att arbeta i ackumuleringsmod.
16. Förfarande för tillverkning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, och innefattande en PMOS-varaktor och en vertikal bipolär npn-transistor, kännetecknat av stegen -att i ett p-dopat substrat (10, 41) fonneras ett inbäddat nïdopat område (31) för npn-transistorn, -att i nämnda substrat (10, 41) formeras samtidigt ett huvudsakligen n-dopat område (41) för PMOS-varaktom och ett n-dopat område (41) ovanför det inbäddade nl- dopade området (31) för npn-transistom, -att i ett horisontalplan runt nämnda n-dopade områden (41) formeras fältisolationsornråden (81) samtidigt, -att ett PMOS-styreområde (111, 194) formeras på nämnda huvudsakligen n-dopade område (41) för PMOS-varaktom, 10 15 20 25 30 520 590 18 -att en p-dopad bas formeras i det n-dopade området (41) ovanför det inbäddade nl-i dopade området (31) för npn-transistom och att en n-dopad emitter forrneras i den p- dopade basen, -att en n-dopad kollektorkontakt till det inbäddade nïdopade området (31) för npn- transistom formeras, vilken kontakt i ett horisontalplan är åtskild från nämnda n- dopade områden (41), -att minst ett nïdopat område (903, 904) formeras i nämnda huvudsakligen n- dopade område (41) för PMOS-varaktom, vilket nämnda minst ett nïdopade område (903, 904) i ett horisontalplan är åtskild från nämnda PMOS-styreområde (lll, 194) och -att en till PMOS-styreområdet (111, 194) ansluten styreklämnia (G) och en till nämnda minst ett nl-dopade område (903, 904) ansluten bulkklämma (B) formeras.
17. F örfarandet enligt kravet 16, kännetecknat av att i nämnda substrat (10, 41) fonneras samtidigt ett inbäddat nïdopat område (31) för PMOS-varaktoin och nämnda nïdopade område (31) för npn-transistom och att nämnda huvudsakligen n- dopade område (41) därefter formeras ovanför det inbädda området (31) för PMOS- varaktom.
18. Förfarandet enligt kravet 16 eller 17, kännetecknat av att ett till nämnda minst ett nïdopade område (903, 904) anslutet nïdopat polykristallint skikt (905, 906) formeras.
19. Förfarandet enligt kravet 18, kännetecknat av att nämnda nl-dopade polykristallina skikt (905, 906) ansluts till nämnda bulkklämma (B).
20. Förfarandet enligt kravet 18 eller 19, kännetecknat av att en emitterkontakt (l 91) ansluten till n-dopade emitter (202) -ör nrn-transistorn fonneras samtidigt som nämnda nïdopade polykristallina skikt (905, 906) formeras. 10 520 590 19 . . v - = 1
21. Förfarandet enligt något av kraven 16-20, kännetecknat av att ett andra n+_- dopat område (904, 903) fonneras i nämnda huvudsakligen n-dopade område (41) ovanför det inbäddade nïdopade området (31) för PMOS-varaktorn, varvid nämnda andra nïdopade område (904, 903) i ett horisontalplan är ätskilt från nämnda PMOS-styreområde (1 11, 194).
22. F örfarandet enligt kravet 21, kännetecknat av att nämnda nïdopade områden (903, 904) formeras på var sida av nämnda PMOS-styreområde (1 11, 194).
23. F örfarandet enligt något av kraven 16- 22, kännetecknat av att nämnda PMOS- varaktor formeras och ansluts till att arbeta i ackumuleringsmod.
24. PMOS-varaktor tillverkad enligt något av kraven 1-23.
25. Integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, innefattande en vertikal bipolär npn-transistor, kännetecknad av PMOS-varaktorn enligt kravet 24.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0103806A SE520590C2 (sv) | 2001-11-15 | 2001-11-15 | Halvledarprocess och PMOS-varaktor |
TW090130519A TW517345B (en) | 2001-11-15 | 2001-12-10 | Semiconductor process and PMOS varactor |
PCT/SE2002/001914 WO2003043079A1 (en) | 2001-11-15 | 2002-10-21 | Semiconductor process and pmos varactor |
US10/829,694 US7682919B2 (en) | 2001-11-15 | 2004-04-22 | Semiconductor process and PMOS varactor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0103806A SE520590C2 (sv) | 2001-11-15 | 2001-11-15 | Halvledarprocess och PMOS-varaktor |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0103806D0 SE0103806D0 (sv) | 2001-11-15 |
SE0103806L SE0103806L (sv) | 2003-05-16 |
SE520590C2 true SE520590C2 (sv) | 2003-07-29 |
Family
ID=20285995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0103806A SE520590C2 (sv) | 2001-11-15 | 2001-11-15 | Halvledarprocess och PMOS-varaktor |
Country Status (4)
Country | Link |
---|---|
US (1) | US7682919B2 (sv) |
SE (1) | SE520590C2 (sv) |
TW (1) | TW517345B (sv) |
WO (1) | WO2003043079A1 (sv) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714412B2 (en) | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
US7683486B2 (en) * | 2005-12-09 | 2010-03-23 | Freescale Semiconductor, Inc. | Electronic apparatus interconnect routing and interconnect routing method for minimizing parasitic resistance |
US7335927B2 (en) * | 2006-01-30 | 2008-02-26 | Internatioanl Business Machines Corporation | Lateral silicided diodes |
US20080079116A1 (en) * | 2006-10-03 | 2008-04-03 | Luo Yuan | MOS varactor |
US7449389B2 (en) * | 2006-10-27 | 2008-11-11 | Infineon Technologies Ag | Method for fabricating a semiconductor structure |
US20080149983A1 (en) * | 2006-12-20 | 2008-06-26 | International Business Machines Corporation | Metal-oxide-semiconductor (mos) varactors and methods of forming mos varactors |
CN101667598B (zh) * | 2009-09-09 | 2011-03-23 | 上海宏力半导体制造有限公司 | 一种垂直双扩散mos晶体管测试结构 |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US10522534B2 (en) | 2016-04-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET varactor with low threshold voltage and method of making the same |
US20170358691A1 (en) * | 2016-06-14 | 2017-12-14 | Globalfoundries Inc. | Reconfigurable MOS Varactor |
US10600778B2 (en) | 2017-11-16 | 2020-03-24 | International Business Machines Corporation | Method and apparatus of forming high voltage varactor and vertical transistor on a substrate |
CN108063162B (zh) * | 2017-12-18 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
US10622491B2 (en) * | 2018-06-21 | 2020-04-14 | Qualcomm Incorporated | Well doping for metal oxide semiconductor (MOS) varactor |
FR3098016A1 (fr) | 2019-06-28 | 2021-01-01 | Stmicroelectronics (Crolles 2) Sas | Procédé de réalisation d’une diode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1004736B (zh) * | 1984-10-17 | 1989-07-05 | 株式会社日立制作所 | 互补半导体器件 |
US5405790A (en) * | 1993-11-23 | 1995-04-11 | Motorola, Inc. | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices |
SE512813C2 (sv) | 1997-05-23 | 2000-05-15 | Ericsson Telefon Ab L M | Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet |
EP0902483B1 (en) * | 1997-09-11 | 2008-11-12 | Telefonaktiebolaget LM Ericsson (publ) | Electrical device comprising a voltage dependant capacitance and method of manufacturing the same |
AU7565400A (en) | 1999-09-17 | 2001-04-17 | Telefonaktiebolaget Lm Ericsson (Publ) | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
US6455902B1 (en) * | 2000-12-06 | 2002-09-24 | International Business Machines Corporation | BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications |
-
2001
- 2001-11-15 SE SE0103806A patent/SE520590C2/sv not_active IP Right Cessation
- 2001-12-10 TW TW090130519A patent/TW517345B/zh not_active IP Right Cessation
-
2002
- 2002-10-21 WO PCT/SE2002/001914 patent/WO2003043079A1/en not_active Application Discontinuation
-
2004
- 2004-04-22 US US10/829,694 patent/US7682919B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
SE0103806L (sv) | 2003-05-16 |
WO2003043079A1 (en) | 2003-05-22 |
TW517345B (en) | 2003-01-11 |
US7682919B2 (en) | 2010-03-23 |
SE0103806D0 (sv) | 2001-11-15 |
US20040198013A1 (en) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109244033B (zh) | 具有气隙结构的射频开关 | |
US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
US7763518B2 (en) | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof | |
US8847359B2 (en) | High voltage bipolar transistor and method of fabrication | |
KR20090030304A (ko) | Jfet 및 그 형성 방법 | |
US6724066B2 (en) | High breakdown voltage transistor and method | |
US20200006507A1 (en) | Junction gate field-effect transistor (jfet) having source/drain and gate isolation regions | |
US6949424B2 (en) | Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology | |
SE520590C2 (sv) | Halvledarprocess och PMOS-varaktor | |
KR20010087183A (ko) | 폴리-폴리 캐패시터, mos 트랜지스터 및 바이폴라트랜지스터의 동시 형성 방법, 폴리-폴리 캐패시터 및 그제조 방법 | |
KR20020065375A (ko) | 반도체장치 및 그 제조방법 | |
WO2011137701A1 (zh) | 一种静电保护器件及其制备方法 | |
US7217609B2 (en) | Semiconductor fabrication process, lateral PNP transistor, and integrated circuit | |
KR101716957B1 (ko) | 정션 게이트 전계효과 트랜지스터, 반도체 디바이스 및 제조 방법 | |
US20130277753A1 (en) | Bicmos devices on etsoi | |
US7554174B2 (en) | Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer | |
US6809396B2 (en) | Integrated circuit with a high speed narrow base width vertical PNP transistor | |
CN220627810U (zh) | 横向双极晶体管和包括其的电子电路 | |
US11652142B2 (en) | Lateral bipolar junction transistors having an emitter extension and a halo region | |
US20230135765A1 (en) | Rf mos varactor | |
JP3794963B2 (ja) | 半導体装置及びその製造方法 | |
KR20090031354A (ko) | 감소된 콜렉터-기판 커패시턴스를 갖는 바이폴라 접합 트랜지스터 | |
US20050045992A1 (en) | Bipolar/thin film SOI CMOS structure and method of making same | |
WO2003043080A1 (en) | Lateral pnp transistor device, integrated circuit, and fabrication process thereof | |
US20130175581A1 (en) | Zener diode in a sige bicmos process and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |