JP2009141244A - 窒化物半導体トランジスタ及びその製造方法 - Google Patents

窒化物半導体トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2009141244A
JP2009141244A JP2007318058A JP2007318058A JP2009141244A JP 2009141244 A JP2009141244 A JP 2009141244A JP 2007318058 A JP2007318058 A JP 2007318058A JP 2007318058 A JP2007318058 A JP 2007318058A JP 2009141244 A JP2009141244 A JP 2009141244A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
type
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007318058A
Other languages
English (en)
Other versions
JP5032965B2 (ja
Inventor
Masahiro Hikita
正洋 引田
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007318058A priority Critical patent/JP5032965B2/ja
Priority to US12/331,668 priority patent/US7863649B2/en
Publication of JP2009141244A publication Critical patent/JP2009141244A/ja
Priority to US12/912,346 priority patent/US8101972B2/en
Application granted granted Critical
Publication of JP5032965B2 publication Critical patent/JP5032965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Abstract

【課題】電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体トランジスタは、基板１１と、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体１３と比べてバンドギャップエネルギが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成され、開口部を有する第３の窒化物半導体層１５とを備えている。開口部を埋めるようにｐ型の第４の窒化物半導体層１６が形成され、第４の窒化物半導体層１６の上にはゲート電極２１が形成されている。
【選択図】図１

Description

本発明は、窒化物半導体トランジスタ及びその製造方法に関し、特に、電源回路等に用いられるパワートランジスタ及びその製造方法に関する。
近年、高周波大電力デバイスとして窒化ガリウム（ＧａＮ）系の窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の研究が活発に行われている。ＧａＮは窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）と様々な混晶を作ることができる。このため、従来のガリウム砒素（ＧａＡｓ）等の砒素系半導体と同様にヘテロ接合を作ることができる。
特に、窒化物半導体のヘテロ接合は、自発分極又はピエゾ分極によって、ドーピングなしの状態においても高濃度のキャリアが接合界面に発生するという特徴がある。この結果、窒化物半導体を用いてＦＥＴを形成した場合には、デプレッション型（ノーマリーオン型）になりやすく、エンハンスメント型（ノーマリーオフ型）の特性を得ることが難しい。しかし、現在パワーエレクトロニクス市場で使用されているデバイスのほとんどがノーマリーオフ型であり、ＧａＮ系の窒化物半導体を用いたＦＥＴにおいてもノーマリーオフ型が強く求められている。
ノーマリーオフ型のＦＥＴは、例えばゲート部を掘り込むことによって閾値電圧をプラスにシフトさせる構造により実現できる（例えば、非特許文献１を参照）。また、サファイア基板の（１０−１２）面上にＦＥＴを作製することにより、窒化物半導体の結晶成長方向に分極電界が生じないようにする方法等も知られている（例えば、非特許文献２を参照）。さらに、ゲート部にｐ型ＧａＮ層を形成した接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field Effect Transistor）がノーマリーオフ型ＦＥＴを実現する有望な構造として提案されている（例えば、特許文献１を参照）。ＪＦＥＴ構造では、アンドープのＧａＮからなるチャネル層とＡｌＧａＮからなるバリア層とのヘテロ界面に発生するピエゾ分極が、ＡｌＧａＮからなるバリア層とｐ型ＧａＮ層とのヘテロ界面に発生するピエゾ分極によって打ち消される。これにより、ｐ型ＧａＮ層が形成されたゲート部直下において２次元電子ガス濃度を小さくすることができるので、ノーマリーオフ特性を実現できる。また、ショットキー接合よりもビルトインポテンシャルが大きなｐｎ接合をゲートに用いることによって、ゲートの立ち上がり電圧を大きくすることができ、正のゲート電圧を印加してもゲートリーク電流を小さくすることができるという利点がある。
T. Kawasaki et al., "Solid State Devices and Materials 2005 tech. digest", ２００５年, ｐ．２０６ M. Kuroda et al., "Solid State Devices and Materials 2005 tech. digest", ｐ．４７０ 特開２００５−２４４０７２号公報
しかしながら、前記従来のＪＦＥＴを本願発明者らが実際に作製したところ、所謂電流コラプスという現象が生じる問題があることを見いだした。具体的には、高いドレイン電圧を印加した直後にゲートをオフ状態からオン状態にすると、ドレイン電圧を印加しない場合と比較してドレイン電流が減少しオン抵抗が増大する。電流コラプスによるオン抵抗の増大は、高いドレイン電圧が印加されるパワートランジスタにおいては重大な問題となる。
本発明は前記従来の問題を解決し、電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は窒化物半導体トランジスタを、ヘテロ接合界面を形成する窒化物半導体層の上にゲートリセス部を有する窒化物半導体層が形成され且つゲートリセス部にｐ型の半導体層が形成された構成とする。
具体的に、本発明に係る窒化物半導体トランジスタは、基板と、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層と、開口部を埋めるように形成されたｐ型の第４の窒化物半導体層と、第４の窒化物半導体層の上に形成されたゲート電極とを備えていることを特徴とする。
本発明の窒化物半導体トランジスタは、第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層を備えている。このため、第１の窒化物半導体層と第２の窒化物半導体層との間に形成されるチャネル層を表面から遠ざけることができる。従って、チャネル層に及ぼす表面準位の影響を低減でき、表面準位に起因した電流コラプスを抑制できる。また、第２の窒化物半導体層と第３の窒化物半導体層とは共に窒化物半導体からなるため、連続成長することができる。従って、第２の窒化物半導体層と第３の窒化物半導体層との界面には界面準位が生じず、第２の窒化物半導体層と第３の窒化物半導体層との界面の影響を考慮する必要がない。さらに、ゲート電極がｐ型の第４の窒化物半導体層の上に形成されているため、ゲート電極直下の２次元電子ガス濃度はそれ以外の領域の２次元電子ガス濃度よりも選択的に小さくできる。その結果、ノーマリーオフ型の特性を実現できる。また、閾値電圧の設定範囲を広くすることができ、＋１Ｖ程度の閾値を実現することが可能となる。
本発明の窒化物半導体トランジスタにおいて、第３の窒化物半導体層は、ｎ型であってもよい。このような構成とすることにより、ゲート電極とソース電極との間又はゲート電極とドレイン電極との間におけるチャネルよりも上方にはアンドープの窒化物半導体層とｎ型の窒化物半導体層の２層が存在する。このため、チャネルの２次元電子ガス濃度を選択的に大きくでき、チャネル抵抗を低減することができる。その結果、ノーマリーオフ型と低オン抵抗化を実現し且つ電流コラプスを抑制することができる。
本発明の窒化物半導体トランジスタにおいて、第２の窒化物半導体層と第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていてもよい。このような構成とすることにより、第４の窒化物半導体層の結晶性を向上できる。この場合において、第２の窒化物半導体層と５の窒化物半導体層との間の格子定数の差は、第２の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。
本発明の窒化物半導体トランジスタにおいて、第２の窒化物半導体層と第３の窒化物半導体層との間に形成された第６の窒化物半導体層をさらに備えていてもよい。この場合において、第６の窒化物半導体層は、ｐ型であることが好ましい。また、第６の窒化物半導体層と４の窒化物半導体層との間の格子定数の差は、第２の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。
また、第６の窒化物半導体層は第４の窒化物半導体層と比べてバンドギャップが大きくてもよい。この場合において、第６の窒化物半導体層と第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていてもよく、さらに、第６の窒化物半導体層と５の窒化物半導体層との間の格子定数の差は、第６の窒化物半導体層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。
また、第６の窒化物半導体層は、第１のｐ型層と第１のｐ型層の上に形成された第２のｐ型層とを含んでいてもよい。この場合において、第１のｐ型層は第２のｐ型層と比べてバンドギャップエネルギーが大きく、第２のｐ型層と第４の窒化物半導体層との間の格子定数の差は、第１のｐ型層と第４の窒化物半導体層との間の格子定数の差よりも小さいことが好ましい。
また、第６の窒化物半導体層は、ｎ型であってもよい。この場合において、第６の窒化物半導体層は、第３の半導体層と比べてバンドギャップエネルギーが小さいことが好ましい。
本発明の窒化物半導体トランジスタは、ノーマリーオフ型であることが好ましい。
本発明に係る窒化物半導体トランジスタの製造方法は、基板の上に第１の窒化物半導体層と、該第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、第３の窒化物半導体層とを順次エピタキシャル成長する工程（ａ）と、第３の窒化物半導体層を選択的に除去して開口部を形成する工程（ｂ）と、開口部を埋めるようにｐ型の第４の窒化物半導体層をエピタキシャル成長する工程（ｃ）と、第４の窒化物半導体層の上にゲート電極を形成する工程（ｄ）とを備えていることを特徴とする。
本発明の窒化物半導体トランジスタの製造方法は、第１の窒化物半導体層から第３の窒化物半導体層を順次エピタキシャル成長する工程を備えている。このため、第２の窒化物半導体層と第３の窒化物半導体層との界面には界面準位が生じない。また、第１の窒化物半導体層と第２の窒化物半導体層との間に形成されるチャネルを表面から遠ざけることができる。従って、チャネル層に及ぼす表面準位の影響を低減でき、表面準位に起因した電流コラプスを抑制できる。また、開口部を埋めるようにｐ型の第４の窒化物半導体層をエピタキシャル成長する工程を備えている。このため、ノーマリーオフ型の窒化物半導体トランジスタを容易に形成できる。
本発明の窒化物半導体トランジスタの製造方法において、工程（ｃ）では、第５の窒化物半導体層をエピタキシャル成長した後、続けて第４の窒化物半導体層をエピタキシャル成長してもよい。
本発明の窒化物半導体トランジスタの製造方法において、工程（ａ）では、第２の窒化物半導体層と第３の窒化物半導体層との間に第６の窒化物半導体層をエピタキシャル成長してもよい。
本発明の窒化物半導体トランジスタの製造方法において、第６の窒化物半導体層のエピタキシャル成長は、第１のｐ型層をエピタキシャル成長した後、第２のｐ型層をエピタキシャル成長してもよい。
本発明の窒化物半導体トランジスタの製造方法において、工程（ｂ）では、ウェットエッチングにより第３の窒化物半導体層を選択的に除去してもよい。このような構成とすることにより、開口部を形成する際の再現性が向上し且つ第２の窒化物半導体層にほとんどダメージが生じない。
本発明に係る窒化物半導体トランジスタによれば、電流コラプスを抑制し、パワートランジスタに適用可能なノーマリーオフ型の窒化物半導体トランジスタを実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る窒化物半導体トランジスタを示す断面図である。（０００１）面を主面とするサファイアからなる基板１１の上に、厚さが１００ｎｍのＡｌＮからなるバッファ層１２と、厚さが２μｍのアンドープのＧａＮからなる第１の窒化物半導体層１３と、厚さが１５ｎｍのアンドープのＡｌＧａＮからなる第２の窒化物半導体層１４と、厚さが３０ｎｍのｎ型のＡｌＧａＮからなる第３の窒化物半導体層１５とが形成されている。第３の窒化物半導体層１５は、ゲート領域に第２の窒化物半導体層を露出する開口を有している。第３の窒化物半導体層１５の上には、開口部を埋めるように厚さが１００ｎｍの第４の窒化物半導体層１６が形成されている。第４の窒化物半導体層１６と第２の窒化物半導体層１４及び第３の窒化物半導体層との間には厚さが５ｎｍのアンドープのＡｌＧａＮからなる第５の窒化物半導体層１７が形成されている。ここで、「アンドープ」とは、不純物が意図的に導入されていないことを意味するものとする。
第４の窒化物半導体層１６の上には、パラジウムからなるゲート電極２１が形成されている。ゲート電極２１は、第４の窒化物半導体層１６とオーミック接触している。ゲート電極２１の両側方には、ソース電極２２及びドレイン電極２３がそれぞれ形成されている。本実施形態においては、ソース電極２２及びドレイン電極２３は第４の窒化物半導体層１６、第５の窒化物半導体層１７、第３の窒化物半導体層１５及び第２の窒化物半導体層１４並びに第１の窒化物半導体層１３の一部を除去することにより形成された凹部に形成されている。これにより、ソース電極２２及びドレイン電極２３は、第１の窒化物半導体層１３と第２の窒化物半導体層１４とのヘテロ接合界面の近傍に生じる２次元電子ガスと直接接し、接触抵抗を低減できる。ソース電極２２及びドレイン電極２３は、チタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層体とすればよい。また、必ずしも凹部に形成する必要はなく、チャネルである２次元電子ガスとオーミック接触していればよい。
第４の窒化物半導体層１６の大部分は、１×１０19ｃｍ-3程度のマグネシウム（Ｍｇ）がドーピングされている。これによりキャリア濃度が１×１０18ｃｍ-3程度となっている。しかし、ゲート電極直下の深さが１０ｎｍ程度の領域においては、Ｍｇが１×１０20ｃｍ-3程度ドーピングされている。また、第３の窒化物半導体層１５のキャリア濃度は１×１０18ｃｍ-3程度となっている。
本実施形態に係る窒化物半導体トランジスタは、２次元電子ガス濃度をゲート電極直下においてそれ以外の領域よりも小さくできるため、ノーマリーオフ型を実現できる。さらにゲート電極２１とソース電極２２との間及びゲート電極２１とドレイン電極２３との間において、第３の窒化物半導体層１５によりチャネルが半導体層の表面から遠ざけられている。このため、半導体層の表面に生じる表面準位の影響を受けにくい。そのため電流コラプスを抑制することができる。
電流コラプスは、表面準位にトラップされた電子に起因すると考えられる。もし、第３の窒化物半導体層１５が形成されていない場合には、オフ時に数十Ｖ程度の高いドレインバイアスを印加した場合、第２の窒化物半導体層１４の表面準位にトラップされた電子によりゲートドレイン間の２次元電子ガスも空乏化される。表面準位にトラップされた電子の放出時間は捕獲時間と比べて遅いためゲートをオンした直後もゲートドレイン間に空乏層が広がる。このため、チャネルが完全に開かず、チャネル抵抗が増大すると考えられる。
一方、第３の窒化物半導体層１５を備えた本実施形態の窒化物半導体トランジスタにおいては、チャネルと表面準位との距離が大きくなる。このため、オフ時に高いドレインバイアスを印加した場合においてもゲートドレイン間の２次元電子ガスが空乏化されない。従って、ゲートをオンした直後においてもチャネルが全開しておりチャネル抵抗は増大しない。
より効果的に電流コラプスを抑制するためには、第３の窒化物半導体層１５の厚さは１５ｎｍ以上であることが好ましく、第３の窒化物半導体層１５のキャリア濃度は１×１０17ｃｍ-3程度以上であることが好ましい。さらに第３の窒化物半導体層は、ｎ型とした方が、２次元電子ガスの濃度を高くすることができる。また、電流コラプスの抑制効果も高くできる。但し、アンドープであってもかまわない。
また、このような構成とすることにより、ゲート電極２１とソース電極２２との間又はゲート電極２１とドレイン電極２３との間において、チャネルの上方にアンドープのＡｌＧａＮからなる第２の窒化物半導体層１４とｎ型のＡｌＧａＮからなる第３の窒化物半導体層１５の２層が存在する。このため、チャネルへの電子供給能力が大きくなり、チャネルの２次元電子ガス濃度を選択的に大きくでき、チャネル抵抗を低減することができる。その結果、ノーマリーオフ型のＦＥＴにおいて電流コラプスを抑制することができるだけでなく、オン抵抗を低減できる。
さらに、第２の窒化物半導体層１４と第３の窒化物半導体層１５とは共に窒化物半導体であり、連続成長させることが可能なため、両者の界面には界面準位が生じない。このため、電子がトラップされるのは第３の窒化物半導体層１５の表面準位のみとなり、効果的に電流コラプスを制御できる。
ゲート領域を形成する第４の窒化物半導体層１６は、ソース電極２２側に偏った位置に形成されている。これはゲート電極２１とドレイン電極２３との距離を大きくすることにより、高いドレイン電圧が印加されたときに生じる電界を緩和して、トランジスタの破壊耐圧を向上するためである。
本実施形態の窒化物半導体トランジスタは、第５の窒化物半導体層１７を備えている。第２の窒化物半導体層１４の上に第４の窒化物半導体層１６を直接再成長すると、ＡｌＧａＮとＧａＮとの格子不定数の差により格子不整合が生じるおそれがある。これにより、第４の窒化物半導体層１６の結晶性が悪化すると、ゲートリーク電流が増加する。しかし、本実施形態のように第２の窒化物半導体層と同じＡｌＧａＮからなる第５の窒化物半導体層１７を一旦再成長することにより、再成長界面における格子不整合を低減できる。このため、第５の窒化物半導体層１７に続けてＧａＮからなる第４の窒化物半導体層を形成することにより、再成長の際の格子不整合を低減し、結晶性が良好な第４の窒化物半導体層１６が形成できる。第５の窒化物半導体層１７は、第２の窒化物半導体層１４と格子不整合が生じにくい組成の層とすることが好ましい。具体的には、第５の窒化物半導体層１７と第２の窒化物半導体層１４との格子定数の差が、第４の窒化物半導体層１６と第２の窒化物半導体層１４との格子定数の差よりも小さい材料により形成することが好ましい。また、第５の窒化物半導体層１７はアンドープに代えてｐ型であってもよい。
以下に、第１の実施形態に係る窒化物半導体トランジスタの製造方法を説明する。まず、図２（ａ）に示すように、サファイアからなる基板１１の（０００１）面上に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて、厚さが１００ｎｍのＡｌＮからなるバッファ層１２、厚さが２μｍのアンドープＧａＮからなる第１の窒化物半導体層１３、厚さが１５ｎｍのアンドープＡｌＧａＮからなる第２の窒化物半導体層１４、厚さが３０ｎｍのｎ型ＡｌＧａＮからなる第３の窒化物半導体層１５を順次エピタキシャル成長する。
次に、図２（ｂ）に示すように、ゲート領域において第３の窒化物半導体層１５を選択的に除去して、ゲートリセス部となる開口部１５ａを形成する。第３の窒化物半導体層１５のエッチングは、１０mol／ｌ程度の水酸化カリウム溶液をエッチャントとする、紫外線照射ウェットエッチングにより行うことが好ましい。このようにすれば、アンドープＡｌＧａＮからなる第２の窒化物半導体層１４は、エッチングストップ層として機能するため、再現性良く開口部１５ａを形成できる。また、第２の窒化物半導体層１４にエッチングダメージが導入されるおそれもない。但し、塩素ガス等を用いたドライエッチングを用いて開口部１５ａを形成してもよい。
次に、図２（ｃ）に示すように、ＭＯＣＶＤ法により厚さ５ｎｍのアンドープＡｌＧａＮからなる第５の窒化物半導体層１７と厚さが１００ｎｍのｐ型ＧａＮからなる第４の窒化物半導体層１６とを順次エピタキシャル成長する。この際に、シリコン酸化膜等の絶縁膜からなるマスクを用いて、ゲート領域のみに第５の窒化物半導体層１７及び第４の窒化物半導体層１６を形成してもよい。この場合は、次の第５の窒化物半導体層１７及び第４の窒化物半導体層１６をエッチングする工程を省略できる。
次に、図３（ａ）に示すように、例えば塩素ガスを用いた誘導結合プラズマ（ＩＣＰ：Inductive-Coupled Plasma）によるドライエッチング等により、第４の窒化物半導体層１６及び第５の窒化物半導体層１７のゲート領域以外の領域に形成された部分を選択的に除去する。
次に、図３（ｂ）に示すように、例えば塩素ガスを用いたＩＣＰエッチング等によりソース電極及びドレイン電極を形成する領域において、第３の窒化物半導体層１５及び第２の窒化物半導体層１４並びに第１の窒化物半導体層１３の一部を選択的に除去し、凹部１５ｂを形成する。
次に、図３（ｃ）に示すように、凹部１５ｂにＴｉ層とＡｌ層とを形成した後、窒素雰囲気において６５０℃の熱処理を行い、ソース電極２２及びドレイン電極２３を形成する。続いて、第４の窒化物半導体層１６の上にＰｄからなるゲート電極２１を形成する。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図４は、第２の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
第２の実施形態の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層１８を備えている。第６の窒化物半導体層１８は、厚さが５ｎｍのｐ型ＧａＮからなる。第６の窒化物半導体層１８は、Ｍｇが１×１０19ｃｍ-3程度ドーピングされ、１×１０18ｃｍ-3程度のキャリア濃度を有している。
第６の窒化物半導体層１８は、第３の窒化物半導体層１５に開口部を形成する際のウェットエッチングにおいて、エッチングストップ層として機能する。第１の実施形態においては、アンドープの第２の窒化物半導体層１４がウェットエッチングの際のエッチングストップ層として機能したが、本実施形態ではｐ型の第６の窒化物半導体層１８を形成することにより、ウェットエッチングを確実に止めることができる。
また、本実施形態では、第６の窒化物半導体層１８と第４の窒化物半導体層１６とが共にＧａＮからなる。これにより、第６の窒化物半導体層１８の上に第４の窒化物半導体層１６を再成長する際に、成長界面における格子不整合をなくすことができる。従って、第４の窒化物半導体層１６の結晶性を向上させることができる。本実施形態のように第６の窒化物半導体層１８と第４の窒化物半導体層１６とを同一の組成とすれば、第４の窒化物半導体層１６の結晶性を向上させる効果がより高くなる。但し、成長界面における格子不整合を小さくできればどのような組成であってもよい。具体的には、第６の窒化物半導体層１８と第４の窒化物半導体層１６との格子定数の差が、第２の窒化物半導体層１４と第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。
（第２の実施形態の第１変形例）
以下に、第２の実施形態の第１変形例について図面を参照して説明する。図５は第２の実施形態の第１変形例に係る窒化物半導体トランジスタの断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
本変形例の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成されたｐ型のＡｌＧａＮからなる第６の窒化物半導体層２８を備えている。第６の窒化物半導体層２８をＡｌＧａＮとすることにより、バンドギャップが大きいＡｌＧａＮ層によりｐｎ接合界面が形成できる。これにより、ゲートリーク電流を低減できる。
本変形例においては、第４の窒化物半導体層１６の結晶性を向上するために、ｐ型ＡｌＧａＮからなる第５の窒化物半導体層１７を形成しているが、第５の窒化物半導体層１７はなくてもよい。第５の窒化物半導体層は、第６の窒化物半導体層との格子不整合が小さいことが好ましい。具体的には、第６の窒化物半導体層１８と第５の窒化物半導体層１７との格子定数の差が、第６の窒化物半導体層１８と第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。
ゲートリーク電流を低減するためには、第６の窒化物半導体層２８は、第４の窒化物半導体層１６と比べてバンドギャップが大きいことが好ましい。また、第６の窒化物半導体層と第２の窒化物半導体層１４と同一のＡｌ組成とすれば、形成が容易となる。但し、異なる組成としてもよい。例えば、第２の窒化物半導体層１４をＡｌ0.15Ｇａ0.85Ｎとし、第６の窒化物半導体層２８をＡｌ0.10Ｇａ0.90Ｎとしてもよい。
（第２の実施形態の第２変形例）
以下に、第２の実施形態の第２変形例について図面を参照して説明する。図６は第２の実施形態の第２変形例に係る窒化物半導体トランジスタの断面構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
本変形例の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層３８を備えている。第６の窒化物半導体層３８は、厚さが５ｎｍのｐ型ＡｌＧａＮからなる第１のｐ型層３８Ａと厚さが５ｎｍのＧａＮからなる第２のｐ型層３８Ｂとを含む。
本変形例の窒化物半導体トランジスタは、ｐｎ接合界面がバンドギャップが大きいＡｌＧａＮ層により形成されており、ゲートリーク電流を低減できる。また、第４の窒化物半導体層１６と第２のｐ型層３８Ｂとが同一の組成であるため、第４の窒化物半導体層１６をエピタキシャル成長する際に、成長界面における格子不整合をなくすことができる。従って、第４の窒化物半導体層１６の結晶性を向上させることができる。
ゲートリーク電流を低減するためには、第１のｐ型層３８Ａは、第２のｐ型層３８Ｂよりもバンドギャップが大きい層であることが好ましい。なお、第１のｐ型層３８Ａと第２の窒化物半導体層１４と同一のＡｌ組成とすれば、形成が容易となる。但し、異なる組成としてもよい。例えば、第２の窒化物半導体層１４をＡｌ0.15Ｇａ0.85Ｎとし、第２のｐ型層３８ＢをＡｌ0.10Ｇａ0.90Ｎとしてもよい。
第２のｐ型層３８Ｂは、第４の窒化物半導体層１６と同一の組成とすれば、第４の窒化物半導体層１６の結晶性を向上させる効果を大きくできる。但し、成長界面における格子不整合を小さくできればどのような組成であってもよい。具体的には、第２のｐ型層３８Ｂと第４の窒化物半導体層１６との格子定数の差が、第１のｐ型層３８Ａと第４の窒化物半導体層１６との格子定数の差よりも小さいことが好ましい。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図７は、第３の実施形態に係る窒化物半導体トランジスタの断面構成を示している。図７において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
第３の実施形態の窒化物半導体トランジスタは、第２の窒化物半導体層１４と第３の窒化物半導体層１５との間に形成された第６の窒化物半導体層１９を備えている。第６の窒化物半導体層１９は、厚さが５ｎｍのｎ型ＧａＮからなる。
第６の窒化物半導体層１９は、第３の窒化物半導体層１５に開口部を形成する際のウェットエッチングにおいて、エッチングストップ層として機能する。第２の実施形態においては、ｐ型の第６の窒化物半導体層１８がウェットエッチングの際のエッチングストップ層として機能したが、エッチングする窒化物半導体層１５と同一導電型であるｎ型であっても第３の窒化物半導体層１５よりもバンドギャップの小さい第６の窒化物半導体層１９を形成することによりウェットエッチングを止めることができる。
各実施形態及び変形例において、基板１１をサファイア（０００１）基板としたが、ＳｉＣ、ＧａＮ又はＳｉ等のいかなる基板でもよい。また、良好な結晶性を実現できる限り、いかなる面方位でもよい。
第２の窒化物半導体層１４は、第１の窒化物半導体層１３をＧａＮとした場合には、Ａｌ0.15Ｇａ0.85Ｎとすれば、良好なチャネルを形成できる。但し、Ａｌ組成は適宜変更してかまわない。
第３の窒化物半導体層１５のＡｌ組成は、第２の窒化物半導体層１４と同一の組成としてもよく、異なる組成としてもよい。また、ＡｌＧａＮに代えて、Ｇａを含まないＡｌＮ又はＡｌを含まないＧａＮとしてもよい。ＡｌＮとする場合には、５００℃程度の低い温度でアモルファス状にエピタキシャル成長することが好ましい。通常、数μｍの厚いＧａＮ層が形成された上にＡｌＮ層を形成すると、格子不整合が大きいためにクラックが発生しやすい。しかし、低温成長することにより３０ｎｍ程度までクラックを発生することなく形成することができる。また、低温成長したＡｌＮは、現像液等のアルカリ性溶液により容易にウェットエッチングできるため、開口部の形成が容易となるという効果も得られる。
第４の窒化物半導体層１６は、ＧａＮとすればＭｇの活性化がしやすく好ましいが、他の組成としてもよい。
第６の窒化物半導体層の膜厚は、適宜変更してかまわない。但し、第６の窒化物半導体層がｐ型の場合、あまり厚くなると第６の窒化物半導体層を介してリーク電流が流れるため、ゲート電極とドレイン電極との間及びゲート電極とソース電極との間において正孔が空乏化する厚さとする。
ゲート電極は良好なオーミック接触を実現できる限り、Ｎｉ等の他の金属でもよい。
本実施形態において窒化物半導体材料はＧａＮとＡｌＧａＮを用いたが、これらに限られるものではなく、例えばＩｎＧａＮや、ＡｌＩｎＧａＮを用いてもよい。また、各層の膜厚も適宜変更してかまわない。
本発明に係る窒化物半導体トランジスタ及びその製造方法は、オン抵抗が小さく且つ電流コラプスが抑制されたノーマリーオフ型の窒化物半導体トランジスタを実現でき、特にテレビ等の民生機器の電源回路に用いられるパワートランジスタ及びその製造方法等として有用である。
本発明の第１の実施形態に係る窒化物半導体トランジスタを示す断面図である。 本発明の第１の実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る窒化物半導体トランジスタを示す断面図である。 本発明の第２の実施形態の第１変形例に係る窒化物半導体トランジスタを示す断面図である。 本発明の第２の実施形態の第２変形例に係る窒化物半導体トランジスタを示す断面図である。 本発明の第３の実施形態に係る窒化物半導体トランジスタを示す断面図である。
符号の説明
１１ 基板
１２ バッファ層
１３ 第１の窒化物半導体層
１４ 第２の窒化物半導体層
１５ 第３の窒化物半導体層
１５ａ 開口部
１５ｂ 凹部
１６ 第４の窒化物半導体層
１７ 第５の窒化物半導体層
１８ 第６の窒化物半導体層
１９ 第６の窒化物半導体層
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
２８ 第６の窒化物半導体層
３８ 第６の窒化物半導体層
３８Ａ 第１のｐ型層
３８Ｂ 第２のｐ型層

Claims (20)

  1. 基板と、
    前記基板の上に形成された第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に形成され、開口部を有する第３の窒化物半導体層と、
    前記開口部を埋めるように形成されたｐ型の第４の窒化物半導体層と、
    前記第４の窒化物半導体層の上に形成されたゲート電極とを備えていることを特徴とする窒化物半導体トランジスタ。
  2. 前記第３の窒化物半導体層は、ｎ型であることを特徴とする請求項１に記載の窒化物半導体トランジスタ。
  3. 前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていることを特徴とする請求項１又は２に記載の窒化物半導体トランジスタ。
  4. 前記第２の窒化物半導体層と前記５の窒化物半導体層との間の格子定数の差は、前記第２の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項３に記載の窒化物半導体トランジスタ。
  5. 前記第２の窒化物半導体層と前記第３の窒化物半導体層との間に形成された第６の窒化物半導体層をさらに備えていることを特徴とする請求項１又は２に記載の窒化物半導体トランジスタ。
  6. 前記第６の窒化物半導体層は、ｐ型であることを特徴とする請求項５に記載の窒化物半導体トランジスタ。
  7. 前記第６の窒化物半導体層と前記４の窒化物半導体層との間の格子定数の差は、前記第２の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項６に記載の窒化物半導体トランジスタ。
  8. 前記第６の窒化物半導体層は、前記第４の窒化物半導体層と比べてバンドギャップエネルギーが大きいことを特徴とする請求項６に記載の窒化物半導体トランジスタ。
  9. 前記第６の窒化物半導体層と前記第４の窒化物半導体層との間に形成された第５の窒化物半導体層をさらに備えていることを特徴とする請求項８に記載の窒化物半導体トランジスタ。
  10. 前記第６の窒化物半導体層と前記５の窒化物半導体層との間の格子定数の差は、前記第６の窒化物半導体層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項９に記載の窒化物半導体トランジスタ。
  11. 前記第６の窒化物半導体層は、第１のｐ型層と該第１のｐ型層の上に形成された第２のｐ型層とを含むことを特徴とする請求項５に記載の窒化物半導体トランジスタ。
  12. 前記第１のｐ型層は前記第２のｐ型層と比べてバンドギャップエネルギーが大きく、
    前記第２のｐ型層と前記第４の窒化物半導体層との間の格子定数の差は、前記第１のｐ型層と前記第４の窒化物半導体層との間の格子定数の差よりも小さいことを特徴とする請求項１１に記載の窒化物半導体トランジスタ。
  13. 前記第６の窒化物半導体層は、ｎ型であることを特徴とする請求項５に記載の窒化物半導体トランジスタ。
  14. 前記第６の窒化物半導体層は、前記第３の窒化物半導体と比べてバンドギャップエネルギーが小さいことを特徴とする請求項１３に記載の窒化物半導体トランジスタ。
  15. ノーマリーオフ型であることを特徴とする請求項１〜１４のいずれか１項に記載の窒化物半導体トランジスタ。
  16. 基板の上に第１の窒化物半導体層と、該第１の窒化物半導体と比べてバンドギャップエネルギーが大きい第２の窒化物半導体層と、第３の窒化物半導体層とを順次エピタキシャル成長する工程（ａ）と、
    前記第３の窒化物半導体層を選択的に除去して開口部を形成する工程（ｂ）と、
    前記開口部を埋めるようにｐ型の第４の窒化物半導体層をエピタキシャル成長する工程（ｃ）と、
    前記第４の窒化物半導体層の上にゲート電極を形成する工程（ｄ）とを備えていることを特徴とする窒化物半導体トランジスタの製造方法。
  17. 前記工程（ｃ）では、第５の窒化物半導体層をエピタキシャル成長した後、続けて前記第４の窒化物半導体層をエピタキシャル成長することを特徴とする請求項１６に記載の窒化物半導体トランジスタの製造方法。
  18. 前記工程（ａ）では、前記第２の窒化物半導体層と前記第３の窒化物半導体層との間に第６の窒化物半導体層をエピタキシャル成長することを特徴とする請求項１６又は１７に記載の窒化物半導体トランジスタの製造方法。
  19. 前記第６の窒化物半導体層のエピタキシャル成長は、第１のｐ型層をエピタキシャル成長した後、第２のｐ型層をエピタキシャル成長することを特徴とする請求項１８に記載の窒化物半導体トランジスタの製造方法。
  20. 前記工程（ｂ）では、ウェットエッチングにより前記第３の窒化物半導体層を選択的に除去することを特徴とする請求項１６〜１９のいずれか１項に記載の窒化物半導体トランジスタの製造方法。
JP2007318058A 2007-12-10 2007-12-10 窒化物半導体トランジスタ及びその製造方法 Active JP5032965B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007318058A JP5032965B2 (ja) 2007-12-10 2007-12-10 窒化物半導体トランジスタ及びその製造方法
US12/331,668 US7863649B2 (en) 2007-12-10 2008-12-10 Nitride semiconductor device and method for fabricating the same
US12/912,346 US8101972B2 (en) 2007-12-10 2010-10-26 Nitride semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007318058A JP5032965B2 (ja) 2007-12-10 2007-12-10 窒化物半導体トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009141244A true JP2009141244A (ja) 2009-06-25
JP5032965B2 JP5032965B2 (ja) 2012-09-26

Family

ID=40720706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007318058A Active JP5032965B2 (ja) 2007-12-10 2007-12-10 窒化物半導体トランジスタ及びその製造方法

Country Status (2)

Country Link
US (2) US7863649B2 (ja)
JP (1) JP5032965B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2013153927A1 (ja) * 2012-04-11 2013-10-17 シャープ株式会社 窒化物半導体装置
JP2013229458A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2014072425A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014116607A (ja) * 2010-02-26 2014-06-26 Infineon Technologies Austria Ag 窒化物半導体デバイス
US8785944B2 (en) 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
JP2014524150A (ja) * 2011-07-18 2014-09-18 エピガン ナムローゼ フェンノートシャップ Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造
JPWO2013008422A1 (ja) * 2011-07-12 2015-02-23 パナソニック株式会社 窒化物半導体装置およびその製造方法
US9076850B2 (en) 2012-07-30 2015-07-07 Samsung Electronics Co., Ltd. High electron mobility transistor
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
WO2016006226A1 (ja) * 2014-07-11 2016-01-14 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
WO2017073047A1 (ja) * 2015-10-27 2017-05-04 パナソニックＩｐマネジメント株式会社 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP5899519B2 (ja) * 2009-11-05 2016-04-06 パナソニックＩｐマネジメント株式会社 固体撮像装置
US8344421B2 (en) 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods
US8778747B2 (en) * 2011-05-25 2014-07-15 Triquint Semiconductor, Inc. Regrown Schottky structures for GAN HEMT devices
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
KR101946008B1 (ko) 2012-07-17 2019-02-08 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR101922120B1 (ko) 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
KR101922121B1 (ko) * 2012-10-09 2018-11-26 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9472684B2 (en) 2012-11-13 2016-10-18 Avogy, Inc. Lateral GaN JFET with vertical drift region
KR101923968B1 (ko) * 2012-12-14 2018-12-03 한국전자통신연구원 트랜지스터 및 그 제조 방법
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
TWI525820B (zh) 2013-03-14 2016-03-11 廣鎵光電股份有限公司 增強型場效電晶體
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
JPWO2015008430A1 (ja) * 2013-07-16 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
US8947154B1 (en) 2013-10-03 2015-02-03 Avogy, Inc. Method and system for operating gallium nitride electronics
US9123799B2 (en) * 2013-11-11 2015-09-01 Avogy, Inc. Gallium nitride field effect transistor with buried field plate protected lateral channel
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
JP6439789B2 (ja) * 2014-02-21 2018-12-19 パナソニック株式会社 電界効果トランジスタ
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
WO2018223387A1 (zh) * 2017-06-09 2018-12-13 苏州晶湛半导体有限公司 一种增强型开关器件及其制造方法
CN110754001B (zh) * 2017-06-15 2023-09-26 宜普电源转换公司 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管
WO2019005081A1 (en) * 2017-06-29 2019-01-03 Intel Corporation GROUP III NITRIDE TRANSISTOR STRUCTURE WITH INTEGRATED DIODE
US11373995B2 (en) 2017-09-29 2022-06-28 Intel Corporation Group III-nitride antenna diode
EP3688818A4 (en) 2017-09-29 2021-07-28 Intel Corporation GROUP III NITRIDE SCHOTTKY DIODES
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
FR3080710B1 (fr) 2018-04-25 2021-12-24 Commissariat Energie Atomique Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
CN108899366B (zh) * 2018-06-11 2022-05-17 西安电子科技大学 一种新型P-GaN栅结构的增强型器件及其制作方法
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN114759080B (zh) * 2022-06-13 2022-09-09 深圳市时代速信科技有限公司 一种半导体器件及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005070009A2 (en) * 2004-01-23 2005-08-04 International Rectifier Corporation Enhancement mode iii-nitride fet
JP2005243727A (ja) * 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005244072A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置
JP2006073802A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 窒化物含有半導体装置
JP2007066979A (ja) * 2005-08-29 2007-03-15 Univ Meijo トランジスタ、及びトランジスタにおける空乏層の制御方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007311733A (ja) * 2006-04-17 2007-11-29 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007335508A (ja) * 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2008091394A (ja) * 2006-09-29 2008-04-17 National Institute Of Advanced Industrial & Technology 電界効果トランジスタ及びその製造方法
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7547928B2 (en) 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP5147197B2 (ja) 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP4755961B2 (ja) 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
WO2008086001A2 (en) * 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
US7838904B2 (en) 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005070009A2 (en) * 2004-01-23 2005-08-04 International Rectifier Corporation Enhancement mode iii-nitride fet
JP2005243727A (ja) * 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005244072A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置
JP2006073802A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 窒化物含有半導体装置
JP2007066979A (ja) * 2005-08-29 2007-03-15 Univ Meijo トランジスタ、及びトランジスタにおける空乏層の制御方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007311733A (ja) * 2006-04-17 2007-11-29 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007335508A (ja) * 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2008091394A (ja) * 2006-09-29 2008-04-17 National Institute Of Advanced Industrial & Technology 電界効果トランジスタ及びその製造方法
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004966B2 (en) 2010-02-26 2021-05-11 Infineon Technologies Austria Ag Nitride semiconductor device
JP2014116607A (ja) * 2010-02-26 2014-06-26 Infineon Technologies Austria Ag 窒化物半導体デバイス
US9685549B2 (en) 2011-07-12 2017-06-20 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing same
JPWO2013008422A1 (ja) * 2011-07-12 2015-02-23 パナソニック株式会社 窒化物半導体装置およびその製造方法
JP2014524150A (ja) * 2011-07-18 2014-09-18 エピガン ナムローゼ フェンノートシャップ Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造
US8785944B2 (en) 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
CN104185899B (zh) * 2012-04-11 2017-03-29 夏普株式会社 氮化物半导体器件
WO2013153927A1 (ja) * 2012-04-11 2013-10-17 シャープ株式会社 窒化物半導体装置
CN104185899A (zh) * 2012-04-11 2014-12-03 夏普株式会社 氮化物半导体器件
JP2013229458A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
US9076850B2 (en) 2012-07-30 2015-07-07 Samsung Electronics Co., Ltd. High electron mobility transistor
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014072425A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US9401421B2 (en) 2014-04-10 2016-07-26 Toyota Jidosha Kabushiki Kaisha Switching device
JP2015204304A (ja) * 2014-04-10 2015-11-16 トヨタ自動車株式会社 スイッチング素子
WO2016006226A1 (ja) * 2014-07-11 2016-01-14 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
JPWO2016006226A1 (ja) * 2014-07-11 2017-05-25 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
US9859413B2 (en) 2014-07-11 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
WO2017073047A1 (ja) * 2015-10-27 2017-05-04 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2017073047A1 (ja) * 2015-10-27 2018-08-16 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
US20110037100A1 (en) 2011-02-17
JP5032965B2 (ja) 2012-09-26
US8101972B2 (en) 2012-01-24
US20090146182A1 (en) 2009-06-11
US7863649B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
JP4712683B2 (ja) トランジスタおよびその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP4705482B2 (ja) トランジスタ
JP5469098B2 (ja) 電界効果トランジスタ及びその製造方法
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
US8669592B2 (en) Compound semiconductor device and method for fabricating the same
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP2008098434A (ja) 窒化物半導体トランジスタ及びその製造方法
JP2011029506A (ja) 半導体装置
JP2006279032A (ja) 半導体装置及びその製造方法
WO2013011617A1 (ja) 半導体装置及びその製造方法
JP2009071061A (ja) 半導体装置
JP2011029507A (ja) 半導体装置
JP2012227456A (ja) 半導体装置
JP4815020B2 (ja) 窒化物半導体装置
JP2010258313A (ja) 電界効果トランジスタ及びその製造方法
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
JP2007080855A (ja) 電界効果型トランジスタ
JP2010165987A (ja) 半導体装置及びその製造方法
JP2011142358A (ja) 窒化物半導体装置
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120629

R150 Certificate of patent or registration of utility model

Ref document number: 5032965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3