JP2008072083A - 窒化物半導体デバイス及びその作製方法 - Google Patents

窒化物半導体デバイス及びその作製方法 Download PDF

Info

Publication number
JP2008072083A
JP2008072083A JP2007105917A JP2007105917A JP2008072083A JP 2008072083 A JP2008072083 A JP 2008072083A JP 2007105917 A JP2007105917 A JP 2007105917A JP 2007105917 A JP2007105917 A JP 2007105917A JP 2008072083 A JP2008072083 A JP 2008072083A
Authority
JP
Japan
Prior art keywords
channel
nitride semiconductor
electrode
semiconductor device
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007105917A
Other languages
English (en)
Other versions
JP5158470B2 (ja
Inventor
Mitsutoshi Shimizu
三聡 清水
Masaki Inada
正樹 稲田
Kanshaku Boku
冠錫 朴
Toshihide Ide
利英 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007105917A priority Critical patent/JP5158470B2/ja
Publication of JP2008072083A publication Critical patent/JP2008072083A/ja
Application granted granted Critical
Publication of JP5158470B2 publication Critical patent/JP5158470B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 本発明が解決しようとする課題は、ヘテロ接合に形成されたチャンネルを用いる窒化物半導体デバイスにおいて、低抵抗の電極を形成することである。
【解決手段】 窒化物半導体デバイスにおいて、窒化物半導体表面より小さな穴を通してヘテロ接合に形成されるチャンネルに接する電極構造を形成することによって解決される。また上記電極構造は、電子ビーム蒸着法により粒子状の金属をチャンネルに至るまで導入することにより形成される。
【選択図】 図1

Description

本発明は窒化物半導体材料を用いた電子デバイスに関し、さらに詳細にはヘテロ接合構造に形成されたキャリアが走行するチャンネルへの電極に関するものである。
バンドギャップの大きい窒化物半導体材料であるGaNは、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、などの特徴がある。そのためGaN材料を用いれば、シリコン系の電子デバイスと比較し、耐圧特性を犠牲にすることなく低抵抗化が可能である。また化学的に安定で、よって高温で安定なため、大出力化が必要な電子デバイスの材料に用いることが可能である。
電子デバイスに用いるGaNは、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のc軸方向に分極を持つ。そのため、c面に平行にAlGaN/GaN接合などのヘテロ接合構造を形成すれば、ピエゾ効果によりヘテロ接合界面にプラスの空間固定電荷を発生させることができる。これを利用してヘテロ接合界面に2次元電子ガスを形成できる。
このため、トランジスタ等において、キャリアが走行する、つまりこの場合には電子の走行するチャンネル部分の形成には、c面と平行に形成されたAlGaN/GaNヘテロ接合やInAlN/GaNヘテロ接合が用いられる。このチャンネルを用いたトランジスタ等の電子デバイスの低抵抗化の為には、ヘテロ接合に形成されたチャンネルに、接触抵抗の小さい電極を取り付けることが必要である。
現在主に製造されているヘテロ接合に形成されたチャンネルを用いる電子デバイスは、AlGaN/GaNヘテロ接合電界効果トランジスタである。このトランジスタは次のように作製される。層構造としては基板上に約2〜3μmのノンドープのGaNを成長し、その上にAlGaNバリアー層を20〜40nm程度成長する。AlGaNバリアー層には、オーミック抵抗の低減のため、n型のドーピングを行う。ソース電極とドレイン電極は、Ti/Al/Auなどの金属を用いて、AlGaNバリアー層上に形成される。またゲート電極には、Ni/AuやPt等の金属が用いられる。
このようなソースやドレインの構造では、電極金属とチャンネルの間にAlGaNバリアー層が存在する。そしてAlGaNなどの窒化物半導体は化学的に安定なため、電極材料と合金化が行われることはない。よって電流はAlGaNバリアー層を通してチャンネルに注入される、もしくはチャンネルから取り出されることになる。
この場合には、ドレインやソース金属の仕事関数と、AlGaNバリアー層の仕事関数やバンドギャップで高さが決まる障壁が、AlGaNバリアー層と金属の間にある。また、結晶品質が悪く、高抵抗のAlGaNバリアー層を電流が流れなければいけない。その結果、電極の接触抵抗を小さくする事が困難である。
また、AlGaNバリアー層を除去して、チャンネルに直接電極を接触させる方法もある。ドレインやソース電極構造が形成される部分を、AlGaNバリアー層の厚さよりも深くドライエッチング等で除去する。そして、あらわれたAlGaN/GaNヘテロ接合部分の側面に接するように電極を形成する。この場合には、AlGaNバリアー層を通さずに、電流の注入が可能なため、電極の接触抵抗を低くできる。
しかしながら、ドライエッチング等によるダメージや、また表面酸化等がおこる。またドライエッチングでは、側面への再付着が起こる。また電極の金属が側面に必ずしもきちんと密着するわけではない。そのため再現性に問題がある。
したがって本発明が解決しようとする課題は、ヘテロ接合構造に形成されたキャリアが走行するチャンネルへ、再現性よく、低接触抵抗で、電極を形成することである。
上記課題は、ヘテロ接合を用いた窒化物半導体電子デバイスにおいて、ヘテロ接合構造に形成されたチャンネルまで到達する多数の穴を有し、その穴の側面で、チャンネルに接触する電極構造を用いることにより解決される。
すなわち本発明では、次のような窒化物半導体デバイスとその作製方法を提供することにより課題は解決される。
(1)キャリアが走行するチャンネルが形成される第1の窒化物半導体及び第1の窒化物半導体とヘテロ接合を構成する第2の窒化物半導体とを備えた窒化物半導体デバイスであって、半導体表面から上記チャンネルまで到達する複数の穴を有し、その穴の側面でチャンネルに接触する電極構造を含む窒化物半導体デバイス。
(2)キャリアが走行するチャンネルが形成される第1の窒化物半導体及び第1の窒化物半導体とヘテロ接合を構成する第2の窒化物半導体とを備えた窒化物半導体デバイスであって、第2の窒化物半導体に設けた凹部の底面から上記チャンネルまで到達する複数の穴を有し、その穴の側面でチャンネルに接触する電極構造を含む窒化物半導体デバイス。
(3)電子ビーム蒸着法により粒子状の金属を半導体表面から上記チャンネルに至るまで導入し、チャンネルに接触する電極構造を形成する工程を含む、(1)に記載の窒化物半導体デバイスの作製方法。
(4)電子ビーム蒸着法により粒子状の金属を第2の窒化物半導体に設けた凹部の底面から上記チャンネルに至るまで導入し、チャンネルに接触する電極構造を形成する工程を含む、(2)に記載の窒化物半導体デバイスの作製方法。
(5)上記チャンネルまで到達する複数の穴が電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置するように配置されていることを特徴とする(1)又は(2)に記載の窒化物半導体デバイス。
(6)上記チャンネルまで到達する複数の穴が電極端から離れた位置で接続されていることを特徴とする(5)に記載の窒化物半導体デバイス。
本発明によれば、ヘテロ接合構造に形成されたチャンネルを用いた窒化物半導体デバイスにおいて、電極の接触抵抗を低減し、低損失動作をさせることができる。
本発明で用いることの可能な窒化物半導体材料は、III族元素とV族元素から構成される窒素を含む半導体である。主な結晶の構造は、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のc軸方向に分極を持つものである。
キャリアが走行するチャンネル部分には、GaNなどの二元素からなる結晶が適している。これは、AlGaNやInGaN、InAlNなどの三元素の混晶さらに四元素の混晶は、組成の不均一性から生じる合金散乱が大きいためである。しかしながら、Inについては電子の有効質量を小さくできることから、InGaN、InAlNの場合には、移動度の向上が期待できる。
また、現在FETで一般的に用いられているチャンネル構造は、AlGaN/GaNヘテロ接合などのシングルヘテロ構造である。しかしながら、AlGaN/GaN/AlGaN、InAlN/GaN/InAlNなどのダブルヘテロ構造などにも用いることが可能である。現在電子が走行するn型のチャンネルが主であるが、ホールが走行するp型のチャンネルも用いる事が可能である。
以下本発明についてAlGaN/GaNヘテロ接合電界効果トランジスタに用いた実施例を例示して詳細に説明する。
(実施例1)
図1は、本発明による電極構造を用いたAlGaN/GaNヘテロ接合電界効果トランジスタの構造を示す。結晶基板1としては、サファイア基板、SiC基板、シリコン基板、GaN基板等が用いられる。結晶成長には、MOCVD法でよい。基板側から低温成長GaNバッファ層2などの結晶性を向上させる構造を形成した後に、高抵抗のGaN層3をまず成長する。
その後AlGaNバリアー層4を成長する。チャンネルは、高抵抗のGaN層3とAlGaNバリアー層4のヘテロ接合面の高抵抗GaN層3側に形成される。AlGaNバリアー層4には、必要に応じて一部分もしくは全体にn型ドーピングを行う。
つぎに、素子間の電気的な分離をするために、メサ構造を形成する。フォトレジストを用いて、ソース電極10、ゲート電極11、ドレイン電極12が並ぶ方向に20μm、ゲート幅方向に50μmの長方形のフォトレジストのメサのパターンを作製する。メサの幅や長さは必要に応じて変えてよい。ゲート電極11の幅とメサの幅は同じ幅にする。
フォトレジストのパターン作製方法は、通常に用いられているステッパーを用いた露光方法を用いればよい。その後メサの形状になっているフォトレジストをマスクとして用いて、成長した基板をドライエッチングによりメサパターン状に加工する。
ドライエッチングは、例えば電子サイクロトロン共鳴(ECR)法を用いた塩素プラズマを用いて行う。ドライエッチングは、ウエットエッチングに比べエッチングの方向性があり、エッチング速度の制御が簡単である。エッチングレートは、エピタキシャル膜の結晶品質、塩素プラズマの圧力、加速エネルギー(プラズマの引き出し電圧)などによって異なるが、1時間に200〜300nmである。100nm程度エッチングして、メサ以外の部分のAlGaN層等を除去する。
このメサの形成により同じ基板上の素子と素子の間が分離され、お互いの素子間に電流が流れないようになる。素子分離については、塩素系のガスを用いたドライエッチング以外にもイオン注入によっても可能である。窒素イオン等を高速で打ち込むことにより、電気的に絶縁性を持たせて、素子分離を行えばよい。
メサエッチング後、メサ以外の部分に絶縁膜を形成する。絶縁膜には、酸化硅素膜、窒化硅素膜等を用いることができる。例えば、ウエハ表面全体に絶縁膜をプラズマCVD等を用いて厚さ100nm程度成膜した後、メサ以外の部分をフォトレジストにより被覆し、メサ上部の絶縁膜のみエッチングにより除去する。メサの端で、ゲート電極11がある部分は注意する。メサの側面のAlGaN/GaNヘテロ接合部のチャンネルにゲート電極11が接すると、ゲートリーク電流が増加するので、メサ側面も絶縁膜によりカバーされるようにする。
その後、ソース電極10とドレイン電極12を形成する。ソース電極10及びドレイン電極12の電極メタルとしては、基板表面側から、Ti/Al/Ni/Au (30/220/40/50 nm)の構造などを用いる。
本発明の電極構造を形成する方法の一つとして、電子ビーム蒸着法を用いる方法がある。電子ビーム蒸着法では、るつぼに入っている金属源を電子ビームにより加熱し、蒸発させる。るつぼ内の金属源にあたる電子ビームの径や、電子ビームの電流量つまり蒸着レート等の蒸着条件を制御することにより、比較的大きな粒子状の金属をるつぼから放出させて、基板表面に向けて飛ばすことができる。
また本発明では、電子ビーム蒸着においては、金属材料を直接銅製のハースライナーに充填し、良く冷却されるようにした。そのため、一部だけ電子ビームにより高熱になるようになっている。
このようにして、るつぼから飛び出す金属は、直径数10nm以上の粒子状にもなり、基板表面に到達し運動エネルギーが大きい場合には、薄いAlGaNバリアー層を突き抜ける穴をあけて、そのまま止まる。その結果、表面から小さな穴を通して、その穴の側面でチャンネルに接触する電極構造が形成される。
図1においては、等間隔で穴が開いているが、必ずしもそのようにする必要はない。高密度で小さな穴が開くようにするのがよい。実際には、サブミクロン以下の間隔で、数100nm以下の直径の穴が、直径と同程度の間隔で存在するようにすればよい。
本発明の方法を用いない場合には、現状では、10−5Ωcm程度の接触抵抗が得られている。これ以下の小さな接触抵抗を本発明により得られなければ効果があるといえない。このことから、穴の密度がどの程度必要か検討できる。
10−5Ωcm程度の接触抵抗の電極を、シート抵抗が500〜600Ωのチャンネルに取り付けた場合を想定する。チャンネルを通ってきた電流は、接触抵抗があるため、すべての電流がすぐにチャンネルから電極に入るわけではなく、ある程度電極下のチャンネルを通った後に、電極金属に入っていく。TLM(Transmission line model)法などによると、10−5Ωcmの接触抵抗で、シート抵抗が500〜600Ωの時、1〜2μm程度の距離、電極下のチャンネルを電流が通っている。
そのため、本発明の方法でも、穴の間隔がこの距離よりも疎であれば、通常の電極とほとんど変わらず効果がない。このことから考えて、本発明が効果をもつためには、穴はサブミクロン間隔で存在する必要がある。
電子ビーム蒸着後、リフトオフ法でソース及びドレイン部分以外のメタルを除去する。リフトオフ用の溶液としてはアセトンを用いればよい。その後、電極メタルの合金化のためアニールを行う。アニールは高速のランプアニール法(RTA)を用い、800℃で30秒間行う。
その後、ゲート電極11を形成する。ゲートのパターニングはフォトリソグラフィ法を用いるが、ゲート長が短く微細パターンを用いる場合には、電子ビームリソグラフィ法を用いる。例えば、ゲートの長さが200nm以下の場合は電子ビームリソグラフィ法を用いる。ゲート電極メタルとしては、基板表面側から、Ni/Au (50/200nm)を用いる。ゲートメタルの形成には、高真空電子ビーム蒸着法でよい。この場合は、電子ビームにより蒸着源を加熱し、熱的に蒸発させる。
また、ソース・ドレイン間の表面等の素子表面には、図1では省略してあるが、電流コラプスの低減や、耐圧の向上のために、プラズマCVDなどにより窒化珪素膜や酸化珪素膜を形成する。
図2は、実施例1の本発明の方法によりソースとドレイン電極を形成した素子のオン抵抗を測定した結果である。用いたウエハのチャンネル抵抗は、540Ωから600Ωである。この図は、オン抵抗をドレインとソース間隔の関数として示してある。ゲートの長さは0.6μmから5μmであり、ゲート幅は50μmである。オン抵抗はゲート電圧が0V、ドレイン電圧が1Vの時のドレイン電流の大きさから求めている。
この素子の作製と同時に同じウエハ上に作製したTLMパターンから見積もったソースとドレイン電極のコンタクト抵抗は、0.8×10−6Ωcmであった。これはAlGaNバリアー層上に形成する従来の方法に比較して1桁ほど小さい値であった。図2に示す実際の素子のオン抵抗は、ドレインとソース電極のコンタクト抵抗、ドレインとゲート間のシート抵抗、0V一定に保たれているゲート電極下のチャンネルの抵抗、ゲートとソース間のソース抵抗などの和である。よってオン抵抗を比較しただけでは、コンタクト抵抗を見積もることはできない。
しかしながら、図2において、測定値を結ぶ直線のY軸との切片の値には、ソースとドレイン間のチャンネル抵抗が含まれていない。含まれているのは、ソースとドレインのコンタクト抵抗、及びゲート電圧を0V一定にしていることにより発生する抵抗の増加分である。本発明の方法で作製した素子においては、図2に示すようにY軸の切片は1Ω/mmであった。
比較のため、ソースとドレイン電極を、AlGaNバリアー層を除去してチャンネルに側面から接触するようにして作製した素子の測定結果を図3に示す。オン抵抗の測定方法は図2の場合と同じである。このデバイスの作成にはシート抵抗が500Ωのウエハを用いた。
図3に示すよう、Y軸の切片は1.3Ω/mmであった。図2と図3に結果を示す素子は、同じフォトマスクを用いており、電極以外は同じ構造をしている。またシート抵抗は、図3に示す素子の方が低い。構造上の違いは電極構造だけである。このことから、図2に示す結果の方がよいのは、ソースとドレイン電極の接触抵抗が、本発明の方法の方がよいためである。
またさらに、図3においては、オン抵抗がばらついており、安定して低抵抗が得られていない。これは、AlGaNバリアー層を除去してチャンネルに側面から接触するように電極を蒸着しても、必ずしも側面にきちんと接触していないためと考えられる。また、完全に側面を出してしまうと、AlGaNバリアー層の歪が緩和されてしまい、その部分のキャリア密度が下がっている影響も考えられる。さらにバリアー層を除去するためにはドライエッチングが用いられるが、その時に、側面にエッチングされた半導体が再付着した可能性もある。
(実施例2)
図4は、図1とほぼ同様の構造であるが、ソースとドレイン電極を形成する部分だけ、ややAlGaNバリアー層を薄くしてある。本発明の方法では、小さな穴を開けるため、原理的には、AlGaNバリアー層が薄い方が簡単である。特に電子ビーム蒸着の際の粒状の蒸着物を利用する場合には、薄くないとチャンネルまで届きにくい。具体的には20nm以下にすることにより本発明では効果が得られた。
図4の構造は、特に電流コラプスを低減するために、40nm程度の厚いAlGaNバリアー層をゲートとドレイン間に用いる場合などに有効である。
(実施例3)
また、チャンネルまで到達する複数の穴を電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置するように配置する方法も有効である。この場合には、ステッパー等を用いた露光によりフォトレジスト等を所望の形状にパターニングし、それをエッチングの際のマスクとして用いて、チャンネルまで到達する穴をドライエッチング等により作製する。ドライエッチングを用いると、エッチング時のダメージや、側面への再付着の問題もあるが、図3に結果を示した通常のリセスオーミックの場合よりは、電極抵抗を小さくする事が可能である。これは、電極金属が穴の側面からチャンネルに接触する長さを、長くすることが可能だからである。
しかしドライエッチングで、小さな穴を開けると、穴側面への再付着の問題が起こる。その場合には、電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴を、電極端から離れた位置で接続しておくとよい。こうしておけば、穴側面への再付着を低減できる。
また電流は主に穴の電極端寄りの側面からチャンネルに流れ込む。たとえばトランジスタのドレイン電極の場合には、ドレイン電極のゲート側に近い端からチャンネルに流れ込む。そのため電流が主に流れ込む電極端部分において、電極金属がチャンネルに接触する長さを長いままにできる。この場合には、電極端部分に波状の輪郭を持つ大きな穴を開けて、その側面から電極金属を接触させることになる。
図5に、電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴をドライエッチングにより形成した表面写真を示す。図5では、中央部のみAlGaNバリアー層を残して電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置する複数の穴をドライエッチングするとともに、複数の穴が電極端から離れた位置で接続されるように同様にドライエッチングされている。
トランジスタを作製する場合には、ドレイン電極とソース電極がこの波状になっている複数の穴部分に被さるようにして形成される。ゲート電極はこの中央部に位置する。この構造を用いた場合にも接触抵抗を一桁程度小さくすることが可能であった。
家庭用電源のインバータ、コンバータ等に使用可能である。横型素子で低損失のまま高耐圧化が可能であるため、例えば、他の電子部品と集積化が可能であり、家庭用DC電源のAC−DC変換部等を小型化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。
ダブルヘテロ構造からなるチャンネルに小さな穴を通してコンタクトするソースとドレイン電極を有するトランジスタの模式図である。 図1に示すトランジスタのオン抵抗のソース・ドレイン間隔依存性である。 ソースとドレイン電極を、AlGaNバリアー層を除去してチャンネルに側面から接触するようにして作製した素子のオン抵抗の測定結果である。 ソースとドレイン電極が形成される部分のAlGaNバリアー層を薄くして本発明の電極構造を形成したトランジスタの模式図である。 チャンネルまで到達する穴をドライエッチングにより形成した表面写真である。
符号の説明
1:基板
2:バッファー層
3:GaN層
4:AlGaNバリアー層
10:ソース電極
11:ゲート電極
12:ドレイン電極

Claims (6)

  1. キャリアが走行するチャンネルが形成される第1の窒化物半導体及び第1の窒化物半導体とヘテロ接合を構成する第2の窒化物半導体とを備えた窒化物半導体デバイスであって、半導体表面から上記チャンネルまで到達する複数の穴を有し、その穴の側面でチャンネルに接触する電極構造を含む窒化物半導体デバイス。
  2. キャリアが走行するチャンネルが形成される第1の窒化物半導体及び第1の窒化物半導体とヘテロ接合を構成する第2の窒化物半導体とを備えた窒化物半導体デバイスであって、第2の窒化物半導体に設けた凹部の底面から上記チャンネルまで到達する複数の穴を有し、その穴の側面でチャンネルに接触する電極構造を含む窒化物半導体デバイス。
  3. 電子ビーム蒸着法により粒子状の金属を半導体表面から上記チャンネルに至るまで導入し、チャンネルに接触する電極構造を形成する工程を含む、請求項1に記載の窒化物半導体デバイスの作製方法。
  4. 電子ビーム蒸着法により粒子状の金属を第2の窒化物半導体に設けた凹部の底面から上記チャンネルに至るまで導入し、チャンネルに接触する電極構造を形成する工程を含む、請求項2に記載の窒化物半導体デバイスの作製方法。
  5. 上記チャンネルまで到達する複数の穴が電極端から電極に向かって等距離に、かつチャンネルと直交する方向にアレー状に位置するように配置されていることを特徴とする請求項1又は2に記載の窒化物半導体デバイス。
  6. 上記チャンネルまで到達する複数の穴が電極端から離れた位置で接続されていることを特徴とする請求項5に記載の窒化物半導体デバイス。
JP2007105917A 2006-08-14 2007-04-13 窒化物半導体デバイスの作製方法 Expired - Fee Related JP5158470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007105917A JP5158470B2 (ja) 2006-08-14 2007-04-13 窒化物半導体デバイスの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006220835 2006-08-14
JP2006220835 2006-08-14
JP2007105917A JP5158470B2 (ja) 2006-08-14 2007-04-13 窒化物半導体デバイスの作製方法

Publications (2)

Publication Number Publication Date
JP2008072083A true JP2008072083A (ja) 2008-03-27
JP5158470B2 JP5158470B2 (ja) 2013-03-06

Family

ID=39293371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105917A Expired - Fee Related JP5158470B2 (ja) 2006-08-14 2007-04-13 窒化物半導体デバイスの作製方法

Country Status (1)

Country Link
JP (1) JP5158470B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141244A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 窒化物半導体トランジスタ及びその製造方法
EP2998999A1 (en) * 2014-09-09 2016-03-23 Kabushiki Kaisha Toshiba Semiconductor device
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
CN113284948A (zh) * 2020-12-30 2021-08-20 南方科技大学 一种GaN器件及其制备方法
EP4254507A4 (en) * 2020-12-18 2024-05-22 Huawei Tech Co Ltd HIGH ELECTRON MOBILITY TRANSISTOR, MANUFACTURING METHODS AND POWER AMPLIFIER/SWITCH
EP4256615A4 (en) * 2020-12-02 2024-05-29 Analog Devices Inc COMPOUND SEMICONDUCTOR COMPONENTS WITH A CONDUCTIVE COMPONENT FOR CONTROLLING ELECTRICAL PROPERTIES

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161677A (ja) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPH06275684A (ja) * 1992-12-23 1994-09-30 Philips Electron Nv 半導体装置及びその製造方法
JPH0964341A (ja) * 1995-08-28 1997-03-07 Denso Corp 高電子移動度トランジスタ
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
JP2007227409A (ja) * 2006-01-24 2007-09-06 Oki Electric Ind Co Ltd 窒化ガリウム系トランジスタとその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161677A (ja) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPH06275684A (ja) * 1992-12-23 1994-09-30 Philips Electron Nv 半導体装置及びその製造方法
JPH0964341A (ja) * 1995-08-28 1997-03-07 Denso Corp 高電子移動度トランジスタ
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
JP2007227409A (ja) * 2006-01-24 2007-09-06 Oki Electric Ind Co Ltd 窒化ガリウム系トランジスタとその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141244A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 窒化物半導体トランジスタ及びその製造方法
EP2998999A1 (en) * 2014-09-09 2016-03-23 Kabushiki Kaisha Toshiba Semiconductor device
JP2016058546A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置
US9508809B2 (en) 2014-09-09 2016-11-29 Kabushiki Kaisha Toshiba III-N device with extended source and drain
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
EP4256615A4 (en) * 2020-12-02 2024-05-29 Analog Devices Inc COMPOUND SEMICONDUCTOR COMPONENTS WITH A CONDUCTIVE COMPONENT FOR CONTROLLING ELECTRICAL PROPERTIES
EP4254507A4 (en) * 2020-12-18 2024-05-22 Huawei Tech Co Ltd HIGH ELECTRON MOBILITY TRANSISTOR, MANUFACTURING METHODS AND POWER AMPLIFIER/SWITCH
CN113284948A (zh) * 2020-12-30 2021-08-20 南方科技大学 一种GaN器件及其制备方法

Also Published As

Publication number Publication date
JP5158470B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
US11830940B2 (en) Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
JP5182835B2 (ja) リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP4737471B2 (ja) 半導体装置およびその製造方法
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
JP5190923B2 (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
EP2339634B1 (en) GaN based FET and method for producing the same
JP2006279032A (ja) 半導体装置及びその製造方法
WO2011010418A1 (ja) 窒化物半導体装置及びその製造方法
JP2008227014A (ja) 窒化物半導体装置及びその製造方法
JP2010103425A (ja) 窒化物半導体装置
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
JP2007088185A (ja) 半導体装置及びその製造方法
JP4474292B2 (ja) 半導体装置
US20120091508A1 (en) Compound semiconductor device
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
US20130341640A1 (en) Semiconductor device and method for manufacturing same
EP3944340A1 (en) Fin-shaped semiconductor device, manufacturing method therefor and use thereof
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
JP5666992B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
CN111989780B (zh) 半导体装置结构和其制造的方法
US20180069112A1 (en) Semiconductor Device and Manufacturing Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5158470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees