CN104185899A - 氮化物半导体器件 - Google Patents

氮化物半导体器件 Download PDF

Info

Publication number
CN104185899A
CN104185899A CN201380016278.1A CN201380016278A CN104185899A CN 104185899 A CN104185899 A CN 104185899A CN 201380016278 A CN201380016278 A CN 201380016278A CN 104185899 A CN104185899 A CN 104185899A
Authority
CN
China
Prior art keywords
mentioned
concn
nitride
peak
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380016278.1A
Other languages
English (en)
Other versions
CN104185899B (zh
Inventor
安井忠
森下敏
藤田耕一郎
栗田大佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012090170A external-priority patent/JP5917990B2/ja
Priority claimed from JP2012133008A external-priority patent/JP6018809B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104185899A publication Critical patent/CN104185899A/zh
Application granted granted Critical
Publication of CN104185899B publication Critical patent/CN104185899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01017—Chlorine [Cl]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能够使氮化物半导体层与欧姆电极的接触电阻降低的氮化物半导体器件。该GaN类HFET在形成在Si衬底(10)上的包括无掺杂GaN层(1)和无掺杂AlGaN层(2)的氮化物半导体叠层体(20)中形成有凹部(106、109)，在该凹部(106、109)中形成有源极电极(11)和漏极电极(12)。在比该由TiAl类材料构成的源极电极(11)以及漏极电极(12)与GaN层(1)的界面(S1、S2)深的区域，具有界面附近的第一氯浓度峰(P11)，在比第一氯浓度峰(P11)深的位置具有氯浓度为1.3×1017cm-3以下的第二氯浓度峰(P22)。

Description

氮化物半导体器件
技术领域
本发明涉及氮化物半导体器件。
背景技术
以往，作为氮化物半导体器件，有在对n型GaN接触层的表面进行氧等离子体处理形成氧掺杂层后，在该n型GaN接触层上形成欧姆电极，由此使n型GaN接触层与欧姆电极的接触电阻降低的氮化物半导体器件(参照日本特许第2967743号公报(专利文献1))。
然而，对于上述氮化物半导体器件，本发明人实际进行实验，在对GaN层进行氧等离子体处理后形成有欧姆电极的情况下，欧姆电极的接触电阻高，无论如何也未能得到充分低的接触电阻。
现有技术文献
专利文献
专利文献1：日本特许第2967743号公报
发明内容
发明要解决的技术问题
因此，本发明要解决的技术问题在于，提供能够使氮化物半导体层与欧姆电极的接触电阻降低的氮化物半导体器件。
用于解决技术问题的手段
本发明人对在氮化物半导体层上形成的欧姆电极的接触电阻进行了专心研究，结果首次发现：当在由TiAl类材料构成的欧姆电极与氮化物半导体层的界面的衬底侧的区域，在上述界面附近产生了第一氯浓度峰和位于比第一氯浓度峰深的位置的第二氯浓度峰的情况下，氮化物半导体层与欧姆电极的接触电阻的特性根据上述第二氯浓度峰的氯浓度急剧地变化。
进一步，本发明人通过实验首次发现，当比上述界面更靠衬底侧的第二氯浓度峰的氧浓度在特定的范围内时，接触电阻大幅减少。
基于上述发现，本发明的第一方面的氮化物半导体器件的特征在于，具备：
衬底；
形成在上述衬底上并且具有异质界面的氮化物半导体叠层体；和
至少一部分形成在上述氮化物半导体叠层体上或上述氮化物半导体叠层体内的由TiAl类材料构成的欧姆电极，
上述氮化物半导体叠层体具有：
形成在上述衬底上的第一氮化物半导体层；和
形成在上述第一氮化物半导体层上并且与上述第一氮化物半导体层形成异质界面的第二氮化物半导体层，
在从上述由TiAl类材料构成的欧姆电极至上述氮化物半导体叠层体的深度方向的氯浓度分布中，
在比上述欧姆电极与上述氮化物半导体叠层体的界面更靠上述衬底侧的区域的上述界面附近的位置具有第一氯浓度峰，
在比上述第一氯浓度峰的上述位置深的位置具有第二氯浓度峰，
上述第二氯浓度峰的氯浓度为3×1016cm-3以上并且1.3×1017cm-3以下。
根据本发明的第一方面的氮化物半导体器件，在上述由TiAl类材料构成的欧姆电极与上述氮化物半导体叠层体的界面的上述衬底侧的区域，在上述界面附近的比上述第一氯浓度峰的位置深的位置，具有3×1016cm-3以上并且1.3×1017cm-3以下的第二氯浓度峰，由此，能够使上述氮化物半导体叠层体与上述欧姆电极的接触电阻大幅降低。
另外，在一个实施方式的氮化物半导体器件中，上述第二氧浓度峰的位置为距上述界面60nm以上并且100nm以下的深度。
根据该实施方式，上述第二氧浓度峰位于距上述界面60nm以上并且100nm以下的深度，由此，能够使上述氮化物半导体叠层体与上述欧姆电极的接触电阻降低。
另外，本发明人对在氮化物半导体层上形成的欧姆电极的接触电阻进行了专心研究，结果发现：根据在由TiAl类材料构成的欧姆电极与氮化物半导体层的界面的衬底侧的区域，在上述界面附近产生的氧浓度峰的氧浓度和氯浓度峰的氯浓度，氮化物半导体层与欧姆电极的接触电阻的特性变化。
进一步，本发明人通过实验首次发现，当比上述界面更靠衬底侧的上述界面附近的氧浓度峰的氧浓度和氯浓度峰的氯浓度在特定的范围内时，接触电阻大幅减少。
基于上述发现，本发明的第二方面的氮化物半导体器件的特征在于，具备：
衬底；
形成在上述衬底上并且具有异质界面的氮化物半导体叠层体；和
至少一部分形成在上述氮化物半导体叠层体内的由TiAl类材料构成的欧姆电极，
上述氮化物半导体叠层体具有：
形成在上述衬底上的第一氮化物半导体层；和
形成在上述第一氮化物半导体层上并且与上述第一氮化物半导体层形成异质界面的第二氮化物半导体层，
在从上述由TiAl类材料构成的欧姆电极至上述氮化物半导体叠层体的深度方向的氧浓度分布中，
在比上述欧姆电极与上述氮化物半导体叠层体的界面更靠上述衬底侧的区域的上述界面附近的位置具有氧浓度峰，
上述氧浓度峰的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下，
在从上述由TiAl类材料构成的欧姆电极至上述氮化物半导体叠层体的深度方向的氯浓度分布中，
在比上述欧姆电极与上述氮化物半导体叠层体的界面更靠上述衬底侧的区域的上述界面附近的位置具有氯浓度峰，
上述氯浓度峰的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下。
根据本发明的第二方面的氮化物半导体器件，在上述由TiAl类材料构成的欧姆电极与上述氮化物半导体叠层体的界面的上述衬底侧的区域，上述界面附近的上述氧浓度峰的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下，并且上述界面附近的上述氯浓度峰的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下，由此，能够使上述氮化物半导体叠层体与上述欧姆电极的接触电阻大幅降低。
另外，在一个实施方式的氮化物半导体器件中，上述氮化物半导体叠层体具有：贯通上述第二氮化物半导体层到达上述异质界面附近的二维电子气层的凹部，
上述欧姆电极的至少一部分被埋入上述凹部中。
根据该实施方式，在凹型结构的氮化物半导体器件中，能够使上述异质界面附近的二维电子气层与欧姆电极的接触电阻降低。
发明效果
根据本发明的第一方面的氮化物半导体器件，在由TiAl类材料构成的欧姆电极与氮化物半导体叠层体的界面的衬底侧的区域，在上述界面附近的比第一氯浓度峰的位置深的位置，具有氯浓度为1.3×1017cm-3以下的第二氯浓度峰，因此，能够使上述氮化物半导体叠层体与欧姆电极的接触电阻大幅降低。
根据本发明的第二方面的氮化物半导体器件，在由TiAl类材料构成的欧姆电极与氮化物半导体叠层体的界面的衬底侧的区域，上述界面附近的氧浓度峰的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下，并且上述界面附近的氯浓度峰的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下，因此，能够使上述氮化物半导体叠层体与上述欧姆电极的接触电阻大幅降低。
附图说明
图1是本发明的第一实施方式的氮化物半导体器件的截面图。
图2是用于对上述氮化物半导体器件的制造方法进行说明的工序截面图。
图3是接着图2的工序截面图。
图4是接着图3的工序截面图。
图5是接着图4的工序截面图。
图6是表示上述第一实施方式的欧姆电极与GaN层的界面的从欧姆电极侧至GaN层侧的深度方向的氯的浓度分布的图表。
图7是表示上述第一实施方式的第二氯浓度峰P22的氯浓度(cm-3)与欧姆电极的接触电阻的关系的图表。
图8是表示上述第一实施方式的第二氯浓度峰P22的深度与欧姆电极的接触电阻的关系的图表。
图9是表示上述第一实施方式的制造工序的干式蚀刻中的自偏置电位Vdc与欧姆电极的接触电阻的关系的图表。
图10是表示比较例的欧姆电极与GaN层的界面的从欧姆电极侧至GaN层侧的深度方向的氯的浓度分布的图表。
图11是本发明的第二实施方式的氮化物半导体器件的截面图。
图12是用于对上述氮化物半导体器件的制造方法进行说明的工序截面图。
图13是接着图12的工序截面图。
图14是接着图13的工序截面图。
图15是接着图14的工序截面图。
图16是表示欧姆电极与GaN层的界面的从欧姆电极侧至GaN层侧的深度方向的氧的浓度分布的图表。
图17是表示欧姆电极与GaN层的界面的从欧姆电极侧至GaN层侧的深度方向的氧、Al、Ti、Ga的浓度分布的图表。
图18是表示上述第二实施方式的欧姆电极与GaN层的界面的从欧姆电极侧至GaN层侧的深度方向的氯的浓度分布的图表。
图19是表示欧姆电极与GaN层的界面附近的氧浓度峰的氧浓度与欧姆电极的接触电阻的关系的图表。
图20是表示欧姆电极与GaN层的界面附近的氯浓度峰的氯浓度与欧姆电极的接触电阻的关系的图表。
图21是表示上述氧浓度峰的氧浓度和上述氯浓度峰的氯浓度与欧姆电极的接触电阻的关系的图表。
具体实施方式
以下，利用图示的实施方式对本发明进行详细说明。
(第一实施方式)
图1表示本发明的第一实施方式的氮化物半导体器件的截面图，该氮化物半导体器件是GaN类HFET(Hetero-junction Field EffectTransistor：异质结场效应晶体管)。
该半导体器件，如图1所示，在Si衬底10上形成有无掺杂AlGaN缓冲层15和氮化物半导体叠层体20，该氮化物半导体叠层体20包括作为第一氮化物半导体层的一个例子的无掺杂GaN层1和作为第二氮化物半导体层的一个例子的无掺杂AlGaN层2。该无掺杂GaN层1与无掺杂AlGaN层2的界面为异质界面。在该无掺杂GaN层1与无掺杂AlGaN层2的界面附近产生2DEG层(二维电子气层)3。
此外，可以代替上述GaN层1而形成具有带隙比上述AlGaN层2小的组成的AlGaN层。另外，可以在上述AlGaN层2上设置例如由GaN构成的约1nm厚度的层作为覆盖层。
另外，在贯通上述AlGaN层2和2DEG层3到达GaN层1的凹部106和凹部109中相互隔开间隔地形成有源极电极11和漏极电极12。另外，在AlGaN层2上，在源极电极11与漏极电极12之间并且在源极电极11侧形成有栅极电极13。源极电极11和漏极电极12为欧姆电极，栅极电极13为肖特基电极。由上述源极电极11、漏极电极12、栅极电极13和形成有该源极电极11、漏极电极12、栅极电极13的GaN层1、AlGaN层2的有源区域(活性区域)构成HFET。
在此，有源区域是指，通过对AlGaN层2上的配置在源极电极11与漏极电极12之间的栅极电极13施加的电压，在源极电极11与漏极电极12之间流动载流子的氮化物半导体叠层体20(GaN层1、AlGaN层2)的区域。
在除了形成有源极电极11、漏极电极12和栅极电极13的区域以外的AlGaN层2上，为了保护AlGaN层2，形成有由SiO2构成的绝缘膜30。另外，在形成有源极电极11、漏极电极12和栅极电极13的Si衬底10上，形成有由聚酰亚胺构成的层间绝缘膜40。另外，在图1中，41是作为接触部的垂直互连部(VIA：Vertical Interconnect)，42是漏极电极焊盘。此外，绝缘膜并不限于SiO2，也可以使用SiN或Al2O3等。特别地，作为绝缘膜，为了抑制崩塌(collapse)，优选在半导体层表面形成不符合化学计量的SiN膜和用于保护表面的SiO2或SiN的多层膜结构。另外，层间绝缘膜并不限于聚酰亚胺，也可以使用通过p-CVD(等离子体CVD)制造的SiO2膜、SOG(Spin On Glass：旋涂玻璃)、BPSG(硼磷硅酸盐玻璃)等绝缘材料。
上述源极电极11和漏极电极12由TiAl类材料构成，例如，由在GaN层1上依次叠层Ti、Al、TiN而形成的Ti/Al/TiN构成。
在从上述源极电极11以及漏极电极12与GaN层1的界面S1、S2向衬底10侧的深度方向的GaN层1的氯浓度分布中，在上述界面S1、S2附近的位置具有第一氯浓度峰，该第一氯浓度峰的氯浓度为1.0×1017cm-3以上并且2.2×1017cm-3以下。
在此，上述界面S1、S2附近是指向比界面S1、S2深的一侧约33nm的范围。
在该GaN层1中，在比具有第一氯浓度峰的界面S1、S2附近的上述位置深的位置，具有第二氯浓度峰。该第二氯浓度峰的氯浓度为3×1016cm-3以上并且1.3×1017cm-3以下。上述第二氯浓度峰的氯浓度为比上述第一氯浓度峰的氯浓度低的值。上述第二氯浓度峰位于从界面S1、S2起向衬底10侧60nm以上并且100nm以下的深度。
在上述结构的氮化物半导体器件中，在GaN层1与AlGaN层2的界面产生的二维电子气层(2DEG层)3中形成沟道，通过对栅极电极13施加电压来控制该沟道，使具有源极电极11、漏极电极12和栅极电极13的HFET导通/截止。该HFET是常开型(normally-on type)的晶体管，其在栅极电极13被施加负电压时，在栅极电极13下方的GaN层1形成耗尽层，成为截止状态，而在栅极电极13的电压为零时，在栅极电极13下方的GaN层1，耗尽层消失，成为导通状态。
根据作为该第一实施方式的氮化物半导体器件的HFET，在由TiAl类材料构成的源极电极11以及漏极电极12与GaN层1的界面S1、S2的衬底10侧的区域，在上述界面S1、S2附近的比第一氯浓度峰的位置深的位置，具有3×1016cm-3以上并且1.3×1017cm-3以下的第二氯浓度峰，并且上述第二氯浓度峰位于从界面S1、S2起向衬底10侧60nm以上并且100nm以下的深度，因此，能够使GaN层1与源极电极11以及漏极电极12的接触电阻大幅降低。
接着，根据图2～图5对上述氮化物半导体器件的制造方法进行说明。此外，在图2～图5中，为了使得容易对图进行观察，未图示Si衬底和无掺杂AlGaN缓冲层，而且改变了源极电极与漏极电极的大小和间隔。
首先，如图2所示，在Si衬底(未图示)上，利用MOCVD(MetalOrganic Chemical Vapor Deposition：金属有机化学气相沉积)法，依次形成无掺杂AlGaN缓冲层(未图示)、无掺杂GaN层101和无掺杂AlGaN层102。无掺杂GaN层101的厚度例如为1μm，无掺杂AlGaN层102的厚度例如为30nm。该GaN层101和AlGaN层102构成氮化物半导体叠层体120。
接着，利用例如等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法在AlGaN层102上形成200nm厚度的绝缘膜130(例如SiO2)。在图2中，103是在GaN层101与AlGaN层102的异质界面附近形成的二维电子气层(2DEG层)。
接着，在绝缘膜130上涂敷光致抗蚀剂(未图示)进行图案化后，利用干式蚀刻，如图3所示，除去要形成欧姆电极的部分，贯通AlGaN层102在GaN层101的上侧的一部分形成比2DEG层103深的凹部106、109。在上述干式蚀刻中，使用氯类的气体。该凹部106、109的深度只要为从AlGaN层102的表面至2DEG层103的深度以上即可，例如为50nm。
另外，在该第一实施方式中，在上述干式蚀刻中，将在腔室内的电极间施加的电压Vdc设定为180V以上并且240V以下。
接着，依次进行O2等离子体处理、利用HCl/H2O2进行的清洗、利用BHF(缓冲氢氟酸)或1％的HF(氢氟酸)进行的清洗。然后，在例如500～850℃进行用于使由上述干式蚀刻导致的蚀刻损伤减少的退火。
接着，如图4所示，利用溅射，在绝缘膜130上和凹部106、109中依次叠层Ti、Al、TiN，从而叠层Ti/Al/TiN，形成成为欧姆电极的叠层金属膜107。在此，TiN层是用于保护Ti/Al层免受后面工序的影响的覆盖层。
在利用上述溅射形成上述叠层金属膜107时，在Ti成膜过程中使少量(例如5sccm)的氧在腔室内流动。在此，上述氧的流量为不会生成Ti的氧化物的量。此外，可以代替在上述Ti成膜过程中使少量的氧在腔室内流动，而在上述Ti成膜前使氧在腔室内例如以50sccm流动5分钟。
此外，在上述溅射中，可以同时溅射Ti和Al两者。另外，也可以代替溅射而蒸镀上述Ti、Al。
接着，如图5所示，利用通常的光刻法和干式蚀刻，形成欧姆电极111、112的图案。
然后，例如在400℃以上并且500℃以下对形成有欧姆电极111、112的衬底进行10分钟以上的退火，由此，在二维电子气层(2DEG层)103与欧姆电极111、112之间得到欧姆接触。在该情况下，与在超过500℃的高温(例如600℃以上)进行退火的情况相比，能够使接触电阻大幅降低。另外，通过在400℃以上并且500℃以下的低温进行退火，能够抑制电极金属向绝缘膜130的扩散等，不会对绝缘膜130的特性造成不良影响。另外，通过上述低温的退火，能够防止由氮从GaN层101脱离导致的电流崩塌(current collapse)的恶化和特性变化。其中，“电流崩塌”是指高电压工作的晶体管的导通电阻与低电压工作的晶体管的导通电阻相比变高的现象。
该欧姆电极111、112成为源极电极11和漏极电极12，在后面的工序中，在欧姆电极111、112之间形成由TiN或WN等构成的栅极电极。
根据上述第一实施方式的氮化物半导体器件的制造方法，如图6所示，在从作为上述欧姆电极的源极电极11、漏极电极12至上述GaN层1的深度方向的氯浓度分布中，在上述源极电极11、漏极电极12与上述无掺杂GaN层1的界面S1、S2(在图6中仅表示了S1，但是S2的位置也位于与S1相同的深度)的上述无掺杂GaN层1侧的区域，在上述界面S1、S2附近(在此，上述界面S1、S2附近是指向比界面S1、S2深的一侧约33nm的范围内)的位置形成第一氯浓度峰P11。另外，在比上述第一氯浓度峰P11深的位置，形成第二氯浓度峰P22。另外，能够使上述第二氯浓度峰P22的氯浓度为2.0×1016cm-3以上并且1.3×1017cm-3以下。另外，上述第一氯浓度峰P11的氯浓度比上述第二氯浓度峰P22的氯浓度高，例如为1.0×1017cm-3以上并且2.2×1017cm-3以下。
图6是表示从上述源极电极11至上述无掺杂GaN层1的深度方向的氯浓度分布的一个例子的图表。在图6中，纵轴刻度的1.E+01、1.E+02、……、1.E+04分别表示1.0×10、1.0×102、……、1.0×104。该图表表示使用TEG(测试元件组)通过SIMS(二次离子质谱法)测定的结果，横轴取深度(nm)，纵轴取相对二次离子强度(计数(counts))。在图6中，作为一个例子，第一氯浓度峰P11位于从上述界面S1起向上述GaN层1侧约10nm的深度，第二氯浓度峰P22位于从上述界面S1起向上述GaN层1侧约95nm的深度。
此外，上述漏极电极12与无掺杂GaN层1的界面S2的从漏极电极12侧至上述GaN层1侧的深度方向的氧的浓度分布，也与图6的图表同样。在图6所示的一个例子中，上述第二氯浓度峰P22的氯浓度为6×1016(cm-3)，得到了欧姆电极(源极电极11、漏极电极12)的接触电阻1.1Ωmm。
为了使得如图6所示，不仅存在第一氯浓度峰P11而且存在第二氯浓度峰P22，需要在上述干式蚀刻时在衬底侧产生相当量的损伤(氯的侵入、由离子冲击或充电产生的缺陷的导入等)，本发明人首次发现利用这样的存在第二氯浓度峰P22的氯浓度分布能够形成低电阻的欧姆接触。
即，根据该第一实施方式，在欧姆电极111、112的一部分被埋入以贯通AlGaN层102到达2DEG层3的方式形成的凹部106、109中的凹型结构的氮化物半导体器件中，能够使GaN层101与AlGaN层102的异质界面附近的二维电子气(2DEG)层103与欧姆电极111、112的接触电阻降低。
接着，图7表示上述氮化物半导体叠层体20的2DEG层3与上述源极电极11、漏极电极12的接触电阻(Ωmm)和上述第二氯浓度峰P22的氯浓度(cm-3)的关系。在图7中，横轴刻度的E+16、E+17、E+18分别表示×1016、×1017、×1018。
由图7可知，通过使上述第二氯浓度峰P22的氯浓度(cm-3)为1.3×1017cm-3以下并且3×1016cm-3以上，能够使上述接触电阻(Ωmm)为3(Ωmm)以下。例如，如图7所示，在使上述第二氯浓度峰P22的氯浓度(cm-3)为6×1016(cm-3)的情况下，得到了约1.1(Ωmm)的接触电阻(Ωmm)。另外，在使上述第二氯浓度峰P22的氯浓度(cm-3)为3×1016(cm-3)的情况下，得到了约1.0(Ωmm)的接触电阻(Ωmm)。作为上述第二氯浓度峰P22的氯浓度的范围(3×1016cm-3以上并且1.3×1017cm-3以下)的上限值的1.3×1017cm-3，由图7可知，以该值(1.3×1017cm-3)为边界，接触电阻急剧地减少，因此，是具有临界意义的值。
另一方面，当在上述干式蚀刻时，像代替氯类的气体使用氟类的气体的情况那样，上述第二氯浓度峰P22的氯浓度为零的情况下，不形成欧姆接触。可以认为这是因为：在上述第二氯浓度峰P22的氯浓度为零的情况下，在上述干式蚀刻时使衬底侧具有的损伤(氯的侵入、由离子冲击或充电产生的缺陷的导入等)不足，不形成低电阻的欧姆接触。作为上述第二氯浓度峰P22的氯浓度的范围(3×1016cm-3以上并且1.3×1017cm-3以下)的下限值的3×1016cm-3，是用于可靠地形成欧姆接触的氯浓度的下限值。
另外，当上述第二氯浓度峰P22的氯浓度超过1.3×1017cm-3时，接触电阻超过3Ωmm。可以认为这是因为：当上述第二氯浓度峰P22的氯浓度过高时，过剩的氯与Ga和Ti反应，阻碍了作为形成欧姆接触所需要的GaN层1侧的反应的由Ti从GaN夺取N的反应和氧的活化。
即，可以认为：根据该第一实施方式，通过将第二氯浓度峰P22的氯浓度设定在3.0×1016cm-3～1.3×1017cm-3的范围内，能够促进形成欧姆接触所需要的GaN层侧的氧的活化、和从GaN夺取N的反应，因此，能够得到3Ωmm以下的电阻的欧姆接触。这样的接触电阻为3Ωmm以下的氮化物半导体器件，作为与硅元件相比能够进行大电流驱动并且适合于高温动作的制品，在性能方面和成本方面具有商业价值。
另外，当在上述干式蚀刻时，代替氯类的气体使用氟类的气体的情况下，不形成使用氯类的气体的情况那样的低电阻的欧姆接触。因此，可以认为：不仅干式蚀刻的对GaN层的物理损伤有助于低电阻的欧姆接触的形成，而且干式蚀刻时的氯的存在也有助于低电阻的欧姆接触的形成。
图10是表示上述第一实施方式的氮化物半导体器件(GaN类HFET)的比较例中的从欧姆电极(源极电极、漏极电极)至无掺杂GaN层的深度方向的氯浓度分布的图表。在图10中，纵轴刻度的1.E+01、1.E+02、1.E+03、1.E+04分别表示1.0×10、1.0×102、1.0×103、1.0+104。该比较例的截面结构与图1所示的上述第一实施方式的截面结构同样，但是上述图表所示的氯浓度分布与上述第一实施方式不同。
图10的图表表示使用TEG(测试元件组)通过SIMS(二次离子质谱法)测定的结果，横轴取深度(nm)，纵轴取相对二次离子强度(计数(counts))。如图10所示，在该比较例中，存在上述界面附近的第一氯浓度峰P31，但是，在比第一氯浓度峰P31更靠GaN层侧的深的位置不存在第二氯浓度峰。在像该比较例那样不存在第二氯浓度峰的情况下，欧姆电极的接触电阻超过70Ωmm，与上述第一实施方式的欧姆电极的接触电阻为3Ωmm以下相比，大幅增大，即，增大约23倍，不能得到低电阻的欧姆接触。
接着，参照图9，对在用于形成上述凹部106、109的干式蚀刻中，RIE(reactive ion etching：反应性离子蚀刻)装置的自偏置电位Vdc与上述源极电极11、漏极电极12的接触电阻(Ωmm)的关系进行说明。由图9可知，通过将上述干式蚀刻时的自偏置电位Vdc设定为180V以上并且240V以下，形成上述第二氯浓度峰P22，能够使上述氮化物半导体叠层体20的2DEG层3与上述源极电极11、漏极电极12的接触电阻(Ωmm)为2Ωmm以下。
另一方面，由图9可知，当上述干式蚀刻时的自偏置电位Vdc低于180V时，难以形成上述第二氯浓度峰，接触电阻(Ωmm)急剧增加。可以认为这是因为：在上述干式蚀刻时的自偏置电位Vdc过小的干式蚀刻中，使GaN层具有的损伤变少，在退火时，电极与GaN层的合金化难以进行。
另外，当上述自偏置电位Vdc高于240V时，难以形成上述第二氯浓度峰，上述接触电阻(Ωmm)急剧增加。可以认为这是因为：当上述干式蚀刻时的自偏置电位Vdc过大时，在GaN层1侧，损伤过于深入，在退火时，电极与GaN层的合金化难以进行。
接着，参照图8，对第二氯浓度峰P22距上述界面S1的深度(nm)与上述源极电极11、漏极电极12的接触电阻(Ωmm)的关系进行说明。由图8可知，只要上述第二氯浓度峰P22距界面S1的深度(nm)为60nm以上并且100nm以下的深度，就能够使上述接触电阻(Ωmm)为2Ωmm以下。当上述第二氯浓度峰P22距界面S1的深度(nm)小于60nm时，第一氯浓度峰P11与第二氯浓度峰P22的区别变得不明确。另外，当上述第二氯浓度峰P22距界面S1的深度(nm)大于100nm时，几乎不能形成上述第二氯浓度峰P22。因此，作为上述第二氯浓度峰P22距界面S1、S2的深度的范围(60nm以上并且100nm以下)的下限值的60nm和作为上限值的100nm，是具有用于形成第二氯浓度峰P22的临界意义的数值。
如图8所示，可以认为，利用上述第二氯浓度峰P22距界面S1的深度为60nm～100nm的结构，能够使低温(400℃～500℃)的欧姆退火中的形成衬底侧的欧姆接触所需要的反应(氧的活化、由Ti夺取N等)发生的深度最佳化，促进形成欧姆接触的反应。
根据以上说明的上述第一实施方式的制造方法，能够使上述第二氯浓度峰P22的氯浓度为3.0×1016cm-3～1.3×1017cm-3的范围内的值，并且能够使第二氯浓度峰P22距上述界面S1的深度(nm)为60nm以上并且100nm以下的深度(例如108nm)，能够使上述接触电阻(Ωmm)为2Ωmm以下。
此外，根据上述第一实施方式的氮化物半导体器件的制造方法，利用干式蚀刻除去绝缘膜130、AlGaN层102、GaN层101，形成凹部106、109，但是也可以利用湿式蚀刻除去绝缘膜130，然后利用干式蚀刻除去AlGaN层102、GaN层101，由此形成凹部106、109。
另外，根据上述第一实施方式的氮化物半导体器件的制造方法，将Ti/Al/TiN叠层而形成欧姆电极，但是并不限于此，也可以没有TiN，另外，也可以在将Ti/Al叠层后，在其上叠层Au、Ag、Pt等。
另外，在上述第一实施方式中，对使用Si衬底的氮化物半导体器件进行了说明，但是并不限于Si衬底，也可以使用蓝宝石衬底或SiC衬底，可以在蓝宝石衬底或SiC衬底上生长氮化物半导体层，也可以像在GaN衬底上生长AlGaN层等那样，在由氮化物半导体构成的衬底上生长氮化物半导体层。另外，可以在衬底与氮化物半导体层之间形成缓冲层，也可以在氮化物半导体叠层体的第一氮化物半导体层与第二氮化物半导体层之间形成异质改善层。
另外，在上述第一实施方式中，对欧姆电极到达GaN层的凹型结构的HFET进行了说明，但是本发明也可以应用于不形成凹部而在无掺杂AlGaN层上形成成为源极电极和漏极电极的欧姆电极的HFET。另外，本发明的氮化物半导体器件并不限于利用2DEG的HFET，即使是其他结构的场效应晶体管也能够得到同样的效果。
另外，在上述第一实施方式中，对常开型的HFET进行了说明，但是本发明也可以应用于常关型(normally-off type)的氮化物半导体器件。另外，并不限于肖特基电极，本发明也可以应用于绝缘栅结构的场效应晶体管。另外，本发明并不限于场效应晶体管，也可以应用于肖特基二极管的欧姆电极。
(第二实施方式)
图11表示本发明的第二实施方式的氮化物半导体器件的截面图，该氮化物半导体器件是GaN类HFET(Hetero-junction Field EffectTransistor：异质结场效应晶体管)。
此外，在第二实施方式的氮化物半导体器件的说明中，对于与第一实施方式的氮化物半导体器件的构成要素相同的构成要素，赋予与第一实施方式的构成要素的参照编号相同的参照编号进行简单说明，省略详细说明。
该半导体器件，如图11所示，在Si衬底10上形成有无掺杂AlGaN缓冲层15和氮化物半导体叠层体220，该氮化物半导体叠层体220包括作为第一氮化物半导体层的一个例子的无掺杂GaN层201和作为第二氮化物半导体层的一个例子的无掺杂AlGaN层202。该无掺杂GaN层201与无掺杂AlGaN层202的界面为异质界面。在该无掺杂GaN层201与无掺杂AlGaN层202的界面附近产生2DEG层(二维电子气层)203。
此外，可以代替上述GaN层201而形成具有带隙比上述AlGaN层202小的组成的AlGaN层。另外，可以在上述AlGaN层202上设置例如由GaN构成的约1nm厚度的层作为覆盖层。
另外，在贯通上述AlGaN层202和2DEG层203到达GaN层201的凹部106和凹部109中相互隔开间隔地形成有源极电极11和漏极电极12。另外，在AlGaN层202上，在源极电极11与漏极电极12之间并且在源极电极11侧形成有栅极电极13。源极电极11和漏极电极12为欧姆电极，栅极电极13为肖特基电极。由上述源极电极11、漏极电极12、栅极电极13和形成有该源极电极11、漏极电极12、栅极电极13的GaN层201、AlGaN层202的有源区域构成HFET。
在此，有源区域是指，通过对AlGaN层202上的配置在源极电极11与漏极电极12之间的栅极电极13施加的电压，在源极电极11与漏极电极12之间流动载流子的氮化物半导体叠层体220(GaN层201、AlGaN层202)的区域。
在除了形成有源极电极11、漏极电极12和栅极电极13的区域以外的AlGaN层202上，为了保护AlGaN层202，形成有由SiO2构成的绝缘膜30。另外，在形成有源极电极11、漏极电极12和栅极电极13的Si衬底10上，形成有由聚酰亚胺构成的层间绝缘膜40。另外，在图11中，41是作为接触部的垂直互连部，42是漏极电极焊盘。此外，绝缘膜并不限于SiO2，也可以使用SiN或Al2O3等。特别地，作为绝缘膜，为了抑制崩塌(collapse)，优选在半导体层表面形成不符合化学计量的SiN膜和用于保护表面的SiO2或SiN的多层膜结构。另外，层间绝缘膜并不限于聚酰亚胺，也可以使用通过p-CVD(等离子体CVD)制造的SiO2膜、SOG(Spin On Glass：旋涂玻璃)、BPSG(硼磷硅酸盐玻璃)等绝缘材料。
上述源极电极11和漏极电极12由TiAl类材料构成，例如，由在GaN层201上依次叠层Ti、Al、TiN而形成的Ti/Al/TiN构成。
在从上述源极电极11以及漏极电极12与GaN层201的界面S1、S2至衬底10侧的深度方向的GaN层201的氧浓度分布中，在上述界面S1、S2附近的位置具有第一氧浓度峰，该第一氧浓度峰的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下。
在此，上述界面S1、S2附近是指向比界面S1、S2深的一侧约33nm的范围。
在该GaN层201中，在比具有第一氧浓度峰的界面S1、S2附近的位置更深的位置，具有第二氧浓度峰。该第二氧浓度峰的氧浓度，与第一氧浓度峰的氧浓度相比，作为一个例子，为约小一个数量级的值。
另外，在从上述源极电极11以及漏极电极12与GaN层201的界面S1、S2至衬底10侧的深度方向的GaN层201的氯浓度分布中，在上述界面S1、S2附近(向比界面S1、S2深的一侧约33nm的范围)的位置具有第一氯浓度峰，该第一氯浓度峰的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下。
在该GaN层201中，在比具有第一氯浓度峰的界面S1、S2附近的位置更深的位置，具有第二氯浓度峰。该第二氯浓度峰的氯浓度为比第一氯浓度峰的氯浓度低的值。
在上述结构的氮化物半导体器件中，在GaN层201与AlGaN层202的界面附近产生的二维电子气层(2DEG层)203中形成沟道，通过对栅极电极13施加电压来控制该沟道，使具有源极电极11、漏极电极12和栅极电极13的HFET导通/截止。该HFET是常开型的晶体管，其在栅极电极13被施加负电压时，在栅极电极13下方的GaN层201形成耗尽层，成为截止状态，而在栅极电极13的电压为零时，在栅极电极13下方的GaN层1，耗尽层消失，成为导通状态。
根据作为该第二实施方式的氮化物半导体器件的HFET，在由TiAl类材料构成的源极电极11以及漏极电极12与GaN层201的界面S1、S2的衬底10侧的区域，上述界面S1、S2附近的第一氧浓度峰的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下，并且上述界面S1、S2附近的第一氯浓度峰的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下，因此，能够使GaN层201与源极电极11以及漏极电极12的接触电阻大幅降低。
接着，根据图12～图15对上述氮化物半导体器件的制造方法进行说明。此外，在图12～图15中，为了使得容易对图进行观察，未图示Si衬底和无掺杂AlGaN缓冲层，而且改变了源极电极与漏极电极的大小和间隔。
首先，如图12所示，在Si衬底(未图示)上，利用MOCVD(MetalOrganic Chemical Vapor Deposition：金属有机化学气相沉积)法，依次形成无掺杂AlGaN缓冲层(未图示)、无掺杂GaN层301和无掺杂AlGaN层302。无掺杂GaN层301的厚度例如为1μm，无掺杂AlGaN层302的厚度例如为30nm。该GaN层301和AlGaN层302构成氮化物半导体叠层体320。
接着，利用例如等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法在AlGaN层302上形成200nm厚度的绝缘膜130(例如SiO2)。在图12中，303是在GaN层301与AlGaN层302的异质界面附近形成的二维电子气层(2DEG层)。
接着，在绝缘膜130上涂敷光致抗蚀剂(未图示)进行图案化后，利用干式蚀刻，如图13所示，除去要形成欧姆电极的部分，贯通AlGaN层302在GaN层301的上侧的一部分形成比2DEG层303深的凹部106、109。在上述干式蚀刻中，使用氯类的气体。该凹部106、109的深度只要为从AlGaN层302的表面至2DEG层303的深度以上即可，例如为50nm。
另外，在该第二实施方式中，在上述干式蚀刻中，将RIE(reactiveion etching：反应性离子蚀刻)装置的自偏置电位Vdc设定为180V以上并且240V以下。
接着，在将抗蚀剂剥离后，进行用于使由上述干式蚀刻导致的蚀刻损伤减少的退火(例如500～850℃)。然后依次进行O2等离子体处理、利用HCl/H2O2进行的清洗、利用BHF(缓冲氢氟酸)或1％的HF(氢氟酸)进行的清洗。
接着，如图14所示，利用溅射，在绝缘膜130上和凹部106、109中依次叠层Ti、Al、TiN，由此叠层Ti/Al/TiN，形成成为欧姆电极的叠层金属膜107。在此，TiN层是用于保护Ti/Al层免受后面工序的影响的覆盖层。
在利用上述溅射形成上述叠层金属膜107时，在Ti成膜过程中使少量(例如5sccm)的氧在腔室内流动。在此，上述氧的流量为不会生成Ti的氧化物的量。此外，可以代替在上述Ti成膜过程中使少量的氧在腔室内流动，而在上述Ti成膜前使氧在腔室内例如以50sccm流动5分钟。
此外，在上述溅射中，可以同时溅射Ti和Al两者。另外，也可以代替溅射而蒸镀上述Ti、Al。
接着，如图15所示，利用通常的光刻法和干式蚀刻，形成欧姆电极111、112的图案。
然后，例如在400℃以上并且500℃以下对形成有欧姆电极111、112的衬底进行10分钟以上的退火，由此，在二维电子气层(2DEG层)303与欧姆电极111、112之间得到欧姆接触。在该情况下，与在超过500℃的高温进行退火的情况相比，能够使接触电阻大幅降低。另外，通过在400℃以上并且500℃以下的低温进行退火，能够抑制电极金属向绝缘膜130的扩散，不会对绝缘膜130的特性造成不良影响。另外，通过上述低温的退火，能够防止由氮从GaN层301脱离导致的电流崩塌(current collapse)的恶化和特性变化。其中，“电流崩塌”是指高电压工作的晶体管的导通电阻与低电压工作的晶体管的导通电阻相比变高的现象。
该欧姆电极111、112成为源极电极11和漏极电极12，在后面的工序中，在欧姆电极111、112之间形成由TiN或WN等构成的栅极电极。
根据上述第二实施方式的氮化物半导体器件的制造方法，如图16所示，在从作为上述欧姆电极的源极电极11、漏极电极12至上述GaN层201的深度方向的氧浓度分布中，在上述源极电极11、漏极电极12与上述GaN层201的界面S1、S2(在图16中仅表示了S1，但是S2的位置也位于与S1相同的深度)的上述无掺杂GaN层201侧的上述界面S1、S2附近的位置形成第一氧浓度峰P1。另外，在比上述第一氧浓度峰P1深的位置，形成第二氧浓度峰P2。此外，上述界面S1、S2附近是指，如参照图17在后面说明的那样，例如向比界面S1、S2深的一侧约33nm的范围，由图16可知，第二氧浓度峰P2位于比界面附近深的位置。
另外，根据上述制造方法，能够使上述第一氧浓度峰的氧浓度例如为1.1×1018cm-3以上并且6.8×1018cm-3以下。另外，该第一氧浓度峰的氧浓度比上述第二氧浓度峰的氧浓度高。
图16是表示上述源极电极11与无掺杂GaN层201的界面S1的从源极电极11侧至上述GaN层201侧的深度方向的氧的浓度分布的一个例子的图表。在图16中，纵轴刻度的1.E+00、1.E+01、……、1.E+06分别表示1.0、1.0×10、……、1.0×106。该图表表示使用TEG(测试元件组)通过SIMS(二次离子质谱法)测定的结果，横轴取深度(nm)，纵轴取相对二次离子强度(计数(counts))。如图16所示，在上述界面S1的位置具有凸状的氧浓度分布，作为一个例子，第一氧浓度峰P1位于从上述界面S1向上述GaN层201侧约8nm的界面附近的深度，第二氧浓度峰P2位于在从上述界面S1向上述GaN层201侧约108nm的深度。在图16的一个例子中，上述第一氧浓度峰P1的氧浓度为2.6×1018cm-3，上述第二氧浓度峰P2的氧浓度为6.4×1017cm-3。
此外，上述界面S1对应于碳C的相对二次离子强度(计数(counts))的峰的位置。另外，上述漏极电极12与无掺杂GaN层201的界面S2的从漏极电极12侧至上述GaN层201侧的深度方向的氧的浓度分布也与图16的图表同样。
图17是表示上述源极电极11与无掺杂GaN层201的界面S1的从源极电极侧至上述GaN层201侧的深度方向的氧的浓度分布和Al、Ti、Ga的浓度分布的图表。在图17中，纵轴刻度的1.E+00、1.E+01、……、1.E+07分别表示1.0、1.0×10、……、1.0×107。该图表与图16同样表示使用TEG(测试元件组)通过SIMS(二次离子质谱法)测定的结果，横轴取深度(nm)，纵轴取相对二次离子强度(计数(counts))。上述界面S1对应于碳C的相对二次离子强度(计数(counts))的峰的位置。在图17的图表中，作为一个例子，从深度约378nm至深度约438nm的区域为界面附近的区域R1，向比界面S1浅的一侧约27nm与向比界面S1深的一侧约33nm的范围为界面附近的区域R1。
此外，上述漏极电极12与无掺杂GaN层201的界面S2的从漏极电极12侧至上述GaN层201侧的深度方向的Al、Ti、Ga的浓度分布也与图17的图表同样。
另外，根据上述第二实施方式的氮化物半导体器件的制造方法，从作为上述欧姆电极的源极电极11、漏极电极12至上述GaN层201的深度方向的氯浓度分布中，在上述源极电极11、漏极电极12与上述无掺杂GaN层201的界面S1、S2的上述无掺杂GaN层201侧的区域，在上述界面S1、S2附近的位置形成第一氯浓度峰P10。另外，在比上述第一氯浓度峰P10深的位置，形成第二氯浓度峰P20。此外，上述界面S1、S2附近是指，如参照图17在后面说明的那样，例如向比界面S1、S2深的一侧约33nm的范围，由图18可知，第二氯浓度峰P20位于比界面附近深的位置。
另外，上述第一氯浓度峰P10的氯浓度例如为5.0×1016cm-3以上并且9.6×1017cm-3以下。该第一氯浓度峰P10的氯浓度比上述第二氯浓度峰P20的氯浓度高。
图18是表示从上述源极电极11至上述无掺杂GaN层201的深度方向的氯浓度分布的一个例子的图表。在图18中，纵轴刻度的1.E+01、1.E+02、……、1.E+04分别表示1.0×10、1.0×102、……、1.0×104。该图表表示使用TEG(测试元件组)通过SIMS(二次离子质谱法)测定的结果，横轴取深度(nm)，纵轴取相对二次离子强度(计数(counts))。如图18所示，在上述界面S1的位置具有凸状的氯浓度分布，作为一个例子，第一氯浓度峰P10位于从上述界面S1向上述GaN层201侧约10nm的深度的界面附近，第二氯浓度峰P20位于从上述界面S1向上述GaN层201侧约95nm的深度。在图18所示的一个例子中，上述第一氯浓度峰P10的氯浓度为1.6×1017cm-3。另外，上述第二氯浓度峰P20的氯浓度为8.4×1016cm-3。
此外，上述漏极电极12与无掺杂GaN层201的界面S2的从漏极电极12侧至上述GaN层201侧的深度方向的氯的浓度分布也与图18的图表同样。
接着，图19表示上述氮化物半导体叠层体220的2DEG层203与上述源极电极11、漏极电极12的接触电阻(Ωmm)和上述第一氧浓度峰P1的氧浓度(cm-3)的关系。在图19中，横轴刻度的E+17、E+18、E+19、E+20分别表示×1017、×1018、×1019、×1020。在图19中，在菱形标记◇的各处的旁边记载的数值是上述各处的接触电阻(Ωmm)。
由图19可知，通过使上述第一氧浓度峰P1的氧浓度(cm-3)为1.1×1018cm-3以上并且6.8×1018cm-3以下的范围内，与上述第一氧浓度峰P1的氧浓度为上述范围外的情况相比，能够使上述接触电阻特别降低。由图19可知，上述第一氧浓度峰P1的氧浓度1.1×1018cm-3、6.8×1018cm-3是以这些值为边界，接触电阻急剧地变化20～30倍的具有临界意义的值。
此外，在图19中，各处的样本的上述第一氯浓度峰的氯浓度为5.0×1016(cm-3)以上并且9.6×1017(cm-3)以下。
接着，图20表示上述氮化物半导体叠层体220的2DEG层203与上述源极电极11、漏极电极12的接触电阻(Ωmm)和上述第一氯浓度峰P10的氯浓度(cm-3)的关系。在图20中，横轴刻度的E+16、E+17、E+18、E+19分别表示×1016、×1017、×1018、×1019。在图20中，在菱形标记◇的各处的旁边记载的数值表示上述各处的接触电阻(Ωmm)。
由图20可知，通过使上述第一氯浓度峰P10的氯浓度(cm-3)为5.0×1016cm-3以上并且9.6×1017cm-3以下的范围内，与上述第一氯浓度峰P10的氯浓度为上述范围外的情况相比，能够使上述接触电阻特别降低。由图20可知，上述第一氯浓度峰P10的氯浓度5.0×1016cm-3、9.6×1017cm-3是以这些值为边界，接触电阻急剧地减少10～50倍的具有临界意义的值。
此外，在图20中，各处的样本的上述第一氧浓度峰的氧浓度为1.1×1018(cm-3)以上并且6.8×1018(cm-3)以下。
接着，图21表示上述第一氧浓度峰P1的氧浓度(cm-3)以及上述第一氯浓度峰P10与接触电阻(Ωmm)的关系。在图21中，纵轴取上述第一氧浓度峰P1的氧浓度(cm-3)，横轴取上述第一氯浓度峰P10的氯浓度(cm-3)，在菱形标记◇的各处的旁边记载的数值表示上述各处的接触电阻(Ωmm)。在图21中，横轴刻度的E+16、E+17、E+18、E+19分别表示×1016、×1017、×1018、×1019，纵轴刻度的E+17、E+18、E+19、E+20分别表示×1017、×1018、×1019、×1020。
由图21可知，通过第一氧浓度峰P1的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下的范围内，并且上述第一氯浓度峰P10的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下的范围内，与上述第一氧浓度峰P1的氧浓度为上述范围外的情况或上述第一氯浓度峰P10的氯浓度为上述范围外的情况相比，能够使上述接触电阻特别降低。由图21可知，在满足第一氧浓度峰P1的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下的范围内、并且第一氯浓度峰P10的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下的范围内的条件的情况下，与不满足该条件的情况相比，以这些氧浓度1.1×1018cm-3、6.8×1018cm-3和氯浓度5.0×1016cm-3、9.6×1017cm-3为边界，接触电阻急剧地减少10～50倍。因此，决定该条件的氧浓度1.1×1018cm-3、6.8×1018cm-3和氯浓度5.0×1016cm-3、9.6×1017cm-3是具有显著的临界意义的值。
在上述第二实施方式中，作为一个例子，上述第一氧浓度峰的氧浓度为2.6×1018cm-3，并且上述第一氯浓度峰的氯浓度为1.6×1017cm-3，由此，使欧姆电极(源极电极11、漏极电极12)与GaN层201的接触电阻为1.1Ωmm。
与此相对，当上述第一氧浓度峰的氧浓度低于1.1×1018cm-3时，接触电阻急剧增加至70Ωmm。可以认为这是因为，作为形成欧姆接触所需要的GaN层201侧的反应的氧的活化不足。另一方面，当上述第一氧浓度峰的氧浓度高于6.8×1018cm-3时，接触电阻急剧增加至100Ωmm。可以认为这是因为：当上述第一氧浓度峰P1的氧浓度过高时，即使氯浓度低，过剩的氧也与Ti反应，作为形成欧姆接触所需要的GaN层201侧的反应的由Ti从GaN夺取N的反应不能充分地进行。
另外，当上述第一氯浓度峰P10的氯浓度高于9.6×1017cm-3时，存在接触电阻急剧增加至50Ωmm的地方。可以认为这是因为：当上述第二氯浓度峰P20的氯浓度过高时，即使氧浓度为规定的范围内(1.1×1018cm-3～6.8×1018cm-3)，过剩的氯也与Ga和Ti反应，阻碍了作为形成欧姆接触所需要的GaN层201侧的反应的由Ti从GaN夺取N的反应和氧的活化。
根据该第二实施方式，第一氧浓度峰P1的氧浓度为1.1×1018cm-3～6.8×1018cm-3的范围内，并且第一氯浓度峰P10的氯浓度为5.0×1016cm-3～9.6×1017cm-3的范围内。可以认为，由此，能够促进形成欧姆接触所需要的GaN层201侧的氧的活化、和从GaN夺取的N的反应，与第一氧浓度峰P1的氧浓度为上述范围外的情况或上述第一氯浓度峰P10的氯浓度为上述范围外的情况相比，能够形成特别低电阻的欧姆接触。
此外，根据上述第二实施方式的氮化物半导体器件的制造方法，利用干式蚀刻除去绝缘膜130、AlGaN层302、GaN层301，形成凹部106、109，但是也可以利用湿式蚀刻除去绝缘膜130，然后利用干式蚀刻除去AlGaN层302、GaN层301，由此形成凹部106、109。
另外，根据上述第二实施方式的氮化物半导体器件的制造方法，将Ti/Al/TiN叠层而形成欧姆电极，但是并不限于此，也可以没有TiN，另外，也可以在将Ti/Al叠层后，在其上叠层Au、Ag、Pt等。
另外，在上述第二实施方式中，对使用Si衬底的氮化物半导体器件进行了说明，但是并不限于Si衬底，也可以使用蓝宝石衬底或SiC衬底，可以在蓝宝石衬底或SiC衬底上生长氮化物半导体层，也可以像在GaN衬底上生长AlGaN层等那样，在由氮化物半导体构成的衬底上生长氮化物半导体层。另外，可以在衬底与氮化物半导体层之间形成缓冲层，也可以在氮化物半导体叠层体的第一氮化物半导体层与第二氮化物半导体层之间形成异质改善层。
另外，在上述第二实施方式中，对欧姆电极到达GaN层的凹型结构的HFET进行了说明，但是本发明也可以应用于不形成凹部而在无掺杂AlGaN层上形成成为源极电极和漏极电极的欧姆电极的HFET。另外，本发明的氮化物半导体器件并不限于利用2DEG的HFET，即使是其他结构的场效应晶体管也能够得到同样的效果。
另外，在上述第二实施方式中，对常开型的HFET进行了说明，但是本发明也可以应用于常关型的氮化物半导体器件。另外，并不限于肖特基电极，本发明也可以应用于绝缘栅结构的场效应晶体管。另外，本发明并不限于场效应晶体管，也可以应用于肖特基二极管的欧姆电极。
本发明的氮化物半导体器件的氮化物半导体只要为用AlxInyGa1-x-yN(x≥0、y≥0、0≤x+y≤1)表示的氮化物半导体即可。
对本发明的具体实施方式进行了说明，但是本发明并不限定于上述实施方式，能够在本发明的范围内进行各种变更而实施。
符号说明
1、101、201、301  GaN层
2、102、202、302  AlGaN层
3、103、203、303  2DEG层
10     Si衬底
11                  源极电极
12                  漏极电极
13                  栅极电极
15                  AlGaN缓冲层
20、120、220、320   氮化物半导体叠层体
30、130             绝缘膜
40                  层间绝缘膜
41                  垂直互连部
42                  漏极电极焊盘
106、109            凹部
111、112            欧姆电极
P1                  第一氧浓度峰
P2                  第二氧浓度峰
P10、P11            第一氯浓度峰
P20、P22            第二氯浓度峰
S1、S2              界面

Claims (4)

1.一种氮化物半导体器件，其特征在于，具备：
衬底(10)；
形成在所述衬底(10)上并且具有异质界面的氮化物半导体叠层体(20)；和
至少一部分形成在所述氮化物半导体叠层体(20)上或所述氮化物半导体叠层体(20)内的由TiAl类材料构成的欧姆电极(11、12)，
所述氮化物半导体叠层体(20)具有：
形成在所述衬底(10)上的第一氮化物半导体层(1)；和
形成在所述第一氮化物半导体层(1)上并且与所述第一氮化物半导体层(1)形成异质界面的第二氮化物半导体层(2)，
在从所述由TiAl类材料构成的欧姆电极(11、12)至所述氮化物半导体叠层体(20)的深度方向的氯浓度分布中，
在比所述欧姆电极(11、12)与所述氮化物半导体叠层体(20)的界面更靠所述衬底(10)侧的区域的所述界面附近的位置具有第一氯浓度峰(P11)，
在比所述第一氯浓度峰(P11)深的位置具有第二氯浓度峰(P22)，
所述第二氯浓度峰(P22)的氯浓度为3×1016cm-3以上并且1.3×1017cm-3以下。
2.如权利要求1所述的氮化物半导体器件，其特征在于：
所述第二氯浓度峰(P22)的位置为距所述界面60nm以上并且100nm以下的深度。
3.一种氮化物半导体器件，其特征在于，具备：
衬底(10)；
形成在所述衬底(10)上并且具有异质界面的氮化物半导体叠层体(220)；和
至少一部分形成在所述氮化物半导体叠层体(220)内的由TiAl类材料构成的欧姆电极(11、12)，
所述氮化物半导体叠层体(220)具有：
形成在所述衬底(10)上的第一氮化物半导体层(201)；和
形成在所述第一氮化物半导体层(201)上并且与所述第一氮化物半导体层(201)形成异质界面的第二氮化物半导体层(202)，
在从所述由TiAl类材料构成的欧姆电极(11、12)至所述氮化物半导体叠层体(220)的深度方向的氧浓度分布中，
在比所述欧姆电极(11、12)与所述氮化物半导体叠层体(220)的界面更靠所述衬底(10)侧的区域的所述界面附近的位置具有氧浓度峰(P1)，
所述氧浓度峰(P1)的氧浓度为1.1×1018cm-3以上并且6.8×1018cm-3以下，
在从所述由TiAl类材料构成的欧姆电极(11、12)至所述氮化物半导体叠层体(220)的深度方向的氯浓度分布中，
在比所述欧姆电极(11、12)与所述氮化物半导体叠层体(220)的界面更靠所述衬底(10)侧的区域的所述界面附近的位置具有氯浓度峰(P10)，
所述氯浓度峰(P10)的氯浓度为5.0×1016cm-3以上并且9.6×1017cm-3以下。
4.如权利要求1～3中任一项所述的氮化物半导体器件，其特征在于：
所述氮化物半导体叠层体(20、220)具有：贯通所述第二氮化物半导体层(2、202)到达所述异质界面附近的二维电子气层的凹部(106、109)，
所述欧姆电极(11、12)的至少一部分被埋入所述凹部(106、109)中。
CN201380016278.1A 2012-04-11 2013-03-21 氮化物半导体器件 Active CN104185899B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012090170A JP5917990B2 (ja) 2012-04-11 2012-04-11 窒化物半導体装置
JP2012-090170 2012-04-11
JP2012-133008 2012-06-12
JP2012133008A JP6018809B2 (ja) 2012-06-12 2012-06-12 窒化物半導体装置
PCT/JP2013/058024 WO2013153927A1 (ja) 2012-04-11 2013-03-21 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN104185899A true CN104185899A (zh) 2014-12-03
CN104185899B CN104185899B (zh) 2017-03-29

Family

ID=49327500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380016278.1A Active CN104185899B (zh) 2012-04-11 2013-03-21 氮化物半导体器件

Country Status (3)

Country Link
US (1) US9082834B2 (zh)
CN (1) CN104185899B (zh)
WO (1) WO2013153927A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521293A (zh) * 2020-06-01 2022-05-20 新唐科技日本株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750382B2 (ja) * 2012-02-15 2015-07-22 シャープ株式会社 窒化物半導体装置
US9954092B2 (en) * 2016-07-22 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
WO2019009111A1 (ja) 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US11316038B2 (en) * 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
WO2020110719A1 (ja) 2018-11-29 2020-06-04 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329716B1 (en) * 1997-01-14 2001-12-11 Nec Corporation Contact electrode for N-type gallium nitride-based compound semiconductor and method for forming the same
CN1917231A (zh) * 2005-08-17 2007-02-21 冲电气工业株式会社 欧姆电极及制造方法、场效应晶体管及制造方法与半导体装置
JP2009141244A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 窒化物半導体トランジスタ及びその製造方法
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JP5285519B2 (ja) * 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329716B1 (en) * 1997-01-14 2001-12-11 Nec Corporation Contact electrode for N-type gallium nitride-based compound semiconductor and method for forming the same
CN1917231A (zh) * 2005-08-17 2007-02-21 冲电气工业株式会社 欧姆电极及制造方法、场效应晶体管及制造方法与半导体装置
JP2009141244A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 窒化物半導体トランジスタ及びその製造方法
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521293A (zh) * 2020-06-01 2022-05-20 新唐科技日本株式会社 半导体装置及半导体装置的制造方法
CN114521293B (zh) * 2020-06-01 2023-04-28 新唐科技日本株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US20150076562A1 (en) 2015-03-19
WO2013153927A1 (ja) 2013-10-17
US9082834B2 (en) 2015-07-14
CN104185899B (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10229978B2 (en) Semiconductor device and manufacturing method thereof
CN104185899A (zh) 氮化物半导体器件
US10607840B2 (en) Semiconductor device with p-type AlxInyGal-x-yN and ohmic electrode thereof
JP2013012735A5 (zh)
CN103390639B (zh) 第13族氮化物半导体器件及其制造方法
US9373544B2 (en) Semiconductor arrangement and formation thereof
CN103930978B (zh) 场效应晶体管及其制造方法
WO2008041277A1 (fr) Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
JP2014045174A (ja) 窒化物半導体装置
CN105074876A (zh) 氮化物半导体器件和氮化物半导体器件的制造方法
CN104115262A (zh) 氮化物半导体器件
US20120156843A1 (en) Dielectric layer for gallium nitride transistor
CN103597582A (zh) 氮化物半导体装置及其制造方法
CN104395994A (zh) 氮化物半导体器件的电极结构和氮化物半导体场效应晶体管
JP5917990B2 (ja) 窒化物半導体装置
JP6018809B2 (ja) 窒化物半導体装置
WO2014129245A1 (ja) 窒化物半導体装置
CN105074888A (zh) 氮化物半导体器件
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
US20220238728A1 (en) Diode, method for producing diode, and electronic device
JP5329606B2 (ja) 窒化物半導体装置の製造方法
WO2013125589A1 (ja) 窒化物半導体装置およびその製造方法
JP2010287907A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211112

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corporation

TR01 Transfer of patent right