CN116711083A - 具有导电部件以控制电气特性的化合物半导体器件 - Google Patents

具有导电部件以控制电气特性的化合物半导体器件 Download PDF

Info

Publication number
CN116711083A
CN116711083A CN202180080932.XA CN202180080932A CN116711083A CN 116711083 A CN116711083 A CN 116711083A CN 202180080932 A CN202180080932 A CN 202180080932A CN 116711083 A CN116711083 A CN 116711083A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
electrical contact
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180080932.XA
Other languages
English (en)
Inventor
J·G·费奥雷恩扎
D·皮埃德拉
J·A·佩罗泽克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116711083A publication Critical patent/CN116711083A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

集成电路可以包括具有控制化合物半导体器件的电特性的导电部件的化合物半导体器件。在一个或多个示例中，一个或多个导电部件可定位以相对于源极电接触或漏极电接触增加电子浓度。在一个或多个附加示例中，可定位导电部件以降低相对于栅极电接触的电子浓度。化合物半导体器件可以包括多个化合物半导体层，这些化合物半导体层包括具有至少一种13族元素和至少一种15族元素的一种或多种材料。

Description

具有导电部件以控制电气特性的化合物半导体器件
关于联邦资助研究的声明
本发明是在美国政府的支持下根据国防高级研究计划局授予的第HR0011-18-3-0014号协议完成的。美国政府对这项发明享有某些权利。
要求优先权
本专利申请要求于2020年12月2日提交的美国临时申请序列号63/120556的优先权，该申请通过引用整体并入本文。
技术领域
本文件一般地但不限于与具有导电部件以控制化合物半导体器件的电特性的化合物半导体器件相关的器件和方法。
背景技术
由化合物半导体材料构成的电子器件，例如集成电路，可以具有提供相对于典型的硅基电子器件改进的操作特性的特性。例如，化合物半导体器件可以比硅基电子器件具有更大的带隙和更高的临界击穿场。举例来说，氮化镓(GaN)的带隙约为3.2–3.4电子伏特(eV)，而硅的带隙为1.1电子伏特，并且GaN的临界击穿场可以为3MV/cm，而Si的临界击穿电场为0.3MV/cm。因此，与典型的硅基电子器件相比，化合物半导体器件可以在更高的电压下操作并且在更高温度下更热稳定。此外，化合物半导体材料比硅基半导体材料更高的电子迁移率可以导致电子在包括化合物半导体材料的电子器件中更快地移动。因此，包括化合物半导体材料的电子器件可以在比包括硅基材料的电子设备更高的频率下操作。尽管包括化合物半导体材料的电子器件具有可以改善硅基电子器件的性能和操作的特性，但是现有的基于化合物半导体的电子器件的设计可能在控制电子器件的电特性方面受到限制，例如电荷浓度和电阻。
发明内容
集成电路可以包括具有控制化合物半导体器件的电特性的导电部件的化合物半导体器件。在一个或多个实例中，一个或多个导电部件可经定位以相对于源极电接触或漏极电接触增加电子浓度。在一个或多个附加示例中，可以定位导电部件以降低与栅极电接触有关的电子浓度。化合物半导体器件可以包括多个化合物半导体层，这些化合物半导体层包括具有至少一种13族元素和至少一种15族元素的一种或多种材料。
在一个或多个实施方式中，半导体器件包括一个或多个导电部件以控制半导体器件的电特性。半导体器件包括基板和设置在基板表面上的第一化合物半导体层。第一化合物半导体层由第一化合物半导体材料组成，该第一化合物半导体材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素。半导体器件还包括设置在第一化合物半导体层上的第二化合物半导体层。第二化合物半导体层由包括不同于第一组元素的第二组元素的第二化合物半导体材料构成。第二组元素具有一种或多种第二13族元素和一种或多种第二15族元素。此外，半导体器件包括导电部件，设置在所述第一化合物半导体层内并且位于距所述第一化合物半导体层和所述第二化合物半导体层的界面至少约10纳米(nm)的距离处。
在一个或多个实施方式中，一种用于控制半导体器件的电特性的方法包括在基板上形成第一化合物半导体层。第一化合物半导体层由第一化合物半导体材料组成，该第一化合物半导体材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素。该方法还包括在第一化合物半导体层上形成图案化掩模层，并根据图案化的掩模层的图案在第一化合物半导体层中形成一个或多个导电部件，以产生改性的第一化合物半导体层。此外，该方法包括在改性的第一化合物半导体层上形成第二化合物半导体层。第二化合物半导体层由包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素的第一化合物半导体材料组成。此外，该方法包括在第二化合物半导体层上形成第三化合物半导体层。第三化合物半导体层由第二化合物半导体材料组成，该第二化合物材料包括不同于第一组元素的第二组元素。第二组元素具有一种或多种第二13族元素和一种或多种第二15族元素。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似部件的不同实例。附图以示例的方式但不以限制的方式概括地示出了本文档中讨论的各种实现方式。
图1是示例集成电路的至少一部分的横截面图，该示例集成电路包括具有一个或多个导电部件的化合物半导体层，以控制化合物半导体器件的电特性。
图2是描述集成电路的至少一部分部件的横截面图，该集成电路包括具有多个导电部件的化合物半导体层，以控制化合物半导体器件的电特性。
图3是描述附加示例集成电路的至少一部分部件的横截面的图，包括具有导电部件的化合物半导体层，以控制化合物半导体器件的电特性。
图4是示例集成电路的至少一部分部件的横截面图，该集成电路包括具有多个阻挡层的化合物半导体器件和嵌入化合物半导体层中的一个或多个导电部件，以控制化合物半导体器件的电特性。
图5是描述在化合物半导体层中形成一个或多个导电部件的示例工艺的示意图。
图6是描述在化合物半导体层中形成一个或多个导电部件的示例工艺操作的流程图。
具体实施方式
可以使用一种或多种化合物半导体来形成集成电路部件。一种或多种化合物半导体可以包括化合物半导体材料的一组元素，该化合物半导体材料具有一种或多种第13族元素和一种或多种第15族元素的组合。本文所述的集成电路部件还可以包括一种或多种化合物半导体，所述化合物半导体具有不同于第13族元素和第15族元素组合的一个或多个元素组合。为了说明，本文所描述的集成电路部件可以包括氧化锌(ZnO)。
本文所描述的集成电路部件可以包括晶体管，例如场效应晶体管。在特定的例子中，可以生产高电子迁移率晶体管(HEMT)。HEMT可以包括包括第一化合物半导体的第一层，该第一层与包括一个或多个第二化合物半导体的一个或多个第二层耦合。一种或多种第二化合物半导体可以具有与第一化合物半导体不同的带隙和极化场。第一层和一个或多个第二层可以一起形成一个或更多个异质结构。
包括第一层的第一化合物半导体可以包括一种或多种第13族元素和一种或多种第15族元素的组合。例如，第一化合物半导体可以包括氮化镓(GaN)。此外，第一化合物半导体可以包括氮化铝(AlN)。此外，第一化合物半导体可以包括砷化镓(GaAs)。第一化合物半导体还可以包括磷化铟(InP)。
包括与第一层耦合的第二层的第二化合物半导体可以包括一种或多种第13族元素和一种或多种第15族元素的组合。为了说明，第二化合物半导体可以包括氮化铝镓(AlGaN)。此外，第二化合物半导体可以包括氮化铝铟镓(AlInGaN)。此外，第二化合物半导体可以包括氮化铟铝(InAlN)。
包括第一化合物半导体和一个或多个第二化合物半导体的异质结构的示例可以包括与AlGaN层耦合的GaN层。包括第一化合物半导体和一个或多个第二化合物半导体的异质结构的另一示例可以包括与InAlN层耦合的AlN层。异质结构的附加实例可以包括AlN/GaN/AlN和InAlN/GaN。此外，第13族元素(例如，硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl))与第15族元素(如，氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi))的各种其他组合可以形成可用于形成化合物半导体器件的异质结构。
包括第一化合物半导体的第一层与包括一个或多个第二化合物半导体的一个或多个第二层的耦合可以在层之间的界面附近产生具有相对高的电子迁移率的层。该层可以是二维电子气(2DEG)。当电压被施加到化合物半导体器件的栅极电接触时，可以产生电场，该电场可以引起包括2DEG的沟道区域内的电子的移动。以这种方式，可以在化合物半导体器件的源极区域和漏极区域之间产生电流。
现有的化合物半导体器件通常缺乏在硅基半导体器件中实现的一些设计特征，以控制半导体器件的电特性，例如电阻、电荷密度和阈值电压。例如，硅基半导体器件可以包括一个或多个掺杂区域，以控制硅基半导体设备的各个区域内的电子浓度。为了说明，基于硅的半导体器件可以包括相对于硅原子的数量具有相对高浓度的n型掺杂剂的区域、相对于硅原子具有相对低浓度的n类型掺杂剂的区域，以及具有一定量的p类型掺杂剂的区。包括n型掺杂剂的区域可以具有相对较高的电子浓度和相对较低的阻抗。此外，包括p型掺杂剂的区域可以具有相对较低的电子浓度、相对较高的空穴浓度和较高的阻抗。掺杂区域在现有硅基半导体器件中的位置可以与半导体器件的功能有关，例如实现增强模式操作。此外，现有硅基半导体器件的掺杂区域可以用于改变在半导体器件的操作期间产生的电场。
掺杂剂通常不包括在现有的GaN基HEMT中以控制这些化合物半导体器件的电子浓度和功能，因为不能注入和激活通常用于硅基半导体器件的n型掺杂剂和p型掺杂剂，例如磷、砷、锑、硼、铝和镓。例如，化合物半导体层的外延生长会使通常包括在硅基半导体器件中的n型和p型掺杂剂的使用复杂化。结果，现有化合物半导体器件的电子浓度在沿着阻挡层和沟道层之间的界面的2DEG中是相对恒定的。因此，由于这些化合物半导体器件的设计缺乏变化，控制现有化合物半导体器件电子浓度和功能的能力受到限制。
本文描述的实施方式包括具有一个或多个导电部件的化合物半导体器件，所述一个或更多个导电部件设置在沟道层内以控制化合物半导体器件中的电子浓度。在一个或多个示例中，可以在沟道层内靠近嵌入沟道层中的至少一个导电部件形成附加的2DEG。以这种方式，靠近至少一个导电部件的电子浓度可以高于沟道层中不存在导电部件的区域中的电子浓度。因此，通过在沟道层内的一个或多个位置处放置一个或更多个导电部件，可以扩展化合物半导体器件的功能。在各种示例中，一个或多个导电部件可以包括AlN，并且沟道层可以包括GaN。
在一个或多个说明性实例中，一个或多个导电部件可位于靠近漏极电接触处，以降低对应于漏极电接触的电阻。此外，一个或多个导电部件可以位于源极电接触附近，以降低与源极电接触相对应的电阻。此外，一个或多个导电部件可以位于化合物半导体器件的栅极区域附近，以耗尽栅极区域附近的2DEG，并使化合物半导体器件能够作为增强模式器件操作。因此，不是使用n型掺杂剂和/或p型掺杂剂来控制电子浓度并实现半导体器件的各种类型的功能，而是本文所述的化合物半导体器件的实现实现了使用位于沟道层内的导电部件来控制化合物半导体器件的电特性。以这种方式，化合物半导体器件的性能相对于硅基半导体器件性能的优势可以与硅基半导体设备的设计特性的灵活性相结合。
图1是描述示例化合物半导体器件100的至少一部分的横截面的图，该示例化合物半导体设备100具有一个或多个导电部件以控制一个或更多个化合物半导体器件的电特性。化合物半导体器件100可以包括在集成电路中，并且可以包括基板102、化合物半导体层104和电接触区域106。化合物半导体层104可以设置在基板102上。在一个或多个实例中，化合物半导体层104可在基板102上生长，例如经由一个或多个外延生长工艺。基板102可以包括含硅材料。例如，基板102可以是包含SiC的基板。此外，基板102可以是包含蓝宝石的基板。基板102也可以是含有氮化铝(AlN)的基板。此外，基板102可以包括多晶AlN。
化合物半导体层104可以包括一个或多个沟道层和一个或更多个阻挡层。所述一个或多个沟道层可以包括GaN。在一个或多个附加实例中，所述一个或多个沟道层可包含GaAs。所述一个或多个沟道层还可以包括InP。所述一个或多个阻挡层可以包括AlGaN。在一个或多个进一步的实例中，所述一个或更多个阻挡层可以包括AlInGaN。在各种实例中，化合物半导体层还可以包括一个或多个成核层，一个或更多个沟道层形成在该成核层上。
此外，化合物半导体层104可以包括漏极区域、源极区域和栅极区域。漏极区域、源极区域或栅极区域中的至少一个可以耦合到包括在电接触区域106中的一个或多个电接触。例如，漏极区域可以耦合到漏极电接触，源极区域可以被耦合到源极电接触并且栅极区域可以被耦接到栅极电接触。漏极电接触、栅极电接触和源极电接触可以包括一种或多种金属。例如，漏极电接触、栅极电接触和源极电接触可以包括金、金、铝的一种或多种合金、铝、钛的一种或者多种合金、或者钛的一个或多种合金中的至少一种。除了与漏极区域、栅极区域和源极区域相对应的电接触之外，电接触区域106还可以包括附加的含金属特征，例如一个或多个互连、一个或更多个场板、一个或多个电感器、一个或多个电容器、或者它们的一个或者多个组合。电接触区域106还可以包括一个或多个介电层。所述一个或多个介电层可以包括SiN、SiO2、Si3N4或Si2N3中的至少一种。
二维电子气(2DEG)层108可以设置在化合物半导体层104内。2DEG层108可以是电子浓度增加的区域，其位于化合物半导体层104中包括的至少一个阻挡层和至少一个沟道层的界面附近。附加的含电子区域110可以包括电子浓度分布112。电子浓度分布112可以包括多个区域，这些区域对应于具有给定电子浓度的化合物半导体层的区域。电子浓度分布112的至少一个区域的电子浓度可以不同于电子浓度分布112的至少另一个区域。电子浓度分布112可以包括具有第一电子浓度的第一区域114、具有第二电子浓度的第二区域116和具有第三电子浓度的第三区域118。
电子浓度分布112可以通过设置在化合物半导体层104中的一个或多个导电部件来产生。例如，一个或多个导电部件可以设置在包括在化合物半导体层104中的沟道层中。可以在靠近一个或多个导电部件处形成附加的2DEG，并增加靠近一个或者多个导电部件处的电子浓度。在各种示例中，化合物半导体层104的不包括导电部件的区域中的电子浓度可以相对低于化合物半导体层104的不包括导电部件的区域。在一个或多个附加实例中，导电部件可位于一个或多个化合物半导体层104内，使得导电部件耗尽2DEG 108的至少一部分。在这些情况下，化合物半导体层104的靠近导电部件的一个或多个区域中的浓度可以相对低于化合物半导体层104的不存在导电部件的区域中的密度。
在一个或多个说明性实例中，第一区域114可对应于一个或多个导电部件的位置，第二区域116可对应于不存在导电部件的地点，且第三区域118可对应于另一导电部件的一位置。在这些情况下，第一区域114和第三区域118中的电子的浓度可以大于第二区域116中的电子浓度。在一个或多个附加说明性示例中，第一区域114可以对应于存在导电部件的位置，并且第二区域116和第三区域118可以对应于不存在导电部件的位置。在这些情况下，第一区域114中的电子的浓度可以大于第二区域116中的电子浓度和第三区域118中的电子浓度。在一个或多个进一步的说明性示例中，第一区域114和第二区域116可以对应于不存在导电部件的位置，并且第三区域118可以对应于存在一个或多个导电部件的位置。在这些情况下，第三区域118中的电子浓度可以大于第一区域114中的电子的浓度和第二区域116中的电子密度。
在各种示例中，2DEG 108和附加的含电子区域110之间的距离可以基于一个或多个导电部件的位置影响电子浓度分布112。例如，在包括一个或多个导电部件的区域114、116、118中的电子浓度可以在一个或更多个导电部件位于距2DEG 108的位置至少阈值距离的实现中增加。在一个或多个实例中，2DEG 108与位于化合物半导体层104中的一个或多个导电部件的位置之间的阈值距离可为至少约50纳米(nm)。在一个或多个说明性实例中，布置在化合物半导体层104中的一个或多个导电部件可位于距2DEG 108约50nm至约200nm处。在一个或多个导电部件被设置在距2DEG 108的指定距离范围内的情况下，一个或更多个导电部件可以提供具有增加的电子浓度的区域，该区域具有与硅基半导体器件的n+掺杂区域相似或相同的电特性。
此外，在一个或多个导电部件以小于阈值距离的距离设置在化合物半导体层104中的实施方式中，一个或多个导电部件可以降低2DEG 108中的电子浓度。为了说明，从2DEG108至少约10nm到不大于约45nm设置的一个或多个导电部件可以耗尽2DEG 108中包括的电子。在一个或多个说明性实例中，位于第二区域116中且在2DEG 108的指定距离内的一个或多个导电部件可降低2DEG 108靠近第二区域116的电子浓度。其中一个或多个导电部件设置在距2DEG 108的阈值距离内的区域的电特性可以与硅基半导体器件的n-掺杂区域相似或相同。
在一个或多个导电部件位于距2DEG 108的指定距离范围之外的情况下，该一个或更多个导电部件可能对2DEG 108没有影响或影响最小。在一个或多个示例中，位于距2DEG108的指定距离范围之外的一个或多个导电部件可以影响在化合物半导体器件100的操作期间产生的一个或多个电场。例如，设置在基板102中的一个或多个导电部件可以用作背面场板，其改变在化合物半导体器件100的操作期间产生的电场分布。
图2是描述具有多个导电部件的化合物半导体器件200的至少一部分部件的横截面图，以控制化合物半导体器件200的电气特性。化合物半导体器件200可以包括基板202。基板202可以是包含SiC的基板。基板202还可以包括含硅基板。此外，基板202可以包括蓝宝石基板。在一个或多个示例中，基板202可以包括含氮化铝(AlN)的基板。基板202的厚度可以为约100微米至约800微米，约200微米至约700微米，或约300微米至约600微米。
第一化合物半导体层204可以设置在基板202上。第一化合物半导体层204可以是化合物半导体器件200的沟道层。第一化合物半导体层204可以具有从约250nm到约1500nm、从约400nm到约1200nm、从大约500nm到约1000nm、从大致100nm到约500nm、从大体100nm到大约300nm、或从大约30nm到大约250nm的厚度。第一化合物半导体层204可以包括一种或多种化合物半导体。第一化合物半导体层204的一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，第一化合物半导体层204可以包括GaN。此外，第一化合物半导体层204可以包括GaAs。此外，第一化合物半导体层204可以包括AlN。第一化合物半导体层204还可以包括InP。
第一化合物半导体层204可以包括第一部分206和第二部分208。可以首先形成第一部分206，然后可以在第一部分206中形成一个或多个导电部件。在形成第一部分206之后，可以在第一部分206上形成第二部分208。在各种示例中，第二部分208可以不含导电部件。第一部分206和第二部分208可以具有不同的特性。例如，第一部分206可以包括第一浓度的掺杂剂，而第二部分208可以包括第二浓度的掺杂剂。为了说明，第一部分206可以包括第一浓度的碳掺杂剂，并且第二部分208可以包括小于第一部分206的第一浓度的掺杂剂的第二浓度的碳掺杂剂。此外，第一部分206和第二部分208可以包括不同的掺杂剂。在一个或多个说明性示例中，第一部分206可以包括碳掺杂剂，而第二部分208可以包括硅掺杂剂。第一部分206和第二部分208之间的掺杂剂或掺杂剂浓度的差异可以最小化第一化合物半导体层204中的电荷泄漏。
此外，第一部分206可以具有与第二部分208的厚度不同的厚度。例如，第一部分206可以具有从约200nm到约1300nm、从约300nm到约1000nm、从约400nm到约800nm、或从约100nm到约500nm的厚度。在一个或多个说明性示例中，第二部分208可以具有从约20nm到约400nm、从约50nm到约300nm、从约100nm到约250nm、从约50nm到约200nm的厚度。
在各种示例中，第一部分206可以在基板202上外延生长。此外，第二部分208可以在第一部分206上外延生长。尽管图2的示例中未显示，但可以在基板202上设置成核层，并且可以在成核层上生长第一部分206。成核层可以具有从约10纳米到约200纳米、从约20纳米到约100纳米、或从约20nm到约80纳米的厚度。成核层可以包括含有AlN的材料。
第二化合物半导体层210可以设置在第一化合物半导体层204的至少一部分上。第二化合物半导体层210可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，在各种实施方式中，第二化合物半导体层210可以是AlGaN阻挡层。第二化合物半导体层210也可以是AlInGaN阻挡层。此外，第二化合物半导体层210可以具有从约20nm到约120nm、从约30nm到约100nm、从大约40nm到约80nm、或从大约20nm到大约60nm的厚度。
介电层212可以设置在第二化合物半导体层210的至少一部分上。第一介电层212可以包括含有SiN的材料。尽管图2的示例中未显示，但至少一个附加的介电层可以设置在介电层212上。例如，在一个或多个实施方式中，至少一个附加介电层可以包括SiO2材料。在一个或多个附加实施方式中，所述至少一个附加电介质层还可以包括Si2N3材料或Si3N4材料。
源极电接触214可以设置在化合物半导体器件200的源极区域上方。源极电接触214可以包括一种或多种合适的金属材料。例如，源极电接触214可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，源极电接触214可以包括含Ti/Al的材料。在一个或多个附加的说明性示例中，源极电接触214可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，源极电接触214可以包括含TiN的材料。在各种示例中，源极电接触214可以设置在第一化合物半导体层204、第二化合物半导体层210和介电层212中的至少一个内。源极电接触214可以具有基极区域216和台阶区域218。台阶区域218可以远离基极区域216朝向栅极电接触220延伸。台阶区域218可以有助于在源极电接触214和第二化合物半导体层210之间形成相对低电阻的结。
栅极电接触220可以设置在第二化合物半导体层210的栅极区域上。栅极电接触220可以包括一种或多种金属材料。例如，栅极电接触220可以包括氮化钛(TiN)/Al材料。栅极电接触220还可以包括镍(Ni)/金(Au)材料。此外，栅极电接触220可以包括TiN材料。在各种示例中，栅极电接触220可以具有T形形状，该T形形状具有基极区域222和横向部分224，该横向部分224设置为至少基本上垂直于基极区域222。
此外，漏极电接触226可以设置在化合物半导体器件200的漏极区域上方。漏极电接触226可以包括一种或多种合适的金属材料。为了说明，漏极电接触226可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，漏极电接触226可以包括含Ti/Al的材料。在一个或多个附加的说明性示例中，漏极电接触226可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，漏极电接触226可以包括含TiN的材料。在各种示例中，漏极电接触226可以设置在第一化合物半导体层204、第二化合物半导体层210和电介质层212中的至少一个内。漏极电接触226可以具有基极区域228和台阶区域230。台阶区域230可以远离基极区域228朝向栅极电接触220延伸。台阶区域230可以有助于在漏极电接触226和第二化合物半导体层210之间形成相对低电阻的结。
第一二维电子气(2DEG)层232可以形成在第一化合物半导体层204和第二化合物半导体层210的界面处，其使得电子能够流过第一2DEG层232。在一个或多个示例中，第一2DEG层232可以设置在源极电接触214和漏极电接触226之间。在一个或多个说明性示例中，第一2DEG层232可以形成在由GaN组成的第一化合物半导体层204和由AlGaN组成第二化合物半导体层210的界面处。第一2DEG层232可以响应于在化合物半导体器件200的操作期间产生的电场而产生。
化合物半导体器件200还可以包括第一导电部件234。第一导电部件234可以设置在第一化合物半导体层204内。此外，第一导电部件234可以相对于源极电接触214设置。在各种示例中，第一导电部件234可以设置在对应于源极电接触214的区域下方，并且至少延伸到源极电接触214的台阶区域218的末端。第一导电部件234可以包括一种或多种导电材料。为了举例说明，第一导电部件234可以包括AlN。此外，第一导电部件234可以具有从大约2nm到大约100nm、从大约25nm到大约75nm、从10nm到大约50nm、或从大约2nm到大约10nm的厚度。第一导电部件234的至少一部分可以直接接触源极电接触214。
化合物半导体器件200还可以包括第二导电部件236。第二导电部件236可以设置在第一化合物半导体层204内。在一个或多个示例中，第二导电部件236可以被设置为至少基本上平行于第一导电部件234。此外，第二导电部件236可以相对于漏极电接触226设置。在各种示例中，第二导电部件236可以设置在与漏极电接触226相对应的区域下方，并且向上延伸到漏极电接触226的台阶区域230的至少末端。在一个或多个实施方式中，第二导电部件236可以延伸超过漏极电接触226，但在与栅极电接触220的一部分对准之前终止。第二导电部件236可以包括一种或多种导电材料。在一个或多个说明性示例中，第二导电部件236包括AlN。第二导电部件236可以具有从大约2nm到大约100nm、从大约25nm到大约75nm、从10nm到大约50nm、或从大约2nm到大约10nm的厚度。此外，第二导电部件236的至少一部分可以直接接触漏极电接触226。
可以相对于第一导电部件234产生第二2DEG层238。例如，在存在化合物半导体器件200的操作期间产生的电场的情况下，可以相对于第一导电部件234和第一化合物半导体层204之间的界面产生第二2DEG层238。此外，可以相对于第二导电部件236产生第三2DEG层240。为了说明，在存在化合物半导体器件200的操作期间产生的电场的情况下，可以相对于第二导电部件236和第一化合物半导体层204之间的界面产生第三2DEG层240。
第一导电部件234可以设置为与第二化合物半导体层210相距第一距离242。此外，第二导电部件236可以设置在距第二化合物半导体层210第二距离244处。在一个或多个示例中，第一距离242可以与第二距离244大致相同。在一个或多个附加示例中，第一距离242和第二距离244可以是不同的。在各种示例中，第一距离242和第二距离244可以是至少第一阈值距离并且不大于第二阈值距离。
第一阈值距离可以对应于第一导电部件234不导致第一2DEG 232耗尽的距离。例如，第一阈值距离可以对应于第一导电部件234导致2DEG 232的电子浓度降低不超过最小量的距离。此外，第一阈值距离可以对应于第二2DEG层238和第三2DEG层240在第一2DEG层232与第二2DEG238或第三2DEG240中的至少一个重叠(在图2中的横向方向上)的各个区域中增加化合物半导体器件200的电子浓度的距离。
第二阈值距离可以对应于在第一2DEG层232与第二2DEG层238或第三2DEG层240中的至少一个重叠(在图2中的横向方向上)的各个区域中，第二2DEG238和第三2DEG240对化合物半导体器件200的电子浓度提供小于最小贡献的距离层240。在导电部件被设置为距第二化合物半导体层210大于第二阈值距离的情况下，可能发生短沟道效应，并且化合物半导体器件200可能难以关断。在一个或多个说明性示例中，第一阈值距离可以是从大约10nm到大约30nm，并且第二阈值距离可以从大约200nm到大约250nm。在一个或多个附加的说明性实例中，第一距离242和第二距离可以是约10nm至约250nm、约20nm至约225nm、约30nm至约200nm、约50nm至约200nm、约50nm至约175nm、约75nm至约200m或约100nm至约200％。
在各种示例中，第一导电部件234可以具有导电部件延伸部246。导电部件延伸246可以使得第一导电部件234被设置到栅极电接触220的边缘。在一个或多个实例中，导电部件延伸246可导致第二2DEG层238的2DEG层延伸248。导电部件延伸246可以改变由栅极电接触220产生的电场。为了说明，电场在器件的边缘附近可以具有相对较大的值。因此，在栅极电接触220的边缘处产生的电场可以具有比更靠近栅极电接触的中心的电场的值相对更大的值。导电部件延伸246可以减小由栅极电接触220在与源极电接触214相对应的栅极电接触的边缘附近产生的电场的值。此外在第二导电部件236被设置为直到或靠近栅极电接触220的靠近漏极电接触226的边缘的实施方式中，第二导电部件236可以减小由栅极电接触220在栅极电接触的靠近漏极电接触226的边缘附近产生的电场的值。靠近栅极电接触220的一个或多个边缘的电场值的减小可以使化合物半导体器件200适合用于高压射频集成电路。
在图2的说明性示例中，由于第一2DEG层232和第二2DEG层238的存在，可以在第一化合物半导体层204的靠近源极电接触214的区域中产生电子浓度的第一增强区域。由于第一2DEG层232和第三2DED层240的存在，可以在第一化合物半导体层204的靠近漏极电接触226的区域中产生电子浓度的第二增强区域。在一个或多个示例中，电子浓度的第一增强区域也可以从第一化合物半导体层204的靠近源极电接触214的区域向第一化合物半导体层204的与栅极电接触220对准的区域延伸。此外，电子浓度的第二增强区域可以从第一化合物半导体层204的靠近漏极电接触226的区域向第一化合物半导体层204的与栅极电接触220对准的区域延伸。在这些情况下，电子浓度增强的区域可以具有与现有硅基半导体器件的n+掺杂区域类似的电特性。为了说明，在第一化合物半导体层204的靠近第一导电部件234和源极电接触214的区域中的接触电阻和源极电阻可以小于现有化合物半导体器件中的接触阻力和源极阻力。源极电阻的降低可以使化合物半导体器件200的跨导变平，从而使化合物半导体装置200的操作更加线性。此外，第一化合物半导体层204的靠近第二导电部件236和漏极电接触226的区域中的接触电阻和漏极电阻可以小于现有化合物半导体器件中的接触阻力和漏极阻力。
此外，与栅极电接触220对准的第一化合物半导体层204的区域可以具有比对应于第一导电部件234和第二导电部件236的位置的电子浓度增强区域相对更低的电子浓度。在这些情况下，与栅极电接触220对准的第一化合物半导体层204的区域可以具有类似于现有硅基半导体器件的n掺杂区域的电特性。
尽管在图2的说明性示例中未示出，但化合物半导体器件200可以包括额外的电子元件。例如，化合物半导体器件200可以包括一个或多个电阻器。此外，化合物半导体器件200可以包括一个或多个电容器。此外，化合物半导体器件200可以包括设置在电介质层212上或电介质层212内的一个或多个前侧场板。化合物半导体器件200还可以包括一个或多个电感器。在各种示例中，化合物半导体器件200可以包括一个或多个互连器件。
此外，化合物半导体器件200可以包括一个或多个额外的导电部件(图2中未示出)，这些部件被配置为背面场板。一个或多个额外的导电部件可以位于距第二化合物半导体层210的距离大于第二阈值距离的位置。例如，一个或多个附加导电部件可以位于距第一化合物半导体层204和第二化合物半导体层210的界面至少约250nm处。在一个或多个实例中，所述一个或一个以上额外导电组件可安置于第一化合物半导体层204内。在一个或多个附加实例中，所述一个或一个以上附加导电组件可安置于化合物半导体装置200的另一层中，例如基板202。在包括所述一个或多个附加导电部件的一个或更多个实施方式中，所述一种或更多个附加导电组件可以改变在化合物半导体器件200的操作期间产生的一个或者更多个电场。在一个或多个进一步的例子中，由一个或更多个附加导电部件承载的电流量可以被最小化。也就是说，一个或多个附加导电部件可以相对于化合物半导体器件200的源极短路。
图3是描述附加示例化合物半导体器件300的至少一部分组件的横截面的图，该器件包括用于控制化合物半导体器件的电特性的导电组件。化合物半导体器件300可以包括关于图2描述的化合物半导体器件200的一些类似特征。在一个或多个实施方式中，化合物半导体器件300可以在至少一个导电部件的位置方面与化合物半导体器件200不同，以控制化合物半导体器件的电特性。
化合物半导体器件300可以包括基板302。基板302可以是包含SiC的基板。基板302还可以包括含硅基板。此外，基板302可以包括蓝宝石基板。在一个或多个实例中，基板302可包括含氮化铝(AlN)的基板。基板302的厚度可以为约100微米至约800微米，约200微米至约700微米，或约300微米至约600微米。
第一化合物半导体层304可以设置在基板302上。第一化合物半导体层304可以是化合物半导体器件300的沟道层。第一化合物半导体层304可以具有从约250nm到约1500nm、从约400nm到约1200nm、从约500nm到约1000nm、从从约100nm到约500nm、从约100nm到约300nm、或从约30nm到约250nm的厚度。第一化合物半导体层304可以包括一种或多种化合物半导体。第一化合物半导体层304的一种或多种化合物半导体可以包括具有来自元素周期表第13族的至少一种元素和来自元素周期图第15族的至少一种元素的元素组。例如，第一化合物半导体层304可以包括GaN。此外，第一化合物半导体层304可以包括GaAs。此外，第一化合物半导体层304可以包括AlN。第一化合物半导体层304还可以包括InP。
第一化合物半导体层304可以包括第一部分306和第二部分308。可以首先形成第一部分306，然后可以在第一部分306中形成一个或多个导电部件。在形成第一部分306之后，可以在第一部分306上形成第二部分308。第一部分306和第二部分308可以具有不同的特性。例如，第一部分306可以包括第一浓度的掺杂剂，而第二部分308可以包括第二浓度的掺杂物。为了说明，第一部分306可以包括第一浓度的碳掺杂剂，并且第二部分308可以包括小于第一部分306的第一浓度的掺杂剂的第二浓度的碳掺杂物。此外，第一部分306和第二部分308可以包括不同的掺杂剂。在一个或多个说明性示例中，第一部分306可以包括碳掺杂剂，第二部分308可以包括硅掺杂剂。第一部分306和第二部分308之间的掺杂剂或掺杂剂浓度的差异可以最小化第一化合物半导体层304中的电荷泄漏。
此外，第一部分306可以具有不同于第二部分308的厚度的厚度。例如，第一部分306可以具有从约200nm到约1300nm、从约300nm到约1000nm、从约400nm到约800nm、或从约100nm到约500nm的厚度。在一个或多个说明性实例中，第二部分308可具有从约20nm到约400nm、从约50nm到约300nm、从约100nm到约250nm、从和约50nm到约200nm的厚度。
在各种示例中，第一部分306可以在基板302上外延生长。此外，第二部分308可以在第一部分306上外延生长。尽管在图3的说明性示例中未显示，但可以在基板302上设置成核层，并且可以在成核层上生长第一部分306。成核层可以具有从约10纳米到约200纳米、从约20纳米到约100纳米、或从约20nm到约80纳米的厚度。成核层可以包括含有AlN的材料。
第二化合物半导体层310可以设置在第一化合物半导体层304的至少一部分上。第二化合物半导体层310可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，在各种实施方式中，第二化合物半导体层310可以是AlGaN阻挡层。第二化合物半导体层310也可以是AlInGaN阻挡层。此外，第二化合物半导体层310可以具有从约20nm到约120nm、从约30nm到约100nm、从约40nm到约80nm、或从约20nm到约60nm的厚度。
介电层312可以设置在第二化合物半导体层310的至少一部分上。第一介电层312可以包括含有SiN的材料。尽管图3的示例中未显示，但至少一个附加介电层可以设置在介电层312上。例如，在一个或多个实施方式中，至少一个附加介电层可以包括SiO2材料。在一个或多个附加实施方式中，所述至少一个附加电介质层还可以包括Si2N3材料或Si3N4材料。
源极电接触314可以设置在化合物半导体器件300的源极区域上方。源极电接触314可以包括一种或多种合适的金属材料。例如，源极电接触314可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，源极电接触314可以包括含Ti/Al的材料。在一个或多个附加说明性示例中，源极电接触314可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，源极电接触314可以包括含TiN的材料。在各种示例中，源极电接触314可以设置在第一化合物半导体层304、第二化合物半导体层310和介电层312中的至少一个内。源极电接触314可以具有基极区域316和台阶区域318。台阶区域318可以远离基极区域316朝向栅极电接触320延伸。台阶区域318可以有助于在源极电接触314和第二化合物半导体层310之间形成相对低电阻的结。
栅极电接触320可以设置在第二化合物半导体层310的栅极区域上。栅极电接触320可以包括一种或多种合适的金属材料。例如，栅极电接触320可以包括氮化钛(TiN)/Al材料。栅极电接触320还可以包括镍(Ni)/金(Au)材料。此外，栅极电接触320可以包括TiN材料。在各种示例中，栅极电接触320可以具有T形形状，该T形形状具有基极区域322和横向部分324，该横向部分324设置为至少基本上垂直于基极区域332。
此外，漏极电接触326可以设置在化合物半导体器件300的漏极区域上方。漏极电接触326可以包括一种或多种合适的金属材料。为了说明，漏极电接触326可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，漏极电接触326可以包括含Ti/Al的材料。在一个或多个附加说明性示例中，漏极电接触326可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，漏极电接触326可以包括含TiN的材料。在各种示例中，漏极电接触326可以设置在第一化合物半导体层304、第二化合物半导体层310和介电层312中的至少一个内。漏极电接触326可以具有基极区域328和台阶区域330。台阶区域330可以远离基极区域328朝向栅极电接触320延伸。台阶区域330可以有助于在漏极电接触326和第二化合物半导体层310之间形成相对低电阻的结。
第一二维电子气(2DEG)层332可以形成在第一化合物半导体层304和第二化合物半导体层310的界面的能够使电子流过第一2DEG层332的部分处。在一个或多个示例中，第一2DEG层332可以设置在源极电接触314和漏极电接触326之间。在一个或多个说明性示例中，第一2DEG层332可以形成在由GaN组成的第一化合物半导体层304和由AlGaN组成第二化合物半导体层310的界面的一部分处。第一2DEG层332可以响应于在化合物半导体器件300的操作期间产生的电场而产生。
化合物半导体器件300还可以包括导电部件334。导电部件334可以设置在第一化合物半导体层304内。此外，导电部件334可以相对于栅极电接触320设置。在各种示例中，导电部件334可以设置在对应于栅极电接触320的区域下方，并且从横向部分324的靠近源极电接触314的第一边缘延伸到横向部分324靠近漏极电接触326的第二边缘。导电部件334可以包括一种或多种导电材料。为了说明，导电部件334可包含AlN。此外，导电部件334可以具有从约2nm至约100nm、从约25nm至约75nm、从10nm至约50nm、或从约2n至约10nm的厚度。可以相对于导电部件334产生第二2DEG层336。例如，在存在化合物半导体器件300的操作期间产生的电场的情况下，可以相对于导电部件334和第一化合物半导体层304之间的界面产生第二2DEG层336。
导电部件334可以设置为与第二化合物半导体层310相距一定距离338。在一个或多个实例中，距离338可以不大于距第二化合物半导体层310的阈值距离。阈值距离可以对应于导电部件334至少部分耗尽第一2DEG层332的距离。例如，导电部件334可以设置为与第二化合物半导体层310相距不大于一段距离，使得第一2DEG层332的电子浓度相对于第一2DEG层332的未与导电部件334的对准部分减少至少约50％，相对于第一2DEG层332的未与导电部件334对准的部分为至少约75％、相对于第一2DEG层332的未与导电部件334对准的部分为至少约85％、相对于第一2DEG层332的未与导电部件334对准的部分为至少约90％，相对于第一2DEG层332的未与导电部件334对准的部分为至少约99％。在一个或多个说明性实例中，第一2DEG层332的电子浓度可以从未与导电部件334对准的第一2DEG层332的一个或多个部分中的约1x 1015至1x 1020个电子/cm-2降低到与导电部件344对准的第二2DEG层的一个或多个部分中的约1x 1010至1x 1014个电子cm-2。在一个或多个示例中，基于由于导电部件334相对于第一2DEG层332的接近而导致的第一2DEG层332的耗尽，间隙区域340可以存在于第一2DEG层332中。在一个或多个说明性实例中，距离338可为约10nm至约75nm、约10nm至约50nm、约10nm至约45nm、约10％至约40nm、或约10％至约30nm。
在图3的说明性示例中，间隙区域340中的第一2DEG层332的电子浓度的降低可以使化合物半导体器件300能够作为增强模式器件操作。在各种实例中，相对于其中栅极电接触320下方的电子浓度未被导电部件耗尽的化合物半导体器件，间隙区域340中的第一2DEG层332的耗尽可导致化合物半导体器件300的阈值电压的增加。因此，将导电部件334定位在第二化合物半导体层310的阈值距离内可以产生电子浓度分布，该电子浓度分布与增强模式器件具有相似性，该增强模式器件由典型的硅基半导体器件组成，其利用掺杂剂来耗尽栅极电接触下方的电子浓度。
尽管在图3的说明性示例中未示出，但化合物半导体器件300可以包括附加的电子元件。例如，化合物半导体器件300可以包括一个或多个电阻器。此外，化合物半导体器件300可以包括一个或多个电容器。此外，化合物半导体器件300可以包括设置在电介质层312上或电介质层312内的一个或多个前侧场板。化合物半导体器件300还可以包括一个或多个电感器。在各种示例中，化合物半导体器件300可以包括一个或多个互连器件。
此外，化合物半导体器件300可以包括一个或多个附加的导电部件(图3中未示出)，其被配置为背面场板。一个或多个附加导电部件可以位于距第二化合物半导体层310的距离处，该距离大于附加的阈值距离。例如，一个或多个附加导电部件可以位于距离第二化合物半导体层310至少约250nm的位置。在一个或多个实例中，所述一个或多个附加导电部件可安置于第一化合物半导体层304内。在一个或多个附加示例中，一个或多个附加导电部件可以设置在化合物半导体器件300的另一层中，例如基板302。在包括所述一个或多个附加导电部件的一个或多个实施方式中，所述一个或多个附加导电部件可以改变在化合物半导体器件300的操作期间产生的一个或多个电场。在一个或多个进一步的例子中，由一个或多个附加导电部件承载的电流量可以被最小化。也就是说，一个或多个附加导电部件可以相对于化合物半导体器件300的源极短路。
图4是描述附加示例化合物半导体器件400的至少一部分部件的横截面的图，该器件包括多个阻挡层，并具有控制化合物半导体器件的电特性的导电部件。化合物半导体器件400可以包括关于图2描述的化合物半导体器件200的一些类似特征。
基板402可以是包含SiC的基板。基板402还可以包括含硅基板。此外，基板402可以包括蓝宝石基板。在一个或多个实例中，基板402可包括含氮化铝(AlN)的基板。基板402的厚度可以为约100微米至约800微米，约200微米至约700微米，或约300微米至约600微米。
第一化合物半导体层404可以设置在基板402上。第一化合物半导体层404可以是化合物半导体器件400的沟道层。第一化合物半导体层404可以具有从约250nm至约1500nm、从约400nm至约1200nm、从约500nm至约1000nm、从从约100nm至约500nm、从约100nm至约300nm、或从约30nm至约250nm的厚度。第一化合物半导体层404可以包括一种或多种化合物半导体。第一化合物半导体层404的一种或多种化合物半导体可以包括具有来自元素周期表第13族的至少一种元素和来自元素周期图第15族的至少1种元素的元素组。例如，第一化合物半导体层404可以包括GaN。此外，第一化合物半导体层404可以包括GaAs。此外，第一化合物半导体层404可以包括AlN。第一化合物半导体层404还可以包括InP。在各种示例中，第一化合物半导体层404可以是第一沟道层。
第一化合物半导体层404可以包括第一部分406和第二部分408。可以首先形成第一部分406，然后可以在第一部分406中形成一个或多个导电部件。在形成第一部分406之后，可以在第一部分406上形成第二部分408。第一部分406和第二部分408可以具有不同的特性。例如，第一部分406可以包括第一浓度的掺杂剂，而第二部分408可以包括第二浓度的掺杂剂。为了说明，第一部分406可以包括第一浓度的碳掺杂剂，并且第二部分408可以包括小于第一部分406的第一浓度的掺杂剂的第二浓度的碳掺杂剂。此外，第一部分406和第二部分408可以包括不同的掺杂剂。在一个或多个说明性示例中，第一部分406可以包括碳掺杂剂，而第二部分408可以包括硅掺杂剂。第一部分406和第二部分408之间的掺杂剂或掺杂剂浓度的差异可以最小化第一化合物半导体层404中的电荷泄漏。
此外，第一部分406可以具有与第二部分408的厚度不同的厚度。例如，第一部分406可以具有从约200nm到约1300nm、从约300nm到约1000nm、从约400nm到约800nm、或从约100nm到约500nm的厚度。在一个或多个说明性实例中，第二部分408可具有从约20nm到约400nm、从约50nm到约300nm、从约100nm到约250nm、从和约50nm到约200nm的厚度。
在各种示例中，第一部分406可以在基板402上外延生长。此外，第二部分408可以在第一部分406上外延生长。尽管图4的示例中未显示，但可以在基板402上设置成核层，并且可以在成核层上生长第一部分406。成核层可以具有从约10纳米到约200纳米、从约20纳米到约100纳米、或从约20nm到约80纳米的厚度。成核层可以包括含有AlN的材料。
第二化合物半导体层410可以设置在第一化合物半导体层404的至少一部分上。第二化合物半导体层410可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，在各种实施方式中，第二化合物半导体层410可以是AlGaN阻挡层。第二化合物半导体层410也可以是AlInGaN阻挡层。此外，第二化合物半导体层410可以具有从约20nm至约120nm、从约30nm至约100nm、从约40nm至约80nm、从约2nm至约10nm、从约2nm至约120nm、或从约20nm至约60nm的厚度。在一个或多个说明性实例中，当第二化合物半导体层410包含AlGaN时，第二化合物半导体层410可具有从约5nm到约15nm的厚度。在一个或多个附加说明性实例中，当第二化合物半导体层410包含AlN时，第二化合物半导体层410可具有从约2nm到约10nm的厚度。
第三化合物半导体层412可以设置在第二化合物半导体层410的至少一部分上。第三化合物半导体层412可以具有与第一化合物半导体层404的特性类似的特性。例如，第三化合物半导体层412可以包括一种或多种化合物半导体。第三化合物半导体层412的一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，第三化合物半导体层412可以包括GaN。此外，第三化合物半导体层412可以包括GaAs。此外，第三化合物半导体材料412可以包括AlN。第三化合物半导体材料层412还可以包括InP。在一个或多个示例中，第三化合物半导体层412可以包括一种或多种掺杂剂。为了说明，第三化合物半导体层412可以包括一种或多种碳掺杂剂或一种或多种硅掺杂剂。在各种示例中，第三化合物半导体层412可以是第二沟道层。第三化合物半导体层412可以具有从约20nm到约120nm、从约30nm到约100nm、从约40nm到约80nm、或从约20nm到约60nm的厚度。
此外，第四化合物半导体层414可以设置在第三化合物半导体层412的至少一部分上。第四化合物半导体层414可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括具有元素周期表第13族中的至少一种元素和元素周期表15族中的最少一种元素的元素组。例如，在各种实施方式中，第四化合物半导体层414可以是AlGaN阻挡层。第四化合物半导体层414也可以是AlInGaN阻挡层。在各种实例中，
此外，第四化合物半导体层414可以具有从约20nm到约120nm、从约30nm到约100nm、从约40nm到约80nm、从约2nm到约10nm、从约2nm到约120nm、或从约20nm到约60nm的厚度。在一个或多个说明性实例中，当第四化合物半导体层414包含AlGaN时，第四化合物半导体层414可具有从约5nm到约15nm的厚度。在一个或多个附加说明性实例中，当第二化合物半导体层410包含AlN时，第四化合物半导体层414可具有从约2nm到约10nm的厚度。
介电层416可以设置在第四化合物半导体层414的至少一部分上。介电层416可以包括含有SiN的材料。尽管图4的示例中未显示，但至少一个附加的介电层可以设置在介电层416上。例如，在一个或多个实施方式中，至少一个附加介电层可以包括SiO2材料。在一个或多个附加实施方式中，所述至少一个附加电介质层还可以包括Si2N3材料。
源极电接触418可以设置在化合物半导体器件400的源极区域上方。源极电接触418可以包括一种或多种合适的金属材料。例如，源极电接触418可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，源极电接触418可以包括含Ti/Al的材料。在一个或多个附加的说明性示例中，源极电接触418可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，源极电接触418可以包括含TiN的材料。在各种示例中，源极电接触418可以设置在第一化合物半导体层404、第二化合物半导体层410、第三化合物半导体层412、第四化合物半导体层414和电介质层416中的至少一个内。源极电接触418可以具有基极区域420和台阶区域422。台阶区域422可以远离基极区域420朝向栅极电接触424延伸。台阶区域422可以有助于在源极电接触418和第四化合物半导体层414之间形成相对低电阻的结。
栅极电接触424可以设置在化合物半导体器件400的栅极区域之上。栅极电接触424可以包括一种或多种合适的金属材料。例如，栅极电接触424可以包括氮化钛(TiN)/Al材料。栅极电接触424还可以包括镍(Ni)/金(Au)材料。此外，栅极电接触424可以包括TiN材料。在各种示例中，栅极电接触424可以具有T形形状，该T形形状具有基极区域426和横向部分428，该横向部分428设置为至少基本上垂直于基极区域。
此外，漏极电接触430可以设置在化合物半导体器件400的漏极区域上方。漏极电接触430可以包括一种或多种合适的金属材料。为了说明，漏极电接触430可以包括钛(Ti)、铝(Al)、镍(Ni)或金(Au)中的至少一种。在一个或多个说明性示例中，漏极电接触430可以包括含Ti/Al的材料。在一个或多个附加的说明性示例中，漏极电接触430可以包括含Ti/Au的材料。在一个或多个进一步的说明性示例中，漏极电接触430可以包括含TiN的材料。在各种示例中，漏极电接触430可以设置在第一化合物半导体层404、第二化合物半导体层410、第三化合物半导体层412、第四化合物半导体层414和电介质层416中的至少一个内。漏极电接触430可以具有基极区域432和台阶区域434。台阶区域434可以远离基极区域432朝向栅极电接触424延伸。台阶区域434可以有助于在漏极电接触430和第四化合物半导体层414之间形成相对低电阻的结。
第一二维电子气(2DEG)层436可以形成在第三化合物半导体层412和第四化合物半导体层414的界面处，其使得电子能够流过第一2DEG层436。在一个或多个示例中，第一2DEG层436可以设置在源极电接触418和漏极电接触430之间。在一个或多个说明性示例中，第一2DEG层436可以形成在由GaN构成的第三化合物半导体层412和由AlGaN构成第四化合物半导体层414的界面处。第一2DEG层436可以响应于在化合物半导体器件400的操作期间产生的电场而产生。
此外，第二二维电子气(2DEG)层438可以形成在第一化合物半导体层404和第二化合物半导体层410的界面处，其使得电子能够流过第二2DEG层438。在一个或多个示例中，第二2DEG层438可以设置在源极电接触418和漏极电接触430之间。在一个或多个说明性示例中，第二2DEG层438可以形成在由GaN构成的第一化合物半导体层404和由AlGaN构成第二化合物半导体层410的界面处。第二2DEG层438可以响应于在化合物半导体器件400的操作期间产生的电场而产生。
化合物半导体器件400还可以包括导电部件440。导电部件440可以设置在第一化合物半导体层404内。此外，导电部件440可以相对于栅极电接触424设置。在各种示例中，导电部件440可以设置在对应于栅极电接触424的区域下方，并且从横向部分428的靠近源极电接触418的第一边缘延伸到横向部分428靠近漏极电接触430的第二边缘。导电部件440可以包括一种或多种导电材料。为了说明，导电部件440可包含AlN。此外，导电部件440可以具有从约2nm至约100nm、从约25nm至约75nm、从10nm至约50nm、或从约2n至约10nm的厚度。
可以相对于导电部件440产生第三2DEG层442。例如，在存在化合物半导体器件400的操作期间产生的电场的情况下，可以相对于导电部件440和第一化合物半导体层404之间的界面产生第三2DEG层442。导电部件440可以设置为与第二化合物半导体层410相距距离444。在一个或多个实例中，距离444可以不大于距第二化合物半导体层410的阈值距离。阈值距离可以对应于导电部件440可以被配置为第二栅极电接触的距离。也就是说，施加到栅极电接触424的电压可以控制第一2DEG层436中从源极电接触418到漏极电接触430的电流，并且施加到导电部件440的电压可以在第二2DEG层438中控制从源极电气接触418到漏电触430的电流。通过这种方式，化合物半导体器件400可以被配置为包括由第一化合物半导体层404和由第三化合物半导体层412组成的第二沟道层的第一沟道层和包括由栅极电接触424和第二栅极组成的第一栅极的双栅极半导体器件包括导电部件440。
尽管在图4的说明性示例中未示出，但化合物半导体器件400可以包括附加的电子元件。例如，化合物半导体器件400可以包括一个或多个电阻器。此外，化合物半导体器件400可以包括一个或多个电容器。此外，化合物半导体器件400可以包括设置在电介质层416上或电介质层416内的一个或多个前侧场板。化合物半导体器件400还可以包括一个或多个电感器。在各种示例中，化合物半导体器件400可以包括一个或多个互连器件。
此外，化合物半导体器件400可以包括一个或多个附加的导电部件(图4中未示出)，这些部件被配置为背面场板。一个或多个附加的导电部件可以位于距第二化合物半导体层410的距离处，该距离大于附加的阈值距离。例如，一个或多个附加导电部件可以位于距离第二化合物半导体层410至少约250nm的位置。在一个或多个实例中，所述一个或多个附加导电部件可安置于第一化合物半导体层404内。在一个或多个附加实例中，所述一个或多个附加导电部件可安置于化合物半导体装置400的另一层中，例如基板402。在包括所述一个或多个附加导电部件的一个或多个实施方式中，所述一种或多个附加导电部件可以改变在化合物半导体器件400的操作期间产生的一个或多个电场。在一个或多个进一步的例子中，由一个或多个附加导电部件承载的电流量可以被最小化。也就是说，一个或多个附加导电部件可以相对于化合物半导体器件400的源极短路。
图5是描述在化合物半导体层中形成一个或多个导电部件的示例工艺500的示意图。工艺500可以包括在502沉积一个或多个导电层。例如，导电层504可以沉积在第一化合物半导体层506的第一部分的至少一部分上。在一个或多个实例中，可在形成导电层504之前蚀刻第一化合物半导体层506的第一部分的至少一部分。在一个或多个蚀刻工艺之后，可以使用一个或更多个沉积工艺来形成导电层504。在一个或多个说明性实例中，可使用金属有机化学气相沉积或混合气相外延形成导电层504。在一个或多个进一步的实例中，可以使用分子束外延形成导电层504。此外，导电层504可以由一种或多种金属材料组成。在一个或多个说明性实例中，导电层可由含AlN的材料组成。
第一化合物半导体层506的第一部分可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括来自元素周期表第13族的至少一种元素和来自元素周期图第15族的至少一种元素。第一化合物半导体层506的第一部分可以包括沟道层。在一个或多个说明性示例中，第一化合物半导体层506的第一部分可以包括GaN。此外，第一化合物半导体层506的第一部分可以包括GaAs。此外，第一化合物半导体层506的第一部分的第一部分可以包括AlN。第一化合物半导体层506的第一部分还可以包括InP。第一化合物半导体层506的第一部分的第一部分可以具有厚度510。例如，第一化合物半导体层506的第一部分的厚度510可以为约200nm至约1300nm、约300nm至约1000nm、约400nm至约800nm、或约100nm至约500nm。
第一化合物半导体层506的第一部分可以使用一个或多个外延生长工艺形成在基板508上。在各种示例中，第一化合物半导体层506的第一部分可以使用分子束外延形成。此外，第一化合物半导体层506的第一部分可以使用混合气相外延形成。在一个或多个示例中，基板508可以包括含硅基板。在一个或多个附加示例中，基板508可以包括含SiC的基板。在一个或多个进一步的示例中，基板508可以包括蓝宝石基板。
在512，工艺500可以包括在至少一个掩模层内形成图案。例如，可以使用掩模层516的一部分来形成图案514。在一个或多个实例中，可使用一种或多种蚀刻工艺来形成图案514。在掩模层516包括光致抗蚀剂材料的实施方式中，可以使用一种或多种工艺来形成图案514，以将掩模层514暴露于对应于图案514的一个或多个范围的电磁辐射，随后进行一种或多种蚀刻工艺。一种或多种蚀刻工艺可以包括一种或多种基于溶液的蚀刻工艺。在一个或多个附加实例中，所述一种或多种蚀刻工艺可包括一种或多种干式蚀刻工艺。图案514可以包括一个或多个凹陷区域，例如凹陷区域518。图案514还可以包括一个或多个凸起区域，例如包括掩模层516的一部分的凸起区域520。
掩模层516可以包括聚合物材料。在一个或多个实例中，掩模层516可包含含有光致抗蚀剂的材料。在一个或多个附加示例中，掩模层516可以包括介电材料。为了说明，掩模层516可以包括含氮化硅(SiN)的材料。此外，掩模层516可以包括含二氧化硅(SiO2)的材料。在各种示例中，掩模层516可以是多个掩模层中的一个。在工艺500包括沉积多个掩模层的实施方式中，第一掩模层可以包括含SiN材料，第二掩模层可包括含SiO2材料。
工艺500还可以包括，在522，在第一化合物半导体层内形成一个或多个导电部件。在图5的说明性示例中，第一导电部件524和第二导电部件526可以根据图案514形成在第一化合物半导体层506的第一部分内。例如，第一导电部件524可以相对于图案514的第一凸起区域形成，第二导电部件526可以相对于图案5.14的第二凸起区域形成。在一个或多个实例中，可使用一种或多种蚀刻工艺来形成第一导电部件524及第二导电部件526。
此外，工艺500可以包括在528处形成一个或多个附加的化合物半导体层。在各种示例中，在形成一个或多个附加化合物半导体层之前，可以去除掩模层504。在一个或多个附加实例中，在形成一个或多个附加化合物半导体层之前，可以进行化学机械抛光(CMP)工艺。CMP工艺可以产生相对均匀的表面，该表面包括第一导电部件524的表面、第一化合物半导体层504的表面和第二导电部件526的表面。以这种方式，可以制备用于形成一个或多个附加的化合物半导体层。
在一个或多个实例中，所述一个或多个附加化合物半导体层可包含第一化合物半导体层530的第二区段。第一化合物半导体层530的第二部分可以由一种或多种化合物半导体组成。在各种示例中，第一化合物半导体层530的第二部分可以由与第一化合物半导体层530的第一部分相同的半导体组成。例如，一种或多种化合物半导体可以包括元素周期表第13族的至少一种元素和元素周期表的第15族的至少一种元素。第一化合物半导体层530的第二部分可以包括沟道层。在一个或多个说明性示例中，第一化合物半导体层530的第二部分可以包括GaN。此外，第一化合物半导体层530的第二部分可以包括GaAs。此外，第一化合物半导体层530的第二部分可以包括AlN。第一化合物半导体层530的第二部分也可以包括InP。第一化合物半导体层530的第二部分可以具有厚度532。厚度532可为约20nm至约400nm、约50nm至约300nm、约100nm至约250nm、约50nm至约200nm。
在各种示例中，第一化合物半导体层506的第一部分和第一化合物半导体层530的第二部分可以包括公共材料。为了说明，第一化合物半导体层506的第一部分和第一化合物半导体层530的第二部分都可以包括GaN。在一个或多个实例中，第一化合物半导体层506的第一部分和第一化合物半导体层530的第二部分可以由至少约95重量％的GaN构成。第一化合物半导体层506的第一部分和第一化合物半导体层530的第二部分可以具有差异。例如，包括在第一化合物半导体层506的第一部分中的掺杂剂可以不同于包括在第一化合物半导体层530的第二部分中的掺杂剂。在一个或多个说明性示例中，第一化合物半导体层506的第一部分可以包括一种或多种碳掺杂剂，第一化合物半导体层530的第二部分可以包括多种硅掺杂剂。此外，第一化合物半导体层506的第一部分的厚度510可以大于第一化合物半导体层530的第二部分的厚度532。
此外，相对于528形成的一个或多个附加化合物半导体层可以包括第二化合物半导体层534。第二化合物半导体层534可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括来自元素周期表第13族的至少一种元素和来自元素周期图第15族的至少一种元素。例如，在各种实施方式中，第二化合物半导体层534可以是AlGaN阻挡层。第四化合物半导体层534也可以是AlInGaN阻挡层。
工艺500还可以包括，在536处，形成半导体器件特征。例如，可以使用第一化合物半导体层538和第二化合物半导体层534来形成一个或多个晶体管的特征。第一化合物半导体层538可以由第一化合物半导体膜506的第一部分和第一化合物半导体膜层530的第二部分组成。在一个或多个说明性示例中，可以使用第一化合物半导体层538和第二化合物半导体层534来形成高电子迁移率晶体管(HEMT)。
在一个或多个示例中，源极电接触540可以设置在源极区域上，漏极电接触542可以设置在漏极区域上。源极电接触540和漏极电接触542可以包括一种或多种金属材料。为了说明，源极电接触540和漏极电接触542可以包括Ti/Al材料。在一个或多个附加的说明性示例中，源极电接触540和漏极电接触542可以包括Ti/Au金属材料。在一个或多个进一步的说明性示例中，源极电接触540和漏极电接触542可以包括TiN金属材料。此外，栅极电接触544可以设置在栅极区域之上。栅极电接触544可以包括一种或多种金属材料。例如，栅极电接触544可以包括氮化钛(TiN)/Al材料。栅极电接触544还可以包括镍(Ni)/金(Au)材料。
源极电接触540可以具有台阶状形状，其具有基极区域和远离基极区域并朝向栅极电接触544延伸的阶梯区域。在一个或多个实例中，源极电接触540可通过第二化合物半导体层534的对应于源极电接触540的基极区域和台阶区域的部分的第一图案和蚀刻工艺形成。第一图案和蚀刻工艺之后可以是第二图案和蚀刻处理。第二图案和蚀刻工艺可以包括图案化和蚀刻第二化合物半导体层534中的基极区域以及图案化并蚀刻第一化合物半导体层538中的基极区域。
此外，漏极电接触542可以具有台阶状形状，其中基极区域和台阶区域远离基极区域并朝向栅极电接触544延伸。在各种示例中，漏极电接触542可以通过第二化合物半导体层534的对应于源极电接触541的基极区域和台阶区域的部分的第一图案和蚀刻工艺形成。第一图案和蚀刻工艺之后可以是第二图案和蚀刻处理。第二图案和蚀刻工艺可以包括图案化和蚀刻第二化合物半导体层534中的基极区域以及图案化并蚀刻第一化合物半导体层538中的基极区域。
尽管在图5的说明性示例中未示出，但是工艺500可以包括一个或多个附加操作。例如，工艺500可以包括在化合物半导体层534、538或半导体器件特征540、542、544中的至少一个上形成一个或多个介电层。一个或多个介电层可以包括含SiO2的材料、含Si2N3的材料、含有Si3N4的材料或含有SiN的材料。此外，工艺500可以包括形成一个或多个电容器、一个或更多个电感器、一条或更多条互连、一个或者更多个阻抗部件、它们的一个或者多个组合等等。工艺500还可以包括形成一个或多个场板，例如设置在电接触540、542中的一个或更多个附近的一个或者更多个前侧场板，544和/或在第一导电部件524和第二导电部件526下方的深度处设置在基板508内或第一化合物半导体层538内的一个或多个背面场板。一个或多个背面场板可以被配置为成形电场，而不是以第一导电部件524和第二导电部件526的方式改变电子浓度。
此外，基于由掩模层516形成的图案514的变化，第一化合物半导体层538内的导电部件的位置可以不同于图5的说明性示例中所示的导电部件。例如，通过增加第一凹陷区域516的宽度，第一导电部件524可以进一步朝向栅极电接触544延伸。此外，工艺500可以被实施为在第一化合物半导体层538内产生单个导电部件，而不是两个导电部件被布置在第一化合物半导体层538中。为了说明，可以在掩模层516中产生与栅极电接触544对准的凹陷区域，并且可以在图案514中形成与源极电接触540和漏极电接触542对准的凸起区域。在这些情况下，可以产生在栅极电接触544下方并与之对准的导电部件，从而可以产生与图3的示例和图4的示例中所示的布置相对应的布置。
图6是描述在化合物半导体层中形成一个或多个导电部件的示例工艺600的操作的流程图。在操作602，工艺600可以包括在基板上形成第一化合物半导体层。基板可以是含硅基板。在各种示例中，基板可以是包含SiC的基板。该基板还可以包括含有蓝宝石的基板。第一化合物半导体层可以由第一化合物半导体材料构成，该第一化合物半导体物质包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素。在一个或多个说明性示例中，第一化合物半导体层可以包括GaN。在一个或多个实施方案中，第一化合物半导体层可以包括一种或多种掺杂剂，例如一种或多种碳掺杂剂。第一化合物半导体层可以使用一种或多种外延生长工艺形成。例如，第一化合物半导体层可以使用分子束外延或混合气相外延形成。
在604，工艺600可以包括：根据掩模层的图案在所述第一化合物半导体层中形成一个或多个导电部件，以产生改性的第一化合物半导体层。图案化掩模层可以通过在第一化合物半导体层上沉积一个或多个掩模层来形成。一个或多个掩模层可以包括一种或多种聚合物材料，例如光致抗蚀剂材料。在一个或多个附加实例中，所述一个或多个掩模层可包含一种或多种介电材料。可以使用一个或多个蚀刻工艺将一个或多个掩模层成形为图案。
在各种示例中，图案可以对应于第一化合物半导体层内的一个或多个导电部件的放置。在一个或多个实例中，所述图案可对应于将导电部件定位在与化合物半导体器件的源极电接触对准的第一化合物半导体层中、将导电部件安置在与化合物半导体器件的漏极电接触对齐的化合物半导体层中、，以及产生所述第一化合物半导体层的与所述化合物半导体器件的栅极电接触对准并且不含导电成分的区域。在一个或多个附加实例中，该图案可以对应于将导电部件定位在第一化合物半导体层中，该导电部件与化合物半导体器件的栅极电接触对准，并且产生没有导电部件并且与化合物的源极电接触和漏极电接触对准的第一化合物半导体层的区域半导体器件。
在一个或多个实例中，可使用一种或多种蚀刻工艺来形成所述一种或多种导电部件。例如，蚀刻溶液可以去除导电层的未被掩模层的一部分覆盖的部分。在各种实例中，可执行热激活工艺以蚀刻导电层的未被掩模层的一部分覆盖的部分。
在一个或多个附加实例中，可使用一个或多个注入工艺来形成所述一种或多种导电部件。一种或多种注入工艺可以包括一种或多种离子注入工艺。例如，一种或多种注入工艺可以包括一种或多种氮离子注入工艺。在一个或多个附加示例中，可以使用一种或多种沉积工艺来形成一个或更少个导电部件。在各种实例中，所述一个或多个导电部件可包含AlN。一个或多个导电部件可以在与用于形成第一化合物半导体层的设备不同的环境中并且使用不同的设备形成在第一化合物半导体中。为了说明，第一化合物半导体层可以在反应器中形成，并且为了形成一个或多个导电部件，可以从反应器移除包括设置在衬底上的第一化合物半导体的装置，并且除了形成一个或多个导电部分之外，掩模层的图案化可以在反应之外进行。
此外，在606，工艺600可以包括在改性的第一化合物半导体层上形成第二化合物半导体层。第二化合物半导体层可以在反应器内形成。在这些情况下，在反应器外部的环境中在第一化合物半导体层内形成一个或多个导电部件之后，可以将第二化合物半导体层放回到用于形成第一化合物半导体的反应器中。此外，在形成第二化合物半导体层之前，可以对改性的第一化合物半导体层进行一种或多种脱氧工艺，例如氢脱氧工艺。在一个或多个说明性实例中，可使用一种或多种外延生长工艺来形成第二化合物半导体层。例如，第二化合物半导体层可以使用分子束外延或混合气相外延形成。
第二化合物半导体层可以由包括具有一个或多个第一13族元素和一个或更多个第一15族元素的第一组元素的第一化合物半导体材料构成。包括在第二化合物半导体层中的一种或多种化合物半导体可以包括包括在第一改性化合物半导体层内的相同一种或更多种化合物半导体。例如，第二化合物半导体层可以包括GaN，并且第一改性化合物半导体层可包括GaN。在一个或多个实例中，第一改性化合物半导体层和第二化合物半导体层之间可能存在一个或多个差异。为了说明，第一改性化合物半导体层和第二化合物半导体层都可以包括GaN，但具有不同的掺杂剂。在一个或多个说明性实例中，第一改性化合物半导体层可包括一种或多种碳掺杂剂，而第二化合物半导体层可以包括一种或多种硅掺杂剂。此外，第一化合物半导体层可以具有大于第二化合物半导体层的厚度的厚度。在各种示例中，第一化合物半导体层和第二化合物半导体层可以形成沟道层，其中第一化合物半导体膜包括沟道层的第一部分，第二化合物半导体膜包括沟道层的第二部分。
此外，工艺600可以包括，在操作608，在第二化合物半导体层上形成第三化合物半导体层。第三化合物半导体层可以包括一种或多种化合物半导体。包括在第三化合物半导体层中的一种或多种化合物半导体可以不同于包括在第一化合物半导体层和第二化合物半导体层的一种或者多种化合物半导体。在各种实例中，第三化合物半导体层可由第二化合物半导体材料构成，所述第二化合物半导体材料包括具有一个或多个第一13族元素和一个或更多个第一15族元素的第二组元素。例如，第三化合物半导体层可以包括AlGaN。第三化合物半导体层可以使用一种或多种外延生长工艺形成。为了说明，可以使用分子束外延或混合气相外延来形成第三化合物半导体层。
在操作610，工艺600可以包括形成半导体器件特征。半导体器件特征可以包括晶体管的部件。例如，半导体器件特征可以包括源极电接触、漏极电接触和栅极电接触。半导体器件特征还可以包括一个或多个电容器、一个或多个电感器、一个或多个互连、一个或多个阻抗部件、一个或多个电场整形部件、它们的一个或多个组合等等。
所述一个或多个导电部件的位置可以基于包括所述一种或多种导电部件的化合物半导体器件的特性。例如在化合物半导体器件作为增强模式器件操作的实施方式中，导电部件可以位于第二化合物半导体层和第三化合物半导体层之间的界面的阈值距离内，使得导电部件与栅极电接触对准并且充分靠近在第二化合物半导体层和第三复合物半导体层的界面处形成的2DEG以耗尽栅极电接触下方的2DEG。在一个或多个实例中，导电部件可将2DEG的电荷密度降低至少约50％。在这些情况下，导电部件可以位于距离第二化合物半导体层和第三化合物半导体层的界面至少约10nm且不大于约45nm的位置。
此外，在多个导电部件被配置为减小对应于源极电接触和漏极电接触的电阻的实施方式中，导电部件的数量可以与源极电接触和漏极电接触对准，并且从第二化合物半导体层和第三化合物半导体层之间的界面超过附加的阈值距离。在这些情况下，导电部件的数量可以位于距离第二化合物半导体层和第三化合物半导体层的界面至少约50nm的位置。通过将导电部件的数量定位在附加阈值距离之外，位于第二化合物半导体层和第三化合物半导体层之间的交叉点处的2DEG被最低限度地耗尽，并且靠近源极电接触和漏极电接触的电荷密度被增加。
在一个或多个导电部件被布置在作为增强模式器件的化合物半导体器件中的情况下，第二化合物半导体层的厚度可以小于导电部件位于远离第二化合物半导体层和第三化合物半导体层界面的情况下的厚度。结果，导电部件可以位于第二化合物半导体层和第三化合物半导体层的界面处更靠近2DEG的位置，以便耗尽2DEG。进一步的在导电部件位于离第二化合物半导体层和第三化合物半导体层的界面更远的位置的情况下，可以增加第二化合物半导体层的厚度第三化合物半导体层。
下面给出本主题的各方面的编号的非限制性列表。
方面1.一种半导体器件，包括一个或多个导电部件以控制所述半导体器件的电特性，该半导体器件包括:基板；第一化合物半导体层，设置在所述基板的表面上，所述第一化合物半导体层由第一化合物半导体材料构成，所述材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素；第二化合物半导体层，设置在所述第一化合物半导体层上，所述第二化合物半导体层由包括不同于所述第一组元素的第二组元素的第二化合物半导体材料构成，所述第二族元素具有一种或多种第二13族元素和一种或多种第二15族元素；和导电部件，设置在所述第一化合物半导体层内并且位于距所述第一化合物半导体层和所述第二化合物半导体层的界面至少约10纳米(nm)的距离处。
方面2.方面1的半导体器件，其中所述第一化合物半导体层包括第一部分和第二部分，所述第一部分包括所述导电部件，并且所述第二部分不含导电部件。
方面3.方面2的半导体器件，其中所述第一部分包括第一掺杂剂，并且所述第二部分包括不同于所述第一掺杂剂的第二掺杂剂。
方面4.方面3的半导体器件，其中所述第一掺杂剂包括碳掺杂剂，并且所述第二掺杂剂包括硅掺杂剂。
方面5.方面2的半导体器件，其中所述第一部分的第一厚度大于所述第二部分的第二厚度。
方面6.方面1-5中任一项的半导体器件，包括设置在源极区域上的源极电接触、设置在栅极区域上的栅极电接触和设置在漏极区域上的漏极电接触。
方面7.方面6的半导体器件，其中所述源极电接触包括第一基极区域和第一台阶区域，所述第一台阶区域远离所述第一基极区域并朝向所述栅极电接触延伸；第一台阶区域设置在所述第二化合物半导体层中，并且所述第一基极区域设置在所述第一化合物半导体层和所述第二化合物半导体层中；所述漏极电接触包括第二基极区域和第二台阶区域，所述第二台阶区域远离所述第二基极区域并朝向所述栅极电接触延伸；和第二台阶区域设置在所述第二化合物半导体层中，并且所述第二基极区域设置在所述第一化合物半导体层和所述第二化合物半导体层中。
方面8.方面6或7的半导体器件，其中所述导电部件是第一导电部件，并且所述半导体器件包括第二导电部件,所述第一导电部件设置在所述第一化合物半导体层的对应于所述源极电接触的第一区域中，并且所述第二导电部件设置在所述第一化合物半导体层的对应于所述漏极电接触的第二区域中。
方面9.方面8的半导体器件，其中所述第一化合物半导体层的第三区域设置在所述第一化合物半导体层的第一区域和所述第一化合物半导体层的第二区域之间，所述第一化合物半导体层的与所述栅极电接触相对应的第三区域不包括所述第一导电部件和不包括所述第二导电部件。
方面10.方面9的半导体器件，其中相对于所述第一化合物半导体层和所述第二化合物半导体层的界面形成第一二维电子气(2DEG)层；相对于所述第一导电部件形成第二2DEG层；和相对于所述第二导电部件形成第三2DEG层。
方面11.方面10的半导体器件，其中所述第一区域和所述第三区域的电荷密度大于所述第二区域的附加电荷密度。
方面12.方面8的半导体器件，其中所述第一导电部件和所述第二导电部件设置为距所述第一化合物半导体层和所述第二化合物半导体层的界面至少阈值距离，所述阈值距离为至少约50nm。
方面13.方面12的半导体器件，其中第一导电部件和第二导电部件位于距第一化合物半导体层和第二化合物半导体层的界面大约相同距离处。
方面14.方面6的半导体器件，其中所述导电部件设置在所述第一化合物半导体层的与所述源极电接触相对应的区域中；和所述导电部件的边缘向上延伸到所述栅极电接触的靠近所述源极电接触的边缘。
方面15.方面1-5中任一项的半导体器件，其中所述导电部件设置在所述第一化合物半导体层的与所述栅极电接触相对应的区域中。
方面16.方面15的半导体器件，其中相对于所述第一化合物半导体层和所述第二化合物半导体层的界面形成二维电子气(2DEG)层；和所述导电部件耗尽2DEG的与所述栅极电接触相对应的部分。
方面17.方面15的半导体器件，其中所述半导体器件被配置为用作增强模式器件。
方面18.方面14的半导体器件，其中所述导电部件位于距所述第一化合物半导体层和所述第二化合物半导体层的界面不大于阈值距离的位置，所述阈值距离不大于约45nm。
方面19.方面1-7中任一项的半导体器件，进一步包括：第三化合物半导体层，设置在所述第二化合物半导体层上，所述第三化合物半导体层由包括具有所述一个或多个第一13族元素和所述一种或多个第15族元素的所述第一组元素的第一化合物半导体材料构成；以及设置在所述第三化合物半导体层上的第四化合物半导体层，所述第四化合物半导体层由包括具有所述一个或多个第二族13元素和所述一种或多个所述第二族15元素的第二组元素的第二化合物半导体材料构成。
方面20.方面19的半导体器件，其中所述导电部件设置在所述第一化合物半导体层的与所述栅极电接触相对应的区域中。
方面21.方面1-20中任一项的半导体器件，其中所述第一化合物半导体层包括氮化镓(GaN)；所述第二化合物半导体层包括氮化铝镓(AlGaN)；和所述导电部件包括氮化铝(AlN)。
方面22.一种用于控制半导体器件的电特性的方法,所述方法包括:在基板上形成第一化合物半导体层，所述第一化合物半导体层由第一化合物半导体材料组成，所述材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素；根据所述图案化掩模层的图案在所述第一化合物半导体层中形成一个或多个导电部件，以产生改性的第一化合物半导体膜；在所述改性的第一化合物半导体层上形成第二化合物半导体层，所述第二化合物半导体层由所述第一化合物半导体材料构成，所述第一半导体材料包括具有所述一种或多种第一13族元素和所述一种或多个第15族元素的第一组元素；和在所述第二化合物半导体层上形成第三化合物半导体层，所述第三化合物半导体层由包括与所述第一组元素不同的第二组元素的第二化合物半导体材料构成，所述第二组元素具有一种或多种第二13族元素和一种或多种第二15族元素。
方面23.方面22的方法，包括形成包括源极电接触、栅极电接触和漏极电接触的多个半导体器件特征。
方面24.方面23的方法，其中所述源极电接触通过以下步骤形成：蚀刻所述第三化合物半导体层的第一部分，所述第一部分对应于所述源极电接触的基极区域的第一部分并且对应于所述源极电接触的台阶区域，所述台阶区域远离所述基极区域并且朝向所述栅极电接触延伸；蚀刻所述第三化合物半导体层的第二部分，所述第二部分对应于所述源极电接触的所述基极区域的第二部分；蚀刻所述第二化合物半导体层的与所述源极电接触的基极区域的第三部分相对应的部分；和蚀刻所述第一化合物半导体层的与所述源极电接触的基极区域的第四部分相对应的部分。
方面25.方面23或24的方法，其中所述漏极电接触通过以下方式形成：蚀刻所述第三化合物半导体层的第三部分，该第三部分对应于所述漏极电接触的基极区域的第一部分并且对应于所述漏极电接触的台阶区域，所述台阶区域远离所述基极区域并且朝向所述栅极电接触延伸；蚀刻所述第三化合物半导体层的第四部分，所述第四部分对应于所述漏极电接触的基极区域的第二部分；蚀刻所述第二化合物半导体层的附加部分，所述附加部分对应于所述漏极电接触的基极区域的第三部分；和蚀刻所述第一化合物半导体层的附加部分，所述附加部分对应于所述漏极电接触的基极区域的第四部分。
方面26.方面23-25中任一项的方法，其中所述一个或多个导电部件包括：第一导电部件，设置在所述第一化合物半导体层的对应于所述源极电接触的第一区域中；和第二导电部件，设置在所述第一化合物半导体层的对应于所述漏极电接触的第二区域中；和所述第一化合物半导体层的第三区域设置在所述第一区域和所述第二区域之间，并且不含所述第一导电部件和所述第二导电部件。
方面27.方面26的方法，其中所述图案包括：所述掩模层的对应于所述第一导电部件的位置的第一部分；所述掩模层的第二部分，其对应于所述第二导电部件的位置；以及凹进区域，该凹进区域没有掩模层的一部分并且对应于没有第一导电成分和没有第二导电成分的第三区域。
方面28.方面23-25中任一项的方法，其中所述一个或多个导电部件包括导电部件，设置在所述第一化合物半导体层的与所述栅极电接触相对应的区域中。
方面29.方面28的方法，其中所述图案包括设置在第一凹陷区域和第二凹陷区域之间的第一部分凹陷区域，所述第一凹陷区域及第二凹陷区域不具有所述掩模层，且所述第一部分对应于所述导电部件的位置；所述第一凹陷区域对应于所述源极电接触的位置；并且所述第二凹陷区域对应于所述漏极电接触的位置。
方面30.方面22-29中任一项的方法，其中所述一个或多个导电部件是使用一种或多种注入工艺形成的。
方面31.方面22-30中任一项的方法，还包括：使用一种或多种外延生长工艺形成所述第一化合物半导体层；在所述第一化合物半导体层内形成所述一个或多个导电部件之后，使用一种或多种第二外延生长工艺形成所述第二化合物半导体层；和使用一种或多种第三外延生长工艺形成所述第三化合物半导体层。
方面32.方面22-31中任一项的方法，其中第一化合物半导体层和第二化合物半导体层包括氮化镓(GaN)，并且第三化合物半导体层包含氮化铝镓(AlGaN)。
方面33.一种半导体器件，被配置为控制半导体器件的电特性，该半导体器件包括:第一化合物半导体层，所述第一化合物半导体材料包括具有一个或多个第一13族元素和一个或多个第一15族元素的第一组元素；第二化合物半导体层，由包括不同于所述第一组元素的第二组元素的第二化合物半导体材料构成，所述第二组元素具有一个或多个第二13族元素和一个或多个第二15族元素；源极电接触，相对于所述半导体器件的源极区域设置；以及相对于半导体器件的栅极区域设置的栅极电接触；其中第一电荷密度存在于所述第一化合物半导体层的对应于所述源极电接触的第一区域中，并且第二电荷密度存在于所述第一复合半导体层的与所述栅极电接触对应的第二区域中，所述第二电荷密度小于所述第一电荷密度。
方面34.方面33的半导体器件，其中第二电荷密度比第一电荷密度小至少约50％。
方面35.方面33或34的半导体器件，其中所述源极电接触设置在所述第一化合物半导体层的一部分中和所述第二化合物半导体层中的一部分中。
方面36.方面33-35中任一项的半导体器件，包括设置在所述第一化合物半导体层的所述第一区域中的导电部件，所述导电部件接触所述源极电接触。
方面37.方面33-36中任一项的半导体器件，包括：相对于所述半导体器件的漏极区设置的漏极电接触；其中：第三电荷密度存在于所述第一化合物半导体层的对应于所述漏极电接触的第三区域中，所述第三电荷浓度大于所述第二电荷密度；并且所述漏极电接触设置在所述第一化合物半导体层的附加部分中和所述第二化合物半导体层中的附加部分中。
方面38.方面37的半导体器件，包括设置在所述第一化合物半导体层的所述第三区域中的附加导电部件，所述附加导电部件接触所述漏极电接触。
方面39.方面38的半导体器件，其中导电部件和附加导电部件位于距第一化合物半导体层和第二化合物半导体层的界面至少约50纳米(nm)处。
方面40.一种半导体器件，被配置为控制半导体器件的电特性，该半导体器件包括:第一化合物半导体层，所述第一化合物半导体材料包括具有一个或多个第一13族元素和一个或多个第一15族元素的第一组元素；第二化合物半导体层，由包括不同于所述第一组元素的第二组元素的第二化合物半导体材料构成，所述第二组元素具有一个或多个第二13族元素和一个或多个第二15族元素；以及相对于半导体器件的栅极区域设置的栅极电接触；其中在所述第一化合物半导体层和所述第二化合物半导体层与所述2DEG层的界面处形成的二维电子气(2DEG)层在对应于所述栅极电接触的所述第一复合半导体层的区域中被耗尽。
方面41.方面40的半导体器件，包括设置在第一化合物半导体层的与栅极电接触对准的区域中的导电部件。
方面42.方面41的半导体器件，其中导电部件位于距第一化合物半导体层和第二化合物半导体层的界面不大于约45纳米(nm)的位置。
本文所描述的非限制性方面或实例中的每一者可独立存在，或可与其它实例中的一者或一者以上组合成各种排列或组合。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图以图解的方式示出了可以实践本发明的具体实施例。这些实现在本文中也被称为“示例”。这些示例可以包括除了所示或所描述的那些之外的元素。然而，本发明人还考虑了仅提供所示或描述的那些元件的示例。此外，本发明人还考虑使用关于特定示例(或其一个或多个方面)或关于本文所示或所述的其它示例(或其中一个或更多个方面)所示或描述的那些元件(或其的一个或更少个方面)的任何组合或排列的示例。
如果本文件与通过引用并入的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”用于包括一个或多个，与“至少一个”或“一个或更多”的任何其他实例或用法无关，这在专利文件中是常见的，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其”用作各自术语“包含”和“其中”的简明英语等价物。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即系统、装置、物品、组合物、配方，包括除了在权利要求中的这样的术语之后列出的那些元素之外的元素的工艺仍然被认为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
以上描述旨在说明，而不是限制性的。例如，上述实例(或其一个或多个方面)可以彼此组合使用。可以使用其他实现方式，例如由本领域普通技术人员在回顾以上描述时使用。提供摘要是为了符合《美国联邦法规》第37卷第1.72(b)节的规定，使读者能够快速确定技术披露的性质。提交本文件时有一项谅解，即本文件不用于解释或限制权利要求的范围或含义。此外，在以上详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意图使无人认领的公开特征对任何权利要求都是必不可少的。相反，本发明的主题可以在于特定公开的实现方式的少于所有的特征。因此，以下权利要求在此作为示例或实施方式并入详细描述中，每个权利要求独立地作为单独的实施方式，并且可以设想这样的实施方式可以以各种组合或排列彼此组合。本发明的范围应当参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。

Claims (24)

1.一种半导体器件，包括一个或多个导电部件以控制所述半导体器件的电特性，该半导体器件包括：
基板；
第一化合物半导体层，设置在所述基板的表面上，所述第一化合物半导体层由第一化合物半导体材料构成，所述材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素；
第二化合物半导体层，设置在所述第一化合物半导体层上，所述第二化合物半导体层由包括不同于所述第一组元素的第二组元素的第二化合物半导体材料构成，所述第二族元素具有一种或多种第二13族元素和一种或多种第二15族元素；和
导电部件，设置在所述第一化合物半导体层内并且位于距所述第一化合物半导体层和所述第二化合物半导体层的界面至少约10纳米(nm)的距离处。
2.根据权利要求1所述的半导体器件，其中所述第一化合物半导体层包括第一部分和第二部分，所述第一部分包括所述导电部件，并且所述第二部分不含导电部件。
3.根据权利要求2所述的半导体器件，其中所述第一部分包括第一掺杂剂，并且所述第二部分包括不同于所述第一掺杂剂的第二掺杂剂。
4.根据权利要求3所述的半导体器件，其中所述第一掺杂剂包括碳掺杂剂，并且所述第二掺杂剂包括硅掺杂剂。
5.根据权利要求2所述的半导体器件，其中所述第一部分的第一厚度大于所述第二部分的第二厚度。
6.根据权利要求1所述的半导体器件，包括设置在源极区域上的源极电接触、设置在栅极区域上的栅极电接触和设置在漏极区域上的漏极电接触；并且其中：
所述源极电接触包括第一基极区域和第一台阶区域，所述第一台阶区域远离所述第一基极区域并朝向所述栅极电接触延伸；
第一台阶区域设置在所述第二化合物半导体层中，并且所述第一基极区域设置在所述第一化合物半导体层和所述第二化合物半导体层中；
所述漏极电接触包括第二基极区域和第二台阶区域，所述第二台阶区域远离所述第二基极区域并朝向所述栅极电接触延伸；和
第二台阶区域设置在所述第二化合物半导体层中，并且所述第二基极区域设置在所述第一化合物半导体层和所述第二化合物半导体层中。
7.根据权利要求6所述的半导体器件，其中所述导电部件是第一导电部件，并且所述半导体器件包括第二导电部件，所述第一导电部件设置在所述第一化合物半导体层的对应于所述源极电接触的第一区域中，并且所述第二导电部件设置在所述第一化合物半导体层的对应于所述漏极电接触的第二区域中。
8.根据权利要求7所述的半导体器件，其中所述第一化合物半导体层的第三区域设置在所述第一化合物半导体层的第一区域和所述第一化合物半导体层的第二区域之间，所述第一化合物半导体层的与所述栅极电接触相对应的第三区域不包括所述第一导电部件和不包括所述第二导电部件。
9.根据权利要求8所述的半导体器件，其中：
相对于所述第一化合物半导体层和所述第二化合物半导体层的界面形成第一二维电子气(2DEG)层；
相对于所述第一导电部件形成第二2DEG层；和
相对于所述第二导电部件形成第三2DEG层。
10.根据权利要求9所述的半导体器件，其中所述第一区域和所述第三区域的电荷密度大于所述第二区域的附加电荷密度。
11.根据权利要求7所述的半导体器件，其中所述第一导电部件和所述第二导电部件设置为距所述第一化合物半导体层和所述第二化合物半导体层的界面至少阈值距离，所述阈值距离为至少约50nm。
12.根据权利要求6所述的半导体器件，其中：
所述导电部件设置在所述第一化合物半导体层的与所述源极电接触相对应的区域中；和
所述导电部件的边缘向上延伸到所述栅极电接触的靠近所述源极电接触的边缘。
13.根据权利要求6所述的半导体器件，其中所述导电部件设置在所述第一化合物半导体层的与所述栅极电接触相对应的区域中。
14.根据权利要求13所述的半导体器件，其中：
相对于所述第一化合物半导体层和所述第二化合物半导体层的界面形成二维电子气(2DEG)层；和
所述导电部件耗尽2DEG的与所述栅极电接触相对应的部分。
15.根据权利要求13所述的半导体器件，其中所述半导体器件被配置为用作增强模式器件。
16.根据权利要求12所述的半导体器件，其中所述导电部件位于距所述第一化合物半导体层和所述第二化合物半导体层的界面不大于阈值距离的位置，所述阈值距离不大于约45nm。
17.根据权利要求1-16中任一项所述的半导体器件，其中：
所述第一化合物半导体层包括氮化镓(GaN)；
所述第二化合物半导体层包括氮化铝镓(AlGaN)；和
所述导电部件包括氮化铝(AlN)。
18.一种用于控制半导体器件的电特性的方法，所述方法包括：
在基板上形成第一化合物半导体层，所述第一化合物半导体层由第一化合物半导体材料组成，所述材料包括具有一种或多种第一13族元素和一种或多种第一15族元素的第一组元素；
根据掩模层的图案在所述第一化合物半导体层中形成一个或多个导电部件，以产生改性的第一化合物半导体层；
在所述改性的第一化合物半导体层上形成第二化合物半导体层，所述第二化合物半导体层由所述第一化合物半导体材料构成，所述第一半导体材料包括具有所述一种或多种第一13族元素和所述一种或多个第15族元素的第一组元素；和
在所述第二化合物半导体层上形成第三化合物半导体层，所述第三化合物半导体层由包括与所述第一组元素不同的第二组元素的第二化合物半导体材料构成，所述第二组元素具有一种或多种第二13族元素和一种或多种第二15族元素。
19.根据权利要求18所述的方法，包括形成包括源极电接触、栅极电接触和漏极电接触的多个半导体器件特征。
20.根据权利要求19所述的方法，其中所述源极电接触通过以下步骤形成：
蚀刻所述第三化合物半导体层的第一部分，所述第一部分对应于所述源极电接触的基极区域的第一部分并且对应于所述源极电接触的台阶区域，所述台阶区域远离所述基极区域并且朝向所述栅极电接触延伸；
蚀刻所述第三化合物半导体层的第二部分，所述第二部分对应于所述源极电接触的所述基极区域的第二部分；
蚀刻所述第二化合物半导体层的与所述源极电接触的基极区域的第三部分相对应的部分；和
蚀刻所述第一化合物半导体层的与所述源极电接触的基极区域的第四部分相对应的部分；和
其中所述漏极电接触通过以下方式形成：
蚀刻所述第三化合物半导体层的第三部分，该第三部分对应于所述漏极电接触的基极区域的第一部分并且对应于所述漏极电接触的台阶区域，所述台阶区域远离所述基极区域并且朝向所述栅极电接触延伸；
蚀刻所述第三化合物半导体层的第四部分，所述第四部分对应于所述漏极电接触的基极区域的第二部分；
蚀刻所述第二化合物半导体层的附加部分，所述附加部分对应于所述漏极电接触的基极区域的第三部分；和
蚀刻所述第一化合物半导体层的附加部分，所述附加部分对应于所述漏极电接触的基极区域的第四部分。
21.根据权利要求18所述的方法，其中：
所述一个或多个导电部件包括：
第一导电部件，设置在所述第一化合物半导体层的对应于所述源极电接触的第一区域中；和
第二导电部件，设置在所述第一化合物半导体层的对应于所述漏极电接触的第二区域中；和
所述第一化合物半导体层的第三区域设置在所述第一区域和所述第二区域之间，并且不含所述第一导电部件和所述第二导电部件。
22.根据权利要求18所述的方法，其中所述一个或多个导电部件包括导电部件，设置在所述第一化合物半导体层的与所述栅极电接触相对应的区域中。
23.根据权利要求18所述的方法，其中所述一个或多个导电部件是使用一种或多种注入工艺形成的。
24.根据权利要求18-23中任一项所述的方法，包括：
使用一种或多种外延生长工艺形成所述第一化合物半导体层；
在所述第一化合物半导体层内形成所述一个或多个导电部件之后，使用一种或多种第二外延生长工艺形成所述第二化合物半导体层；和
使用一种或多种第三外延生长工艺形成所述第三化合物半导体层。
CN202180080932.XA 2020-12-02 2021-12-02 具有导电部件以控制电气特性的化合物半导体器件 Pending CN116711083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063120556P 2020-12-02 2020-12-02
US63/120,556 2020-12-02
PCT/US2021/061644 WO2022120072A1 (en) 2020-12-02 2021-12-02 Compound semiconductor devices with a conductive component to control electrical characteristics

Publications (1)

Publication Number Publication Date
CN116711083A true CN116711083A (zh) 2023-09-05

Family

ID=81854562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180080932.XA Pending CN116711083A (zh) 2020-12-02 2021-12-02 具有导电部件以控制电气特性的化合物半导体器件

Country Status (6)

Country Link
US (1) US20240097016A1 (zh)
EP (1) EP4256615A4 (zh)
JP (1) JP2023551728A (zh)
KR (1) KR20230110537A (zh)
CN (1) CN116711083A (zh)
WO (1) WO2022120072A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411461A1 (en) * 2022-06-15 2023-12-21 Texas Instruments Incorporated Gan device with extended drain contact

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1938385B1 (en) * 2005-09-07 2014-12-03 Cree, Inc. Transistors with fluorine treatment
JP5158470B2 (ja) * 2006-08-14 2013-03-06 独立行政法人産業技術総合研究所 窒化物半導体デバイスの作製方法
JP5596495B2 (ja) * 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR20140110616A (ko) * 2013-03-08 2014-09-17 삼성전자주식회사 고 전자이동도 트랜지스터 소자
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
CN107785243B (zh) * 2016-08-26 2023-06-20 住友电工光电子器件创新株式会社 形成氮化物半导体层的工艺
TWI661554B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
KR102211209B1 (ko) * 2018-11-30 2021-02-03 한국산업기술대학교산학협력단 질화알루미늄 기반 트랜지스터의 제조 방법
US20200219871A1 (en) * 2019-01-07 2020-07-09 Semiconductor Components Industries, Llc Electronic Device Including a HEMT Including a Buried Region

Also Published As

Publication number Publication date
KR20230110537A (ko) 2023-07-24
EP4256615A1 (en) 2023-10-11
WO2022120072A1 (en) 2022-06-09
EP4256615A4 (en) 2024-05-29
JP2023551728A (ja) 2023-12-12
US20240097016A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US8946780B2 (en) Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US10707324B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
US9281204B2 (en) Method for improving E-beam lithography gate metal profile for enhanced field control
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
US20220093779A1 (en) Gallium nitride enhancement mode device
US10553697B1 (en) Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
CN111883589A (zh) 用于hemt器件的侧壁钝化
WO2010068554A2 (en) Semiconductor heterostructure diodes
JP2019517734A (ja) 多段表面パッシベーション構造及びそれを製造するための方法
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
US11502170B2 (en) Semiconductor device and manufacturing method thereof
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
KR20090029897A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN116711083A (zh) 具有导电部件以控制电气特性的化合物半导体器件
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
TWM508782U (zh) 半導體裝置
US20230215912A1 (en) Semiconductor device and method for manufacturing the same
US20240213239A1 (en) High-electron-mobility transistor device with integrated p-n layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination