DE102015119515B4 - Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren - Google Patents

Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren Download PDF

Info

Publication number
DE102015119515B4
DE102015119515B4 DE102015119515.1A DE102015119515A DE102015119515B4 DE 102015119515 B4 DE102015119515 B4 DE 102015119515B4 DE 102015119515 A DE102015119515 A DE 102015119515A DE 102015119515 B4 DE102015119515 B4 DE 102015119515B4
Authority
DE
Germany
Prior art keywords
iii
nitride
barrier
structured
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015119515.1A
Other languages
English (en)
Other versions
DE102015119515A1 (de
Inventor
Gilberto Curatola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015119515A1 publication Critical patent/DE102015119515A1/de
Application granted granted Critical
Publication of DE102015119515B4 publication Critical patent/DE102015119515B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verbundhalbleiterbauelement, das aufweist:einen III-Nitrid-Puffer (102);eine III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht;eine Source (108) und ein Drain (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal verbunden sind;ein Gate (118) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112) zwischen der Source (108) und dem Drain (110);eine strukturierte III-Nitrid-Rückseitenbarriere (100), die in dem III-Nitrid-Puffer (102) vergraben ist, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (118) hinaus in Richtung Drain (110) erstreckt und vor dem Drain (110) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (122) des III-Nitrid-Puffers (102) lateral von dem Drain (110) beabstandet ist;eine Feldplatte (118), die über dem Gate (114) angeordnet ist, elektrisch von dem Gate (114) isoliert ist und elektrisch mit der Source (108) oder dem Gate (114) verbunden ist,wobei sich die Feldplatte (118) lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt undwobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über die Feldplatte (118) hinaus in Richtung Drain (110) erstreckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft III-Nitrid-Halbleiterbauelemente, insbesondere Rückseitenbarrieren für III-Nitrid-Halbleiterbauelemente.
  • HINTERGRUND
  • GaN-basierte HEMTs (High Electron Mobility Transistors) mit einem gleichförmigen AlGaN-Puffer, üblicherweise auch als AlGaN-Rückseitenbarriere (back barrier) bezeichnet, sind als Alternative für den gewöhnlichen HEMT auf einem reinen GaN-Puffer mit dem Hauptziel vorgeschlagen worden, Durchgriffseffekte zu reduzieren und den Source-Drain-Leckstrom in Aus-Zustandsbedingungen zu reduzieren. Gleichförmige AlGaN-Rückseitenbarrieren sind auch in Verbindung mit selbstsperrenden Bauelementkonzepten mit dem zusätzlichen Zweck verwendet worden, die Bauelementschwellwertspannung als Effekt des zusätzlichen Quantum-Confinements von Trägern zwischen der AlGaN-Hauptbarriere und der AlGaN-Rückseitenbarriere zu erhöhen.
  • Die Reduktion des größten elektrischen Felds in Anwesenheit einer gleichförmigen AlGaN-Rückseitenbarriere ist hauptsächlich auf die Lochakkumulation in Aus-Zustandsbedingungen zurückzuführen. Akkumulierte Löcher wirken effektiv als eine rückseitige Feldplatte, die die auf der Drainseite angelegte hohe Spannung abschirmt und das elektrische Feld im Gategebiet dramatisch reduziert. Wenngleich die Lochakkumulation beim Reduzieren des größten elektrischen Felds im Bauelement sehr effektiv ist, ist dies für die Bauelementleistung abträglich. Tatsächlich führt die Lochakkumulation zu einer Reduktion der effektiven Pufferdicke, was wiederum zu einem großen Anstieg bei der Bauelementkapazität und folglich zu einer Verschlechterung der Bauelementleistung führt. Eine größere Bauelementkapazität ist nicht nur deshalb abträglich, weil sie einen allgemeinen Anstieg bei der Gesamtbauelementausgangskapazität impliziert, sondern weil sie auch höhere Risiken von unerwünschten falschen Einschalteffekten impliziert. Im typischen Fall eines GaN-HEMT mit einer gleichförmigen Rückseitenbarriere beträgt der Al-Gehalt in der Rückseitenbarriere nur einige wenige Prozent (z.B. 3-4%). Infolgedessen ist der Effekt der Lochakkumulation und der Durchschlagsreduktion nur marginal. Falls andererseits die gleichförmige Rückseitenbarriere zum Reduzieren des elektrischen Gesamtfelds verwendet werden soll, muss der Al-Gehalt erhöht werden, was zu den oben erwähnten Problemen führt.
  • Die DE 10 2012 224 047 A1 beschreibt ein Verbundhalbleiterbauelement mit einer vergrabenen Feldplatte, die in einem Puffergebiet angeordnet ist, an ein Sourcegebiet angeschlossen ist und die sich in einer lateralen Richtung bis unter ein Gate oder bis über das Gate hinaus in Richtung eines Draingebiets erstreckt.
  • Die DE 10 2014 005 729 A1 beschreibt ein Verbundhalbleiterbauelement, das in einer Kanalschicht (Puffergebiet) direkt unterhalb eines einem Draingebiet zugewandten Endes einer Gateelektrode eine eingebettete Schicht aufweist. Diese eingebettete Schicht ist dazu ausgebildet, ein elektrisches Potential eines zweidimensionalen Elektronengases (2DEG) zu erhöhen.
  • ZUSAMMENFASSUNG
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verbundhalbleiterbauelement zur Verfügung zu stellen, bei dem die oben erläuterten Probleme nicht auftreten. Diese Aufgabe wird jeweils durch ein Halbleiterbauelement gemäß einem der Ansprüche 1, 15, 16, 17 und 18 gelöst.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detailliert.
    • 1 veranschaulicht eine Schnittansicht einer Ausführungsform eines Verbundhalbleiterbauelements mit einer strukturierten III-Nitrid-Rückseitenbarriere.
    • 2, die die 2A bis 2E enthält, veranschaulicht ein Verfahren zum Herstellen des in 1 gezeigten Verbundhalbleiterbauelements.
    • 3 veranschaulicht eine Schnittansicht einer weiteren Ausführungsform eines Verbundhalbleiterbauelements mit einer strukturierten III-Nitrid-Rückseitenbarriere.
    • 4 veranschaulicht eine Schnittansicht noch einer weiteren Ausführungsform eines Verbundhalbleiterbauelements mit einer strukturierten III-Nitrid-Rückseitenbarriere.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen stellen ein Verbundhalbleiterbauelement mit einer in dem III-Nitrid-Puffer des Bauelements vergrabenen strukturierten (patterned) III-Nitrid-Rückseitenbarriere (back barrier) bereit. Die Dicke, Länge, laterale Erstreckung, der Al-Gehalt und der vertikale Abstand der strukturierten III-Nitrid-Rückseitenbarriere bezüglich des Kanals können jeweils so gewählt werden, dass die strukturierte III-Nitrid-Rückseitenbarriere die Zuverlässigkeit des Bauelements durch Reduzieren des Aufbaus eines elektrischen Felds innerhalb der III-Nitrid-Barriere des Bauelements erhöht, ohne die Bauelementleistung zu reduzieren. Beispielsweise kann die laterale Erstreckung der strukturierten III-Nitrid-Rückseitenbarriere in Abhängigkeit von dem jeweiligen Gatemodul, das für das Verbundhalbleiterbauelement verwendet wird, und auch gemäß der Gestalt und Erstreckung einer etwaigen, in dem Bauelement enthaltenen Feldplatte sorgfältig gewählt werden.
  • In dem Ausdruck „III-Nitrid“ bezieht sich „III“ auf die Gruppe III des Periodensystems der Elemente. Ein „III-Nitrid“ oder „Gruppe-III-Nitrid“ bezieht sich auf einen Verbundhalbleiter, der Stickstoff (N) und mindestens ein Gruppe-III-Element enthält, einschließlich Aluminium (Al), Gallium (Ga), Indium (In) und Bor (B) und einschließlich unter anderem beliebiger ihrer Legierungen wie etwa Aluminiumgalliumnitrid (AlxGa(1-x)N), Indiumgalliumnitrid (InyGa(1-y)N), Aluminiumindiumgalliumnitrid (AlxlnyGa(1-x-y)N), Galliumarsenidphosphidnitrid (GaAsaPbN(1-a-b)) und Aluminiumindiumgalliumarsenidphosphidnitrid (AlxlnyGa(1-x-y)AsaPbN(1-a-b)), als Beispiel. Aluminiumgalliumnitrid und AlGaN beziehen sich auf eine durch die Formel AlxGa(1-x)N beschriebene Legierung, wobei 0 < x < 1.
  • 1 veranschaulicht eine Schnittansicht einer Ausführungsform eines Verbundhalbleiterbauelements mit einer strukturierten III-Nitrid-Rückseitenbarriere 100, die in einem III-Nitrid-Puffer 102 des Bauelements vergraben ist. Der III-Nitrid-Puffer 102 bildet zusammen mit mindestens einer III-Nitrid-Barriere 104 einen Heterostrukturkörper 106. Der Heterostrukturkörper 106 enthält auch eine Source 108 und ein Drain 110, die voneinander beabstandet sind. Die III-Nitrid-Barriere 104 besitzt einen anderen Bandabstand als der III-Nitrid-Puffer 102, so dass ein zweidimensionaler Ladungsträgergaskanal 112 entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer 102 und der III-Nitrid-Barriere 104 entsteht. Der zweidimensionale Ladungsträgergaskanal 112 verbindet die Source 108 und das Drain 110 elektrisch. Die Ausdrücke „Source“ und „Drain“, wie sie hierin verwendet werden, beziehen sich auf jeweilige dotierte Gebiete des Bauelements oder auf jeweilige Elektroden, falls keine dotierten Gebiete vorgesehen sind. Beispielsweise besitzen typische HEMTs ohmsche Source- und Drainkontakte, die auf einer Metalllegierung basieren, die keine zusätzliche Dotierung erfordert. Es gibt auch die Option, dass Source- und Draingebiet zum Beispiel mit Si zu dotieren, so dass unter dem ohmschen Kontakt ein n+-Gebiet vorliegt und deshalb der Gesamtkontaktwiderstand von Hoch- oder Niederspannungstransistoren gesenkt wird. Je niedriger der Drain-Source-Widerstand (RDSON) des Transistors, umso geringer muss der Beitrag sein, der von dem Kontaktwiderstand kommt. Dies ist der Fall bei Niederspannungstransistoren, die im Allgemeinen einen sehr niedrigen RDSON aufweisen.
  • In jedem Fall ist ein Gate 114 zum Steuern des zweidimensionalen Ladungsträgergaskanals 112 vorgesehen. Das Gate 114 kann ein planares oder Grabengate in direktem Kontakt mit dem Heterostrukturkörper 106 sein oder es kann durch ein Isoliermaterial 116 wie etwa Siliziumnitrid von dem Heterostrukturkörper 106 elektrisch isoliert sein, wie in 1 gezeigt. Der Transistor kann ein selbstleitender oder selbstsperrender sein. Beispielsweise kann im Fall eines selbstsperrenden pGaN-Bauelements das Gate 114 auf einer p-dotierten GaN-Schicht (nicht gezeigt) platziert werden, die auf der III-Nitrid-Barriere 104 angeordnet ist. Diese zusätzliche pGaN-Schicht kann so strukturiert werden, dass sie nur unter dem Gate 114 platziert wird. Im Allgemeinen können die hierin beschriebenen Ausführungsformen sowohl auf selbstleitende als auch selbstsperrende Transistoren angewendet werden.
  • Das Verbundhalbleiterbauelement kann weiterhin eine Feldplatte 118 enthalten, die zwischen der Source 108 und dem Drain 110 angeordnet ist. Die Feldplatte 118 kann aus einem Halbleitermaterial oder Metall bestehen und ist elektrisch von dem Gate 114 isoliert. Die Feldplatte 118 kann zum Beispiel über einen Kontakt 120 elektrisch mit der Source 108 oder mit dem Gate 114 verbunden sein und ist konfiguriert zum mindestens teilweisen Kompensieren von geladenen Dotierungsatomen im Drain 110, wenn sich der Transistor im Aus-Zustand befindet, d.h., der Kanal 112 unterbrochen und eine Sperrspannung an das Drain 110 angelegt ist. Die in 1 gezeigte Feldplattenkonfiguration ist lediglich ein Beispiel. Jede gewünschte Feldplattenkonfiguration kann verwendet werden. Beispielsweise kann die Feldplatte 118 andere Gestalten besitzen. Es kann mehr als eine Feldplatte 118 geben, die entweder mit der Source 108 oder dem Gate 114 verbunden sein kann.
  • Das Verbundhalbleiterbauelement enthält auch die strukturierte III-Nitrid-Rückseitenbarriere 100. Die strukturierte III-Nitrid-Rückseitenbarriere 100 ist in dem III-Nitrid-Puffer 102 vergraben und erstreckt sich um eine Distanz e1 lateral über den Rand des Gate 114 zum Drain 110. Die strukturierte III-Nitrid-Rückseitenbarriere 100 endet vor dem Drain 110, so dass die strukturierte III-Nitrid-Rückseitenbarriere 100 um ein Gebiet 122 des III-Nitrid-Puffers 102 von dem Drain 100 lateral beabstandet ist. Die strukturierte III-Nitrid-Rückseitenbarriere 100 kann auch lateral vor der Source 108 enden, so dass die strukturierte III-Nitrid-Rückseitenbarriere 100 um ein anderes Gebiet 124 des III-Nitrid-Puffers 102 lateral von der Source 108 beabstandet ist. Mit einer derartigen Konfiguration besitzt die strukturierte III-Nitrid-Rückseitenbarriere 100 effektiv die Form eines innerhalb des III-Nitrid-Puffers 102 vergrabenen Inselgebiets. Die strukturierte III-Nitrid-Rückseitenbarriere 100 bewirkt eine Reduktion bei dem größten elektrischen Feld innerhalb des Bauelements aufgrund von Lochakkumulation in Aus-Zustandsbedingungen. Die akkumulierten Löcher wirken effektiv als eine rückseitige Feldplatte, die die an den Drain 110 angelegte Hochspannung im Aus-Zustand abschirmt und das elektrische Feld im Gategebiet dramatisch reduziert. Die Dicke (d), die Länge (L), die laterale Erstreckung (e1/e2), der Al-Gehalt und der vertikale Abstand (v) der strukturierten III-Nitrid-Rückseitenbarriere 100 bezüglich des Kanals 112 können so gewählt werden, dass die strukturierte III-Nitrid-Rückseitenbarriere 100 die Zuverlässigkeit des Bauelements durch Reduzieren des Ausbaus eines elektrischen Felds innerhalb der III-Nitrid-Barriere 104 des Bauelements erhöht, ohne die Bauelementleistung zu beeinträchtigen. Die strukturierte III-Nitrid-Rückseitenbarriere 100 zieht das Leitungsband der III-Nitrid-Barriere 104 hoch, was zu einer Quantenmulde führt, die Elektronen einschließt und deshalb eine verringerte Leckage im Verbundhalbleiterbauelement bewirkt.
  • Bei einer Ausführungsform ist das Verbundhalbleiterbauelement ein GaN-basierter HEMT. Insbesondere bezüglich der GaN-Technologie ergeben die Anwesenheit von Polarisationsladungen und Verformungseffekten in einem GaNbasierten Heterostrukturkörper aufgrund einer spontanen und piezoelektrischen Polarisation ein zweidimensionales Ladungsträgergas im Heterostrukturkörper 106, das durch sehr hohe Trägerdichte und Trägermobilität gekennzeichnet ist. Das zweidimensionale Ladungsträgergas wie etwa ein 2DEG oder 2DHG bildet den leitenden Kanal 112 des Bauelements nahe der Grenzfläche zwischen der III-Nitrid-Barriere 104, zum Beispiel einer GaN-Legierungsbarriere wie etwa AlGaN, InAlGaN, InAlN usw., und dem III-Nitrid-Puffer 102, z.B. einem GaN-Puffer. Eine dünne AlN-Schicht von z.B. 1-2 nm kann zwischen dem GaN-Puffer 102 und der GaN-Legierungsbarriere 104 vorgesehen werden, um die Legierungsstreuung zu minimieren und die 2DEG-Mobilität zu erhöhen. In einem breiten Sinne kann das hier beschriebene Verbundhalbleiterbauelement aus einem beliebigen binären, ternären oder quaternären III-Nitrid-Verbundhalbleitermaterial ausgebildet werden, wo piezoelektrische Effekte für das Bauelementkonzept verantwortlich sind. Der GaN-Puffer 102 kann auf einem Halbleitersubstrat wie etwa einem Si-, SiC- oder Saphirsubstrat hergestellt werden, auf dem eine Keimbildungsschicht (Keimschicht) wie etwa eine AlN-Schicht zum Bereitstellen einer thermischen und Gitteranpassung an den GaN-Puffer 102 ausgebildet werden kann.
  • Das Verbundhalbleiterbauelement kann auch AlInN-/AlN-/GaN-Barrieren-/Abstandshalter-/Pufferschichtstrukturen besitzen. Im Allgemeinen kann das Verbundhalbleiterbauelement unter Verwendung einer beliebigen geeigneten III-Nitrid-Technologie wie etwa GaN realisiert werden, die die Ausbildung von Inversionsgebieten entgegengesetzter Polarität aufgrund piezoelektrischer Effekte gestattet. Das Gate 114 steuert den leitenden oder nicht leitenden Zustand des zweidimensionalen Ladungsträgergaskanals 112. Der Kanal 112 eines selbstsperrenden HEMT ist bei Fehlen einer an das Gate 114 angelegten Spannung unterbrochen und in der Anwesenheit einer geeigneten Gatespannung für ein selbstleitendes Bauelement unterbrochen. Bei einer Ausführungsform umfasst der III-Nitrid-Puffer 102 GaN, die III-Nitrid-Barriere 104 umfasst AlGaN und die in dem III-Nitrid-Puffer 102 vergrabene strukturierte III-Nitrid-Rückseitenbarriere 100 umfasst AlGaN. Bei einer weiteren Ausführungsform umfasst die III-Nitrid-Barriere 104 AlN oder InAlN anstelle von AlGaN und die strukturierte III-Nitrid-Rückseitenbarriere 100 umfasst das gleiche oder ein anderes Al-haltiges Material wie die III-Nitrid-Barriere 104 (z.B. AlGaN, AlN, InAlN usw.).
  • In jedem Fall besitzt die strukturierte III-Nitrid-Rückseitenbarriere 100 eine der III-Nitrid-Barriere 104 zugewandte Oberseite 126, eine der Oberseite 126 gegenüberliegende Unterseite 128, einen sich zwischen der Ober- und der Unterseite 126, 128 erstreckenden und dem Drain 110 zugewandten ersten lateralen Rand 130 und einen sich zwischen der Ober- und der Unterseite 126, 128 erstreckenden und dem Source 108 zugewandten zweiten lateralen Rand 132. Mindestens die Oberseite 126, der erste laterale Rand 130 und der zweite laterale Rand 132 der strukturierten III-Nitrid-Rückseitenbarriere 100 sind von dem III-Nitrid-Puffer 102 bedeckt. Bei der in 1 gezeigten Ausführungsform ist auch die Unterseite 128 der strukturierten III-Nitrid-Rückseitenbarriere 100 von dem III-Nitrid-Puffer 102 bedeckt. Die strukturierte III-Nitrid-Rückseitenbarriere 100 erstreckt sich um eine Distanz e1 lateral über das Gate 114 zum Drain 110. Im Fall der Anwesenheit der Feldplatte 118 erstreckt sich die Feldplatte 118 lateral über das Gate 114 zum Drain 110 und die strukturierte III-Nitrid-Rückseitenbarriere 100 erstreckt sich um eine Distanz e2 lateral über die Feldplatte 118 zum Drain 110, wie in 1 gezeigt.
  • Als nächstes werden verschiedene Konfigurationsausführungsformen für die strukturierte III-Nitrid-Rückseitenbarriere 100 beschrieben, die zu einer verbesserten Gesamtbauelementleistung und einem viel geringeren größten elektrischen Feld im Bauelement führen. In einem Fall liegt der Al-Gehalt der strukturierten III-Nitrid-Rückseitenbarriere 100 im Bereich zwischen 4% und 50%, z.B. zwischen 20% und 30%. Die strukturierte III-Nitrid-Rückseitenbarriere 100 kann sich um eine Distanz (e1) zwischen 0,5 µm und 2 µm lateral über den Rand des Gate 114 zum Drain 110 erstrecken. Falls die Feldplatte 118 vorgesehen ist, kann sich die strukturierte III-Nitrid-Rückseitenbarriere 100 um eine Distanz (e2) zwischen 0,5 µm und 2 µm lateral über den Rand der Feldplatte 118 zum Drain 110 erstrecken. Die strukturierte III-Nitrid-Rückseitenbarriere 100 kann eine Dicke (d) von mindestens 0,5 µm besitzen. Die strukturierte III-Nitrid-Rückseitenbarriere 100 kann um eine Distanz (v) zwischen 100 nm und 500 nm vertikal von dem zweidimensionalen Ladungsträgergaskanal 112 beabstandet sein.
  • Jede dieser Konfigurationsausführungsformen kann individuell oder in Verbindung mit einer oder mehreren der anderen Konfigurationsausführungsformen implementiert werden. Beispielsweise kann die strukturierte III-Nitrid-Rückseitenbarriere 100 einen Al-Gehalt besitzen, der im Bereich zwischen 4% und 50% liegt, sich um 0,5 µm bis 2 µm lateral über den Rand der Feldplatte 118 zum Drain 110 erstrecken und eine Dicke von mindestens 0,5 µm besitzen. Zusätzlich kann die strukturierte III-Nitrid-Rückseitenbarriere 100 auch um 100 nm bis 500 nm vertikal von dem zweidimensionalen Ladungsträgergaskanal 112 beabstandet sein. Noch weitere Kombinationen dieser Konfigurationsparameter werden in Betracht gezogen und liegen innerhalb des Schutzbereichs der vorliegenden Anmeldung und hängen von den jeweiligen Designanforderungen für das betrachtete Bauelement ab.
  • 2, die die 2A bis 2E beinhaltet, veranschaulicht eine Ausführungsform zum Herstellen des in 1 gezeigten Verbundhalbleiterbauelements.
  • In 2A ist eine Keimbildungsschicht (Keimschicht) 600 wie etwa eine AlN-Schicht auf einem Halbleitersubstrat 602 wie etwa einem Si-, SiC- oder Saphirsubstrat ausgebildet. Die Keimbildungsschicht (Keimschicht) 600 sorgt für eine thermische und Gitteranpassung für ein erstes III-Nitrid-Material 604 wie etwa auf dem Substrat 602 ausgebildetes GaN. Ein zweites III-Nitrid-Material 606 wie etwa AlGaN, InAlGaN, InAlN usw. ist auf dem ersten III-Nitrid-Material 604 ausgebildet. Das zweite III-Nitrid-Material 606 besitzt einen anderen Bandabstand als das erste III-Nitrid-Material 604 und wird später maskiert und geätzt, um die strukturierte III-Nitrid-Rückseitenbarriere 100 auszubilden. Das erste und zweite III-Nitrid-Material 604, 606 können durch einen beliebigen standardmäßigen epitaxialen Aufwachsabscheidungsprozess wie etwa MOCVD (Metalorganic Vapour Phase Epitaxy), MBE (Molecular Beam Epitaxy) usw. oder einen beliebigen anderen geeigneten III-Nitrid-Material-Ausbildungsprozess ausgebildet werden. Das erste III-Nitrid-Material 604 bildet das Puffergebiet des Bauelements und kann unter Verwendung eines beliebigen standardmäßigen Prozesses ausgebildet werden, wie etwa auf einem Siliziumsubstrat aufgewachsen werden (Supergitter (superlattice), abgestufter Puffer (graded buffer) usw.).
  • In 2B wird eine Maske 608 wie etwa eine Photoresistmaske auf dem zweiten III-Nitrid-Material 606 ausgebildet. Die Maske 608 wird strukturiert, um einen Teil des zweiten III-Nitrid-Materials 606 zu schützen und den Rest des zweiten III-Nitrid-Materials 606 zu exponieren.
  • In 2C wird der durch die Maske 608 ungeschützte Teil des zweiten III-Nitrid-Materials 606 zum Beispiel durch Ätzen oder einen beliebigen anderen standardmäßigen III-Nitrid-Material-Entfernungsprozess entfernt. Jede verbleibende Insel des zweiten III-Nitrid-Materials 606 bildet eine strukturierte III-Nitrid-Rückseitenbarriere 100. Die Dicke, Länge, laterale Erstreckung, der Al-Gehalt und der vertikale Abstand der strukturierten III-Nitrid-Rückseitenbarriere 100 bezüglich des Kanals können jeweils individuell, in verschiedenen Kombinationen oder kollektiv wie zuvor hierin beschrieben abgestimmt werden, um das gewünschte elektrische Feld und das gewünschte Leistungsverhalten für das hergestellte Bauelement zu erhalten.
  • In 2D wird das erste III-Nitrid-Material 604 um und auf jeder strukturierten III-Nitrid-Rückseitenbarriere 100 unter Verwendung von MOCVD, MBE usw. erneut aufgewachsen, so dass das erste III-Nitrid-Material 604 jede strukturierte III-Nitrid-Rückseitenbarriere 100 auf allen Seiten 126, 128, 130, 132 umgibt.
  • In 2E wird eine III-Nitrid-Barrierenschicht 610 wie etwa eine GaN-Legierungsbarriere wie AlGaN, InAlGaN, InAlN usw. auf dem erneut aufgewachsenen III-Nitrid-Puffer 604 ausgebildet. Die Anwesenheit von Polarisationsladungen und Verformungseffekten ergeben ein zweidimensionales Ladungsträgergas 612 nahe der Grenzfläche zwischen dem erneut aufgewachsenem III-Nitrid-Puffer 604 und der III-Nitrid-Barrierenschicht 610. Das zweidimensionale Ladungsträgergas 612 kann je nach der Art des Transistors ein 2DEG oder ein 2DHG sein und liefert den Kanal des Transistors. Die standardmäßige Verarbeitung wird dann fortgesetzt, um die Source, das Drain, das Gate, eine optionale Feldplatte usw. auszubilden, wie auf dem Gebiet der III-Halbleiter wohl bekannt ist, um das in 1 gezeigte Verbundhalbleiterbauelement zu erhalten.
  • 3 veranschaulicht eine Schnittansicht einer weiteren Ausführungsform eines Verbundhalbleiterbauelements mit einer in dem III-Nitrid-Puffer 102 des Bauelements vergrabenen strukturierten III-Nitrid-Rückseitenbarriere 100. Die in 3 gezeigte Ausführungsform ist ähnlich der in 1 gezeigten, doch erstreckt sich die strukturierte III-Nitrid-Rückseitenbarriere 100 zu einer von der III-Nitrid-Barriere 104 abgewandten (Unter-) Seite 103 des III-Nitrid-Puffers 102. Bei einer Ausführungsform ist die Unterseite 128 der strukturierten III-Nitrid-Rückseitenbarriere 100 koplanar zur Unterseite 103 des III-Nitrid-Puffers 102.
  • 4 veranschaulicht eine Schnittansicht einer weiteren Ausführungsform eines Verbundhalbleiterbauelements mit einer in dem III-Nitrid-Puffer 102 des Bauelements vergrabenen strukturierten III-Nitrid-Rückseitenbarriere 100. Die in 4 gezeigte Ausführungsform ist ähnlich der in 1 gezeigten, doch wird die in dem III-Nitrid-Puffer 102 vergrabene strukturierte III-Nitrid-Rückseitenbarriere 100 durch mehr als eine Insel 100', 100" realisiert. Die zwei (oder mehr) III-Nitrid-Rückseitenbarriereninseln 100', 100" sind in 4 in dem III-Nitrid-Puffer 102 vergraben gezeigt. Im Allgemeinen kann die III-Nitrid-Rückseitenbarriere 100 als eine beliebige gewünschte Anzahl separater Inseln implementiert werden, die in dem III-Nitrid-Puffer 102 zwischen der Source 108 und dem Drain 110 lateral voneinander beabstandet sind. Benachbarte der strukturierten III-Nitrid-Rückseitenbarriereninseln 100', 100" sind durch ein Gebiet 700 des III-Nitrid-Puffers 102 voneinander beabstandet. Die dem Drain 110 am nächsten beabstandete strukturierte III-Nitrid-Rückseitenbarriereninsel 100' endet vor dem Drain 110, so dass diese III-Nitrid-Rückseitenbarriereninsel 100' um ein Gebiet 122 des III-Nitrid-Puffers 102 von dem Drain 110 lateral beabstandet ist. Die der Source 108 am nächsten beabstandete strukturierte III-Nitrid-Rückseitenbarriereninsel 100" endet ähnlich vor der Source 108, so dass diese III-Nitrid-Rückseitenbarriereninsel 100" um ein anderes Gebiet 124 des III-Nitrid-Puffers 102 lateral von der Source 108 beabstandet ist.
  • Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren dargestellten einschließen. Weiterhin werden die Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls zum Beschreiben verschiedener Elemente, Gebiete, Sektionen und so weiter verwendet und sollen ebenfalls nicht beschränkend sein. Gleiche Ausdrücke beziehen sich in der Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke „mit“, „enthaltend“, „enthalten“, „umfassend“ und dergleichen offene Ausdrücke, die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/eine/einer“ und „der/die/das“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes feststellt.
  • Angesichts des obigen Bereichs an Varianten und Anwendungen versteht sich, dass die vorliegende Erfindung nicht auf die obige Beschreibung beschränkt ist noch durch die beiliegenden Zeichnungen beschränkt ist. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (19)

  1. Verbundhalbleiterbauelement, das aufweist: einen III-Nitrid-Puffer (102); eine III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht; eine Source (108) und ein Drain (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal verbunden sind; ein Gate (118) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112) zwischen der Source (108) und dem Drain (110); eine strukturierte III-Nitrid-Rückseitenbarriere (100), die in dem III-Nitrid-Puffer (102) vergraben ist, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (118) hinaus in Richtung Drain (110) erstreckt und vor dem Drain (110) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (122) des III-Nitrid-Puffers (102) lateral von dem Drain (110) beabstandet ist; eine Feldplatte (118), die über dem Gate (114) angeordnet ist, elektrisch von dem Gate (114) isoliert ist und elektrisch mit der Source (108) oder dem Gate (114) verbunden ist, wobei sich die Feldplatte (118) lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt und wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über die Feldplatte (118) hinaus in Richtung Drain (110) erstreckt.
  2. Verbundhalbleiterbauelement nach Anspruch 1, bei dem der III-Nitrid-Puffer (102) GaN aufweist, die III-Nitrid-Barriere (104) AlGaN aufweist und die strukturierte III-Nitrid-Rückseitenbarriere (100) AlGaN aufweist.
  3. Verbundhalbleiterbauelement nach Anspruch 1, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) A1 aufweist.
  4. Verbundhalbleiterbauelement nach Anspruch 3, bei dem der Al-Gehalt der strukturierten III-Nitrid-Rückseitenbarriere (100) im Bereich zwischen 4% und 50% liegt.
  5. Verbundhalbleiterbauelement nach Anspruch 4, bei dem der Al-Gehalt der strukturierten III-Nitrid-Rückseitenbarriere (100) im Bereich zwischen 20% und 30% liegt.
  6. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem sich die strukturierte III-Nitrid-Rückseitenbarriere (100) zu einer von der III-Nitrid-Barriere (104) abgewandten Seite des III-Nitrid-Puffers (102) erstreckt.
  7. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem sich die strukturierte III-Nitrid-Rückseitenbarriere (100) um 0,5 µm bis 2 µm lateral über das Gate (118) hinaus in Richtung Drain (110) erstreckt.
  8. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) mindestens 0,5 µm dick ist.
  9. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) zwischen 100 nm und 500 nm von dem zweidimensionalen Ladungsträgergaskanal (112) beabstandet ist.
  10. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem sich die strukturierte III-Nitrid-Rückseitenbarriere (100) zwischen 0,5 µm und 2 µm lateral über die Feldplatte (118) hinaus zum Drain (110) erstreckt.
  11. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) Al aufweist, wobei der Al-Gehalt der strukturierten III-Nitrid-Rückseitenbarriere (100) im Bereich zwischen 4% und 50% liegt, bei dem sich die strukturierte III-Nitrid-Rückseitenbarriere zwischen 0,5 µm und 2 µm lateral über die Feldplatte zum Drain erstreckt und bei dem die strukturierte III-Nitrid-Rückseitenbarriere mindestens 0,5 µm dick ist.
  12. Verbundhalbleiterbauelement nach Anspruch 11, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) zwischen 100 nm und 500 nm von dem zweidimensionalen Ladungsträgergaskanal (112) beabstandet ist.
  13. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 12, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral vor der Source (108) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (124) des III-Nitrid-Puffers (102) lateral von der Source (108) beabstandet ist.
  14. Verbundhalbleiterbauelement nach einem der Ansprüche 1 bis 13, bei dem die strukturierte III-Nitrid-Rückseitenbarriere (100) zwei III-Nitrid-Rückseitenbarriereinseln (100', 100") aufweist, die durch ein Gebiet (700) des III-Nitrid-Puffers (102) voneinander beabstandet sind.
  15. Verbundhalbleiterbauelement, das aufweist: einen III-Nitrid-Puffer (102); eine III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht; eine Source (108) und ein Drain (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal verbunden sind; ein Gate (118) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112) zwischen der Source (108) und dem Drain (110); eine strukturierte III-Nitrid-Rückseitenbarriere (100), die in dem III-Nitrid-Puffer (102) vergraben ist, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (118) hinaus in Richtung Drain (110) erstreckt und vor dem Drain (110) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (122) des III-Nitrid-Puffers (102) lateral von dem Drain (110) beabstandet ist und wobei die die strukturierte III-Nitrid-Rückseitenbarriere (100) mindestens 0,5µm dick ist.
  16. Verbundhalbleiterbauelement, das aufweist: einen III-Nitrid-Puffer (102); eine III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht; eine Source (108) und ein Drain (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal verbunden sind; ein Gate (118) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112) zwischen der Source (108) und dem Drain (110); eine strukturierte III-Nitrid-Rückseitenbarriere (100), die in dem III-Nitrid-Puffer (102) vergraben ist, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (118) hinaus in Richtung Drain (110) erstreckt und vor dem Drain (110) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (122) des III-Nitrid-Puffers (102) lateral von dem Drain (110) beabstandet ist und wobei die strukturierte III-Nitrid-Rückseitenbarriere (100) zwischen 100 nm und 500 nm von dem zweidimensionalen Ladungsträgergaskanal (112) beabstandet ist.
  17. Verbundhalbleiterbauelement, das aufweist: einen III-Nitrid-Puffer (102); eine III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht; eine Source (108) und ein Drain (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal (112) verbunden sind; ein Gate (114) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112); eine strukturierte III-Nitrid-Rückseitenbarriere (100), die in dem III-Nitrid-Puffer (102) vergraben ist, wobei die strukturierte III-Nitrid-Rückseitenbarriere (102) eine der III-Nitrid-Barriere (102) zugewandte Oberseite (126), eine der Oberseite (126) gegenüberliegende Unterseite (128), einen sich zwischen der Ober- und der Unterseite (126, 128) erstreckenden und dem Drain (110) zugewandten ersten lateralen Rand (130) und einen sich zwischen der Ober- und der Unterseite (126, 128) erstreckenden und der Source (108) zugewandten zweiten lateralen Rand (132) aufweist; und eine Feldplatte (118), die über dem Gate (114) angeordnet ist, elektrisch von dem Gate (114) isoliert ist und elektrisch mit der Source (108) oder dem Gate (114) verbunden ist, wobei sich die Feldplatte (118) lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt, wobei mindestens die Oberseite (126), der erste laterale Rand (130) und der zweite laterale Rand (132) der strukturierten III-Nitrid-Rückseitenbarriere (100) durch den III-Nitrid-Puffer (102) bedeckt sind, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt und wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über die Feldplatte (118) hinaus in Richtung Drain (110) erstreckt.
  18. Verfahren zum Herstellen eines Verbundhalbleiterbauelements, wobei das Verfahren aufweist: Ausbilden eines III-Nitrid-Puffers (102) auf einem Substrat; Ausbilden einer im III-Nitrid-Puffer (102) vergrabenen strukturierten III-Nitrid-Rückseitenbarriere (100); Ausbilden einer III-Nitrid-Barriere (104) auf dem III-Nitrid-Puffer (102), wobei die III-Nitrid-Barriere (104) einen anderen Bandabstand als der III-Nitrid-Puffer (102) besitzt, so dass ein zweidimensionaler Ladungsträgergaskanal (112) entlang einer Grenzfläche zwischen dem III-Nitrid-Puffer (102) und der III-Nitrid-Barriere (104) entsteht; Ausbilden einer Source (108) und eines Drains (110), die voneinander beabstandet und elektrisch mit dem zweidimensionalen Ladungsträgergaskanal (112) verbunden sind; Ausbilden eines Gates (114) zum Steuern des zweidimensionalen Ladungsträgergaskanals (112) zwischen der Source (108) und dem Drain (110); Ausbilden einer Feldplatte (118) über dem Gate (114), die elektrisch von dem Gate (114) isoliert ist, wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt und vor dem Drain (110) endet, so dass die strukturierte III-Nitrid-Rückseitenbarriere (100) durch ein Gebiet (122) des III-Nitrid-Puffers (102) lateral von dem Drain (110) beabstandet ist, wobei die Feldplatte (118) elektrisch mit der Source (108) oder dem Gate (114) verbunden ist und sich lateral über das Gate (114) hinaus in Richtung Drain (110) erstreckt und wobei sich die strukturierte III-Nitrid-Rückseitenbarriere (100) lateral über die Feldplatte (118) hinaus in Richtung Drain (110) erstreckt.
  19. Verfahren nach Anspruch 18, bei dem das Ausbilden des III-Nitrid-Puffers (102) auf dem Substrat und das Ausbilden der in dem III-Nitrid-Puffer (102) vergrabenen strukturierten III-Nitrid-Rückseitenbarriere (100) aufweist: Aufwachsen eines ersten III-Nitrid-Materials (604) auf dem Substrat (602); Aufwachsen eines zweiten III-Nitrid-Materials (606) auf dem Substrat (602), wobei das zweite III-Nitrid-Material (606) einen anderen Bandabstand als das erste III-Nitrid-Material (604) besitzt; Entfernen des zweiten III-Nitrid-Materials (606) von einem Teil des ersten III-Nitrid-Materials (604), um die strukturierte III-Nitrid-Rückseitenbarriere (100) auszubilden; und weiteres Aufwachsen des ersten III-Nitrid-Materials (604) um die strukturierte III-Nitrid-Rückseitenbarriere (100) und auf der strukturierten III-Nitrid-Rückseitenbarriere (100), so dass das erste III-Nitrid-Material (604) die strukturierte III-Nitrid-Rückseitenbarriere (100) umgibt.
DE102015119515.1A 2014-11-13 2015-11-12 Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren Active DE102015119515B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/540,463 US9559161B2 (en) 2014-11-13 2014-11-13 Patterned back-barrier for III-nitride semiconductor devices
US14/540,463 2014-11-13

Publications (2)

Publication Number Publication Date
DE102015119515A1 DE102015119515A1 (de) 2016-05-19
DE102015119515B4 true DE102015119515B4 (de) 2021-03-18

Family

ID=55855146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119515.1A Active DE102015119515B4 (de) 2014-11-13 2015-11-12 Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren

Country Status (3)

Country Link
US (1) US9559161B2 (de)
CN (1) CN105609550B (de)
DE (1) DE102015119515B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
US10038051B2 (en) * 2016-02-19 2018-07-31 Infineon Technologies Austria Ag Vertical potential short in the periphery region of a III-nitride stack for preventing lateral leakage
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
US20210126120A1 (en) * 2019-10-23 2021-04-29 Analog Devices, Inc. Modification of electric fields of compound semiconductor devices
CN113257907A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种基于氮化物的双面结构场效应晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224047A1 (de) * 2011-12-20 2013-06-27 Infineon Technologies Austria Ag Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014005729A1 (de) * 2013-04-25 2014-10-30 Mitsubishi Electric Corporation Feldeffekttransistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
CN101976686A (zh) * 2005-06-10 2011-02-16 日本电气株式会社 场效应晶体管
JP5670427B2 (ja) * 2009-04-08 2015-02-18 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8878246B2 (en) 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5879694B2 (ja) * 2011-02-23 2016-03-08 ソニー株式会社 電界効果トランジスタ、半導体スイッチ回路、および通信機器
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8963162B2 (en) * 2011-12-28 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9076763B2 (en) 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
US9911813B2 (en) 2012-12-11 2018-03-06 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
JP6186832B2 (ja) * 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
US8759879B1 (en) 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
US9123791B2 (en) 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224047A1 (de) * 2011-12-20 2013-06-27 Infineon Technologies Austria Ag Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014005729A1 (de) * 2013-04-25 2014-10-30 Mitsubishi Electric Corporation Feldeffekttransistor

Also Published As

Publication number Publication date
CN105609550B (zh) 2019-01-01
US9559161B2 (en) 2017-01-31
DE102015119515A1 (de) 2016-05-19
US20160141354A1 (en) 2016-05-19
CN105609550A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE112012004541B4 (de) Halbleitervorrichtung
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102015119515B4 (de) Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102009028555B4 (de) Transistor
EP2465142B1 (de) Halbleiterstruktur
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102010060138B4 (de) Lateraler HEMT
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE102014116091B4 (de) Halbleiterbauelement
DE102013004464A1 (de) Gate-überspannungsschutz für verbindungshalbleitertransistoren
DE102013106622A1 (de) Durch mechanische Spannung gesteuerter HEMT
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
EP3011598A1 (de) Transistor und verfahren zur herstellung eines transistors
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative