DE102013106622A1 - Durch mechanische Spannung gesteuerter HEMT - Google Patents

Durch mechanische Spannung gesteuerter HEMT Download PDF

Info

Publication number
DE102013106622A1
DE102013106622A1 DE102013106622.4A DE102013106622A DE102013106622A1 DE 102013106622 A1 DE102013106622 A1 DE 102013106622A1 DE 102013106622 A DE102013106622 A DE 102013106622A DE 102013106622 A1 DE102013106622 A1 DE 102013106622A1
Authority
DE
Germany
Prior art keywords
piezoelectric
gate
heterostructure body
heterostructure
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013106622.4A
Other languages
English (en)
Inventor
Gilberto Curatola
Ralf Siemieniec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013106622A1 publication Critical patent/DE102013106622A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Abstract

Eine Transistoreinheit beinhaltet einen Heterostrukturkörper, der eine Source, einen mit Abstand von der Source angeordneten Drain und einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal zwischen der Source und dem Drain aufweist. Die Transistoreinheit beinhaltet außerdem auf dem Heterostrukturkörper ein piezoelektrisches Gate. Das piezoelektrische Gate dient dazu, den Kanal unter dem piezoelektrischen Gate zu steuern, indem eine Kraft vergrößert oder verkleinert wird, die auf den Heterostrukturkörper in Abhängigkeit von der an das piezoelektrische Gate angelegten elektrischen Spannung ausgeübt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf Transistoren mit hoher Elektronenbeweglichkeit (high electron mobility transistors, HEMTs) und insbesondere auf HEMTs, die mithilfe einer mechanischen Spannung gesteuert werden.
  • HINTERGRUND
  • Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) auf der Grundlage von Galliumnitrid (GaN) werden für Leistungs- und Hochfrequenzanwendungen verwendet. Ein HEMT weist ein zweidimensionales Elektronengas (two-dimensional electron gas, 2DEG) auf, das in der GaN-Schicht nahe der Grenzfläche mit einer AlGaN-Sperrschicht gebildet wird, wo die Elektronen eine sehr hohe Beweglichkeit haben. Das 2DEG bildet sich aufgrund von zwei grundlegenden Prinzipien: (1) Aufladung infolge einer spontanen Polarisation der GaN-Schicht und (2) piezoelektrische Polarisation infolge eines Kristallgitterversatzes zwischen den GaN- und AlGaN-Schichten. Der Al-Gehalt und die Dicke der AlGaN-Schicht bestimmen das Ausmaß der piezoelektrischen Polarisation.
  • Aufgrund der automatischen Bildung des 2DEG sind HEMTs üblicherweise selbstleitende Einheiten. Leistungseinheiten werden jedoch üblicherweise als selbstsperrende Einheiten umgesetzt. Um selbstsperrend zu sein, muss das 2DEG eines HEMT zwischen der Source und dem Drain der Einheit unterbrochen werden. Ein Weg, um einen selbstsperrenden HEMT zu verwirklichen, besteht darin, das Gate in eine Vertiefung in der AlGaN-Sperrschicht abzusenken, wodurch das 2DEG unter dem abgesenkten Bereich beseitigt wird. Obwohl eine solche Struktur eine selbstsperrende Struktur bereitstellt, muss der Vertiefungsprozess sehr genau gesteuert werden, z.B. in der Größenordnung von nur 1 nm. Andernfalls ergibt sich infolge einer variablen Dicke der AlGaN-Schicht unter dem Gate eine große Streuung bei den Ergebnissen der Schwellenspannung. Außerdem muss das Gate gegenüber dem AlGaN-Material isoliert werden, um einen Gate-Leckstrom zu vermeiden, der eine Folge der abgesenkten Schottky-Sperrschicht des Gates sein kann. Die abgesenkte Gate-Struktur stellt auch eine relativ niedrige Schwellenspannung bereit, was bei Leistungsanwendungen nicht erwünscht ist.
  • Ein anderer Weg, einen selbstsperrenden HEMT zu verwirklichen, besteht darin, ein Gate aus p-dotiertem GaN-Material zu bilden. Ein selbstsperrender HEMT mit einem p-dotierten GaN-Gate hat üblicherweise eine Schwellenspannung von ungefähr 1,5 V, aber die AlGaN-Sperrschicht muss dünn sein und einen niedrigen Al-Gehalt aufweisen, der infolge der verringerten Ladungsträgerdichte in dem 2DEG den Durchlasswiderstand negativ beeinträchtigt. Diese Einschränkungen entstehen aufgrund der Schwierigkeiten im Zusammenhang mit der Verwirklichung der hohen Dotierungsdichten in p-dotiertem GaN und der Einschränkungen im Zusammenhang mit einem wirkungsvollen Ausräumen eines 2DEG-Kanals mithilfe eines p-artigen Halbleitermaterials (selbst unter der Annahme einer im Idealfall hoch dotierten p-artigen Schicht). Weitere Nachteile eines selbstsperrenden HEMT mit einem p-dotierten GaN beinhalten eine geringere Steilheit und eine begrenzte Gate-Spannung, da das p-dotierte Gate einen pn-Übergang bildet, der bei einer relativ geringen positiven Gate-Spannung von ungefähr 5 bis 6 V zu leiten beginnt.
  • Ein selbstsperrender HEMT kann auch verwirklicht werden, indem Fluor in den Bereich des 2DEG-Kanals implantiert wird. Eine solche Struktur hat eine Schwellenspannung von ungefähr 1 V aber es gibt noch ungelöste technische Probleme bei diesem Ansatz, wie zum Beispiel die Stabilität der implantierten Zustandsform, die Temperaturabhängigkeit oder das Altern. Es können auch andere Ansätze zum Herstellen eines selbstsperrenden HEMT verwendet werden. In jedem Fall wird ein elektrisches Feld dazu verwendet, den 2DEG-Kanal zu steuern.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform einer Transistoreinheit umfasst die Transistoreinheit einen Heterostrukturkörper, der eine Source, ein mit Abstand von der Source angeordnetes Drain und zwischen der Source und dem Drain einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal beinhaltet. Die Transistoreinheit umfasst außerdem auf dem Heterostrukturkörper ein piezoelektrisches Gate. Das piezoelektrische Gate dient dazu, den Kanal unter dem piezoelektrischen Gate zu steuern, indem eine Kraft vergrößert oder verkleinert wird, die auf den Heterostrukturkörper in Abhängigkeit von der an das piezoelektrische Gate angelegten elektrischen Spannung ausgeübt wird. Die Transistoreinheit kann selbstleitend oder selbstsperrend sein.
  • Gemäß einer Ausführungsform einer Halbleitereinheit umfasst die Halbleitereinheit einen Heterostrukturkörper, einen ersten dotierten Bereich im Heterostrukturkörper, einen mit Abstand vom ersten dotierten Bereich angeordneten zweiten dotierten Bereich im Heterostrukturkörper und einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal im Heterostrukturkörper zwischen dem ersten und dem zweiten dotierten Bereich. Die Halbleitereinheit umfasst außerdem eine Gate-Struktur für das Steuern des Kanals. Die Gate-Struktur umfasst ein piezoelektrisches Material und einen elektrischen Leiter, der in Kontakt mit dem piezoelektrischen Material steht.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitereinheit umfasst das Verfahren: Bereitstellen eines Heterostrukturkörpers mit einem ersten dotierten Bereich, einem mit Abstand zum ersten dotierten Bereich angeordneten zweiten dotierten Bereich und einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal zwischen dem ersten und dem zweiten dotierten Bereich; und Bilden einer Gate-Struktur auf dem Heterostrukturkörper für das Steuern des Kanals, wobei die Gate-Struktur ein piezoelektrisches Material und eine elektrische Leiterbahn umfasst, die in Kontakt mit dem piezoelektrischen Material steht.
  • Nach Lektüre der nachfolgenden detaillierten Beschreibung und der Betrachtung der begleitenden Zeichnungen wird der Fachmann weitere Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgerecht gezeichnet, stattdessen wird Wert darauf gelegt, dass sie die Prinzipien der Erfindung darstellen. In den Figuren beziehen sich des Weiteren gleiche Bezugszahlen auf die jeweils gleichen Teile. In den Zeichnungen zeigen:
  • 1 bis 4 Querschnittsansichten einer Ausführungsform einer durch eine mechanische Spannung gesteuerten Heterostruktur-Halbleitereinheit mit selbstleitenden und selbstsperrenden Konfigurationen.
  • 5 eine Querschnittsansicht einer anderen Ausführungsform einer durch eine mechanische Spannung gesteuerten Heterostruktur-Halbleitereinheit.
  • 6 eine Querschnittsansicht einer weiteren Ausführungsform einer durch eine mechanische Spannung gesteuerten Heterostruktur-Halbleitereinheit.
  • 7 eine Querschnittsansicht noch einer weiteren Ausführungsform einer durch eine mechanische Spannung gesteuerten Heterostruktur-Halbleitereinheit.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen beziehen sich auf Heterostruktur-Feldeffekttransistoren (heterostructure field effect transistors, HFETs). Der Begriff HFET wird auch als HEMT (Transistor mit hoher Elektronenbeweglichkeit), MODFET (modulationsdotierter Feldeffekttransistor) oder MESFET (Metall-Halbleiter-Feldeffekttransistor) bezeichnet. Die Begriffe Heterostruktur-Halbleitereinheit, Transistoreinheit, HFET, HEMT, MESFET und MODFET werden hier untereinander austauschbar verwendet und beziehen sich auf einen Feldeffekttransistor, der einen Übergang zwischen zwei Materialien mit unterschiedlichen Bandlücken beinhaltet (d.h. einen Heteroübergang, der einen Kanal der Einheit bildet. GaN kann zum Beispiel mit AlGaN kombiniert werden, GaN kann mit InGaN kombiniert werden, usw. Transistoren können auch Strukturen von Sperr-, Abstands- oder Pufferschichten aus AlInN / AlN / GaN aufweisen. Auch andere III-V-Kombinationen sind möglich.
  • Der Kanal der Heterostruktur-Halbleitereinheit wird im Allgemeinen unter dem Gate-Bereich der Einheit mit einer mechanischen Spannung anstatt mit einem elektrischen Feld gesteuert. Zu diesem Zweck wird mithilfe eines piezoelektrischen Materials, das als ein Gate der Einheit funktioniert, eine Kraft auf die Heterostruktur-Halbleitereinheit ausgeübt. Diese Kraft wirkt einer in den Heterostrukturkörper integrierten mechanischen Spannung entgegen oder verstärkt sie, um den Kanal zu steuern. Die in den Heterostrukturkörper integrierte mechanische Spannung existiert bereits aufgrund des Kristallgitterversatzes zwischen den verschiedenen Materialien des Heterostrukturkörpers.
  • Um zum Beispiel eine selbstsperrende Einheit zu verwirklichen, wirkt das piezoelektrische Gate der durch den Kristallgitterversatz integrierten mechanischen Spannung entgegen, wenn keine elektrische Spannung über dem Gate anliegt. Dies unterbricht (räumt) seinerseits den Kanal unter dem piezoelektrischen Gate. Das piezoelektrische Gate unterstützt oder verstärkt die integrierte mechanische Spannung, wenn am Gate eine elektrische Spannung anliegt, um die Einheit einzuschalten. Eine selbstleitende Einheit kann in umgekehrter Weise verwirklicht werden, d.h., wenn keine elektrische Spannung über dem Gate anliegt, übt das piezoelektrische Gate keine oder nur eine geringe Kraft auf den Heterostrukturkörper aus und, wenn am Gate eine elektrische Spannung anliegt, wirkt das Gate der integrierten mechanischen Spannung entgegen oder verstärkt sie. In jedem Fall wird der leitfähige Kanalbereich unter dem piezoelektrischen Gate nicht durch ein elektrisches Feld gesteuert, selbst wenn eine Steuerspannung an das Gate angelegt wird. Stattdessen wird der Kanal gesteuert, indem in dem Heterostrukturkörper eine mechanische Spannung durch eine von dem piezoelektrischen Gate erzeugte Kraft hervorgerufen wird.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines HFET, der einen auf einem Substrat 102 angeordneten Heterostrukturkörper 100 beinhaltet. Der Heterostrukturkörper 100 beinhaltet zwischen einer Source 106 und einem Drain 108 der Einheit ein zweidimensionales Ladungsträgergas 104. Die Source 106 und das Drain 108 können gebildet werden, indem der Heterostrukturkörper 100 dotiert wird oder mithilfe einer anderen geeigneten herkömmlichen Technik.
  • Bei einer Ausführungsform ist der HFET ein GaN-basierter HEMT und der Heterostrukturkörper 100 beinhaltet eine Nukleationsschicht 110, eine Vielzahl von Übergangsschichten 112 auf der Nukleationsschicht 106, eine GaN-Pufferschicht 114 auf den Übergangsschichten 112 und eine aus einer GaN-Legierung bestehenden Sperrschicht 116 auf der GaN-Pufferschicht 114. Die Sperrschicht 116 kann jede geeignete GaN-Legierung umfassen wie zum Beispiel AlGaN, InAlN, AlN, InAlGaN usw. Die Source 106 des HFET erstreckt sich durch die aus einer GaN-Legierung bestehenden Sperrschicht 116 in die GaN-Pufferschicht 114. Das Drain 108 des HFET ist räumlich von der Source 106 getrennt und erstreckt sich auch durch die aus einer GaN-Legierung bestehenden Sperrschicht 116 in die GaN-Pufferschicht 114. Bei dieser Ausführungsform ist das Substrat 102 ein Siliciumsubstrat. Bei anderen Ausführungsformen wird ein unterschiedliches Substrat 102 verwendet wie zum Beispiel ein Saphir- oder ein SiC-Substrat. Die Nukleationsschicht 106 und die Übergangsschichten 112 können verschiedene Strukturen haben oder sie können sogar weggelassen werden abhängig davon, welche Art von Substrat 102 verwendet wird.
  • Mit der GaN-Technologie können GaN-basierte Heterostrukturen im Allgemeinen entlang der c-Richtung (d.h. der Ga-Fläche) oder entlang der N-Fläche z.B. für GaN-/AlGaN-Heterostrukturen gezogen werden. Die Flächenart der GaN-basierten Einheit bestimmt den Ort des zweidimensionalen Ladungsträgergases und der Prozentsatz an Aluminium (Al) bestimmt die Ladungsträgerdichte in AlGaN/GaN-HEMTs. Es besteht ein direkter Bezug zwischen der Konzentration von Al in der aus einer GaN-Legierung bestehenden Sperrschicht 116 zur Flächenladungsdichte an der Grenzfläche zwischen Sperrschicht und Pufferschicht, da AlGaN und andere GaN-Legierungen eine andere Kristallgitterkonstante als GaN haben und eine biaxiale mechanische Spannung in der gleichen Ebene erzeugt wird, wenn eine GaN-Legierung auf GaN gezogen wird. Die biaxiale mechanische Spannung in der aus einer GaN-Legierung bestehenden Sperrschicht 116 wird dargestellt durch die waagerechte Linie mit beidseitigen Pfeilen in der vergrößerten Ansicht in 1, welche das Kristallgitter in einem Bereich an der Grenzfläche zwischen der aus einer GaN-Legierung bestehenden Sperrschicht 116 und der GaN-Pufferschicht 114 zeigt. Die GaN-Pufferschicht 114 kann als nicht mechanisch gespannt betrachtet werden, da die Pufferschicht 114 wesentlich dicker ist als die Sperrschicht 116. GaN und seine Verbindungen haben hohe piezoelektrische Eigenschaften, die zu messbaren elektrischen Feldern im Megavolt/cm-Bereich führen. Diese starken elektrischen Felder bewirken eine Leitfähigkeit, die einen Elektronen-(oder Löcher-)Transport ohne die Verwendung eines Dotierstoffes ermöglicht.
  • Die Anwesenheit dieser Polarisationsladungen und der Spannungseffekte führen zu dem ein zweidimensionales Ladungsträgergas enthaltenden Kanal 104, der eine Elektronen- oder Löcherumkehrschicht bildet, die durch eine sehr hohe Ladungsträgerdichte und Ladungsträgerbeweglichkeit gekennzeichnet ist. Eine dünne z.B. 1 bis 2 nm dicke AlN-Schicht kann zwischen der GaN-Pufferschicht 114 und der aus einer GaN-Legierung bestehenden Sperrschicht 116 bereitgestellt werden, um die Legierungsstreuung auf ein Mindestmaß herabzusetzen und die 2DEG-Beweglichkeit zu verstärken. Es können auch andere Technologien mit Halbleiterverbindungen verwendet werden, die ein zweidimensionales Elektronen- oder Löchergas erzeugen. In jedem Fall werden Polarisationsladungen verwendet, um den ein zweidimensionales Ladungsträgergas enthaltenden Kanal 104 des HFET zu bilden. Wie aus dem Stand der Technik allgemein bekannt ist, können andere Kombinationen von III-V-Halbleitermaterialien verwendet werden, um einen 2DEG-Kanal oder einen 2DHG-Kanal (Kanal mit zweidimensionalem Löchergas) 104 in der Pufferschicht 114 zu bilden. Zum Beispiel können auch HEMT-Strukturen verwendet werden, in denen der Kanal nur aufgrund von spontanen Polarisationen hervorgerufen wird. Bei diesen Einheiten gibt es keinen Versatz zwischen der GaN-Schicht und der obersten Schicht. Dies ist der Fall, wenn InAlN anstatt AlGaN verwendet wird. Wie in 1 dargestellt, können die Source 106 und das Drain 108 auf der gleichen Oberfläche des Heterostrukturkörpers 100 in Kontakt stehen. Alternativ können die Source 106 und/oder das Drain 108 in elektrischem Kontakt mit der Rückseite der Struktur stehen, wobei eine entsprechende (nicht gezeigte) Leiterbahn verwendet wird, die sich von der Source 106 und/oder dem Drain 108 bis zur Rückseite erstreckt, die z.B. mit Metall beschichtet und/oder aus einem hoch dotierten Substrat 102 bestehen kann, wie zum Beispiel einem n+ Si-, n+ SiC- oder einem natürlichen GaN-Substrat.
  • Sowohl die Source 106 als auch das Drain 108 stehen beide seitlich in Kontakt mit dem ein zweidimensionales Ladungsträgergas enthaltenden Kanal 104. Der HFET kann selbstleitend sein, das bedeutet, dass der HFET in einem Verarmungsmodus arbeitet, oder er kann selbstsperrend sein, das bedeutet, dass der HFET in einem Anreicherungsmodus arbeitet. In beiden Fällen wird auf dem Heterostrukturkörper 100 eine Oberflächenpassivierungsschicht 118 gebildet. Bei einer Ausführungsform umfasst die Oberflächenpassivierungsschicht 118 Si3N4, Al2O3, SiO2, HfO2 oder ZrO2.
  • Auf dem Heterostrukturkörper 100 wird auch ein piezoelektrisches Gate 120 gebildet, um den Kanal 104 unter dem Gate 120 zu steuern. Das piezoelektrische Gate 120 steuert den Kanal 104, indem eine Kraft, die auf den Heterostrukturkörper 100 wirkt, in Abhängigkeit von einer am Gate 120 anliegenden elektrischen Spannung (V) verstärkt oder abgeschwächt wird. Die von dem piezoelektrischen Gate 120 erzeugte Kraft übt in der aus einer GaN-Legierung bestehenden Sperrschicht 116 eine mechanische Spannung aus, die der in der Sperrschicht 116 durch den Kristallgitterversatz integrierten mechanischen Spannung entgegen wirkt oder sie verstärkt. Um eine solche Struktur zu verwirklichen, werden piezoelektrische Materialien verwendet, die als Dünnschichten abgeschieden werden können. Es kann zum Beispiel eine Dünnschicht aus Zinkoxid oder eine Dünnschicht aus ternären Verbindungen wie zum Beispiel Pb(Zr, Ti)O3 abgeschieden werden, um das piezoelektrische Gate 120 zu bilden. Bei einer Ausführungsform ist die aus einer GaN-Legierung bestehenden Sperrschicht 116 eine AlGaN-Schicht, die unter dem piezoelektrischen Gate 120 eine Dicke (Tbarrier) von mindestens 10 nm hat, und das piezoelektrische Gate 120 hat eine Dicke (Tgate) von 100 nm oder weniger. Bei weiteren Ausführungsformen kann die aus einer GaN-Legierung bestehenden Sperrschicht 116 dünner sein, z.B., wenn die aus einer GaN-Legierung bestehenden Sperrschicht 116 unter dem piezoelektrischen Gate 120, wie in 7 gezeigt, abgesenkt ist. Das piezoelektrische Gate 120 kann bei weiteren Ausführungsformen dicker als 100 nm sein. Die Dicken der aus einer GaN-Legierung bestehenden Sperrschicht 116 und des piezoelektrischen Gates 120 können im Allgemeinen ausgewählt werden, um bei der Einstellung der Schwellenspannung der Einheit genutzt zu werden.
  • 1 zeigt das piezoelektrische Gate 120 ohne angelegte elektrische Spannung (0 V), und der Kanal 104 wird unter dem Gate 120 nicht unterbrochen. Gemäß dieser Ausführungsform ist der HFET selbstleitend. Der HFET ist selbstleitend, da das piezoelektrische Gate 120 wegen der Abwesenheit einer an das Gate 120 angelegten elektrischen Spannung keine oder nur eine geringe Kraft auf die darunterliegende Passivierungsschicht 118 ausübt und daher wird der Kanal 104 unter dem Gate 120 nicht unterbrochen. Wenn, wie in 2 gezeigt, eine elektrische Spannung (+/–V) an das piezoelektrische Gate 120 angelegt wird, erzeugt das Gate 120 als Reaktion darauf eine Druck- oder Zugkraft, die auf die Passivierungsschicht 118 ausgeübt wird. Die Kraft wird in 2 durch einwärtsgerichtete Pfeile angezeigt. Die Richtung der Kraft hängt von der Ausrichtung des piezoelektrischen Gates 120 ab. Die Kraft kann zum Beispiel abhängig von der Ausrichtung des Gates 120 parallel oder senkrecht zum an das Gate 120 angelegten elektrischen Feld verlaufen.
  • Die Passivierungsschicht 118 ist dünn genug, eine ausreichende Kraft auf die darunterliegende aus einer GaN-Legierung bestehenden Sperrschicht 116 zu übertragen, wodurch der in die Sperrschicht 118 integrierten mechanischen Spannung entgegengewirkt oder diese verstärkt wird. Insbesondere die Kristalldipole in der aus einer GaN-Legierung bestehenden Sperrschicht 118 bewegen sich unter der angewandten Kraft zur Seite. Unter einer Druckkraft bewegen sich die Kristalldipole seitwärts aufeinander zu. Unter einer Zugkraft bewegen sich die Kristalldipole seitwärts voneinander weg. In jedem Fall wird die Ladungsträgerdichte im Kanal 104 durch die mit der Kraft hervorgerufene mechanische Spannung beeinträchtigt. Das Anlegen einer ausreichend großen elektrischen Spannung über dem piezoelektrischen Gate 120 führt zu einer genügend großen Kraft, die auf die aus einer GaN-Legierung bestehenden Sperrschicht 116 durch die Passivierungsschicht 118 ausgeübt wird, sodass die sich ergebende mechanische Spannung den Kanal 104 unter dem Gate 120 vollständig ausräumt (unterbricht), wie es durch die Unterbrechung der gestrichelten Linie dargestellt wird, die in 2 den Kanal 104 darstellt.
  • 3 zeigt eine Querschnittsansicht des HFET aus 1, wobei jedoch das piezoelektrische Gate 120 der in der GaN Legierungsschicht 116 integrierten mechanischen Spannung entgegenwirkt, sodass der Kanal 104 unter dem Gate 120 unterbrochen wird, wobei keine elektrische Spannung (0 V) an dem Gate 120 anliegt. Das liegt daran, dass die Ausrichtung des piezoelektrischen Gates 120 derart ist, dass das Gate 120 eine Kraft auf die darunterliegende aus einer GaN-Legierung bestehenden Sperrschicht 116 ausübt, ohne dass am Gate 120 ein elektrisches Feld anliegt. Die Kraft wird in 3 durch einwärtsgerichtete Pfeile angezeigt. Gemäß dieser Ausführungsform ist der HFET selbstsperrend. Der Kanal 104 kann neu eingerichtet werden, indem, wie in 4 gezeigt, eine geeignete elektrische Spannung (+/–V) an das piezoelektrische Gate 120 angelegt wird, wodurch das Gate 120 dazu veranlasst wird, den durch die Passivierungsschicht 118 auf die aus einer GaN-Legierung bestehenden Sperrschicht 116 ausgeübten Kraftaufwand zu ändern, sodass die Ladungsträgerdichte im Kanal 104 ansteigt und der Kanal 104 unter dem Gate 120 wieder eingerichtet wird.
  • Im Allgemeinen wird das piezoelektrische Gate 120 auf dem Heterostrukturkörper 100 gebildet mit einer Ausrichtung, die, wenn am Gate 120 keine elektrische Spannung angelegt ist, entweder der mechanischen Spannung, die in der aus einer GaN-Legierung bestehenden Sperrschicht 116 integriert ist, entgegenwirkt (selbstsperrend) oder sie unterstützt (selbstleitend). Wenn am piezoelektrischen Gate 120 eine elektrische Spannung anliegt, erzeugt das Gate 120 eine wachsende oder abnehmende Kraft, welche, wenn sie auf den Heterostrukturkörper 100 ausgeübt wird, die mechanische Spannung, die in die aus einer GaN-Legierung bestehende Sperrschicht 116 integriert ist, ergänzt oder ihr entgegenwirkt. Auf diese Weise kann der HFET selbstleitend oder selbstsperrend gemacht werden und der Kanal 104 kann über die mechanische Spannung gesteuert werden, welche durch die von dem piezoelektrischen Gate 120 erzeugte Kraft ausgeübt wird. Bei allen diesen Ausführungsformen ist die Schwellenspannung der Einheit von den elektrischen Parametern abgekoppelt und wird stattdessen von den Eigenschaften des piezoelektrischen Gate-Materials und der Dicke der Schichten unter dem Gate und der HEMT-Struktur gesteuert.
  • Wie in den 1 bis 4 gezeigt, kann außerdem zwischen dem piezoelektrischen Gate 120 und dem Heterostrukturkörper 100 eine Passivierungsschicht 118 eingefügt werden. Wie oben erläutert wird der 2DEG- oder 2DHG-Kanal 104 durch spontane und piezoelektrische Polarisationseffekte gebildet. Da die Polarisationsdipole allein nicht ausreichen, um ein 2DEG/2DHG mit hoher Dichte zu erzeugen, kann auf der Oberfläche der aus einer GaN-Legierung bestehenden Sperrschicht 116 eine positive Flächenladung erforderlich sein, die allein durch die piezoelektrische Polarisation erzeugt werden sollte. Es können jedoch zusätzliche Ladungsträger auf der Oberfläche vorhanden sein, die von den ionisierten Zuständen auf der Oberfläche der Einheit herrühren. Folglich kann die Bereitstellung der Passivierungsschicht 118 zwischen dem Heterostrukturkörper 100 und dem piezoelektrischen Gate 120 die Bildung solcher Zustände verhindern, die andernfalls zu Einfang- und Abgabeeffekten für die Ladungsträger und zu einer Verschiebung der Eigenschaften der Einheit führen. Außerdem braucht die Steuerspannung (V) nicht über ein Gate-Dielektrikum angelegt werden, was zu einem senkrechten elektrischen Feld zum Steuern des Kanals 104 führen würde, was Folgen hätte für die mögliche minimale und die maximale Dicke des Gate-Dielektrikums. Stattdessen wird die Steuerspannung über das piezoelektrische Gate 120 angelegt, das gemäß der in den 1 bis 4 gezeigten Ausführungsformen oben auf der Passivierungsschicht 118 angeordnet ist.
  • Gemäß der in den 1 bis 4 gezeigten Ausführungsformen steht das piezoelektrische Gate-Material außerdem in elektrischem Kontakt mit beiden Seitenflächen. Eine Seite des Gates 120 steht über eine erste elektrische Leiterbahn 122 in elektrischem Kontakt mit der Source 106. Auf der gegenüberliegenden Seite wird der Kontakt zum piezoelektrischen Gate 120 über eine Gate-Elektrode 124 hergestellt. Gemäß diesen Ausführungsformen kann auf diese Weise das Gate 120 in Bezug auf das Source-Potential gesteuert werden.
  • 5 zeigt eine Querschnittsansicht einer Ausführungsform eines HFET, die ähnlich ist wie die Ausführungsform in 1, wobei jedoch die Gate-Elektrode 124 nur auf der vom Heterostrukturkörper 100 abgewandten Oberseite des piezoelektrischen Gates 120 gebildet wird. Die für das Ändern des Zustands des piezoelektrischen Gates 120 verwendete Gate-Spannung (V) wird daher anstatt an den Seitenflächen, wie in den 1 bis 4 gezeigt, nur an der Oberseite des Gates 120 angelegt. In jedem Fall wird über dem piezoelektrischen Gate 120 ein entweder senkrechtes oder waagrechtes elektrisches Feld aufgebaut, welches das Gate 120 veranlasst sich seitlich auszudehnen oder sich zusammenzuziehen. Die sich ergebende Druck- oder Zugkraft wird, wie vorher beschrieben, über eine dazwischenliegende Passivierungsschicht 118 auf den darunterliegenden Heterostrukturkörper 100 ausgeübt.
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines HFET, die ähnlich ist wie die Ausführungsform in 1, wobei jedoch das piezoelektrische Gate 120 in direktem Kontakt mit dem Heterostrukturkörper 100 steht. Gemäß dieser Ausführungsform wird eine Dünnschicht aus piezoelektrischem Material in direkten Kontakt mit der aus einer GaN-Legierung bestehenden Sperrschicht 116 abgeschieden, um das piezoelektrische Gate 120 zu bilden. Auf diese Weise wird das piezoelektrische Gate 120 in enger Nachbarschaft zum 2DEG-/2DHG-Kanal 104 gebildet und der Effekt der durch das piezoelektrische Gate 120 auf den Kanal 104 ausgeübten Kraft wird verstärkt.
  • 7 zeigt eine Querschnittsansicht noch einer weiteren Ausführungsform eines HFET, die ähnlich ist wie die Ausführungsform in 1, wobei jedoch das piezoelektrische Gate 120 in einer Vertiefung 126 in dem Heterostrukturkörper 100 angebracht ist. Die Vertiefung 126 kann gebildet werden, indem sie in die aus einer GaN-Legierung bestehenden Sperrschicht 116 geätzt wird. Danach wird ein piezoelektrisches Material in die Vertiefung 126 abgeschieden, um das Gate 120 zu bilden und ein elektrisch leitfähiges Material wird auf dem piezoelektrischen Material abgeschieden, um die Gate-Elektrode 124 zu bilden. Die Vertiefung 126 muss nicht unbedingt wie in herkömmlichen Vertiefungsansätzen mit einer großen Genauigkeit gesteuert werden, da die Schwellenspannung des Transistors nicht genau durch die Tiefe der Vertiefung gesteuert wird. Stattdessen verstärkt die Tiefe der Vertiefung 126 nur den Effekt des piezoelektrischen Gates 120, indem das Gate 120 näher am Kanal 104 platziert wird.
  • Die in den 5 bis 7 gezeigten HFETs werden als selbstsperrend dargestellt, wie es durch die unterbrochene, den Kanal 104 darstellende, gestrichelte Linie angezeigt wird, können aber stattdessen selbstleitend sein, indem das piezoelektrische Gate 120 auf dem Heterostrukturkörper 100 mit solch einer Ausrichtung gebildet wird, dass das Gate 120 auf die darunterliegende, aus einer GaN-Legierung bestehenden Sperrschicht 116 eine Kraft ausübt, welche der in die Sperrschicht 116 integrierten mechanischen Spannung entgegenwirkt, wenn, wie vorher beschrieben, keine elektrische Spannung am Gate 120 anliegt.
  • Die räumlich bezogenen Begriffe wie zum Beispiel "unter", "unterhalb", "untere", "über", "oberhalb" und ähnliche werden für eine einfache Beschreibung verwendet, um die Platzierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Begriffe sind so zu verstehen, dass sie verschiedene Ausrichtungen der Einheit umfassen zusätzlich zu den Ausrichtungen, die in den Figuren dargestellt sind. Außerdem werden die Begriffe „erste", „zweite" und ähnliche auch verwendet, um mehrere Elemente, Bereiche, Abschnitte usw. zu beschreiben und sind auch nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf die jeweils gleichen Elemente.
  • So wie die Begriffe „aufweisen", „enthalten", „beinhalten", „umfassen" und ähnliche hier verwendet werden, sind dies offene Begriffe, welche das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, aber sie schließen zusätzliche Elemente oder Merkmale nicht aus. Die Artikel „ein“, „eine“, „der“, „die“ und „das“ sind so zu verstehen, dass sie sowohl die Einzahl- als auch die Mehrzahlformen gleichermaßen umfassen, ausgenommen wenn der Zusammenhang eindeutig das Gegenteil anzeigt.
  • Unter Berücksichtigung der obigen Bandbreite an Variationen und Anwendungen ist die vorliegende Erfindung so zu verstehen, dass sie weder durch die vorangehende Beschreibung noch durch die begleitenden Zeichnungen eingeschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die nachfolgenden Patentansprüche und ihre gesetzlichen Äquivalente eingeschränkt.

Claims (23)

  1. Transistoreinheit, umfassend: – einen Heterostrukturkörper, der eine Source, ein mit Abstand von der Source angeordnetes Drain und zwischen der Source und dem Drain einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal beinhaltet; und – ein piezoelektrisches Gate auf dem Heterostrukturkörper, das dazu dient, den Kanal unter dem piezoelektrischen Gate zu steuern, indem eine Kraft vergrößert oder verkleinert wird, die auf den Heterostrukturkörper in Abhängigkeit von der an das piezoelektrische Gate angelegten elektrischen Spannung ausgeübt wird.
  2. Transistoreinheit nach Anspruch 1, die außerdem eine Passivierungsschicht umfasst, die zwischen dem Heterostrukturkörper und dem piezoelektrischen Gate eingefügt ist.
  3. Transistoreinheit nach einem der Ansprüche 1 oder 2, außerdem umfassend: – eine erste elektrische Leiterbahn, welche die Source mit einer ersten Seite des piezoelektrischen Gates verbindet; und – eine zweite elektrische Leiterbahn, die von der ersten elektrischen Leiterbahn getrennt ist und in Kontakt steht mit einer zweiten Seite des piezoelektrischen Gates, die verschieden von der ersten Seite ist.
  4. Transistoreinheit nach einem der Ansprüche 1 oder 2, die außerdem eine Elektrode auf einer von dem Heterostrukturkörper abgewandten Seite des piezoelektrischen Gates umfasst.
  5. Transistoreinheit nach einem der Ansprüche 1 bis 4, wobei der Heterostrukturkörper eine GaN-Legierungsschicht auf einer GaN-Schicht umfasst, und wobei der ein zweidimensionales Ladungsträgergas enthaltende Kanal ein zweidimensionaler Elektronenkanal in der Nähe der Grenzfläche zwischen der GaN-Legierungsschicht und der GaN-Schicht ist.
  6. Transistoreinheit nach Anspruch 5, wobei die GaN-Legierungsschicht eine AlGaN-Schicht ist, die eine Dicke von mindestens 10 nm hat, und wobei das piezoelektrische Gate eine Dicke von 100 nm oder weniger hat.
  7. Transistoreinheit nach Anspruch 5 oder 6, wobei die GaN-Legierungsschicht eine integrierte mechanische Spannung aufweist, die von einem Kristallgitterversatz zwischen der GaN-Legierungsschicht und der GaN-Schicht hervorgerufen wird, und wobei das piezoelektrische Gate dazu dient, der in die GaN-Legierungsschicht integrierten mechanischen Spannung entgegenzuwirken, sodass der Kanal unterhalb des piezoelektrischen Gates unterbrochen wird und die Transistoreinheit selbstsperrend ist, wenn am piezoelektrischen Gate keine elektrische Spannung anliegt.
  8. Transistoreinheit nach Anspruch 5 oder 6, wobei die GaN-Legierungsschicht eine integrierte mechanische Spannung aufweist, die von einem Kristallgitterversatz zwischen der GaN-Legierungsschicht und der GaN-Schicht hervorgerufen wird, und wobei das piezoelektrische Gate dazu dient, als Reaktion auf eine am piezoelektrischen Gate anliegende elektrische Spannung der in die GaN-Legierungsschicht integrierten mechanischen Spannung entgegenzuwirken oder sie zu verstärken.
  9. Transistoreinheit nach einem der Ansprüche 1 bis 8, wobei das piezoelektrische Gate Zinkoxid oder eine piezoelektrische ternäre Verbindung umfasst.
  10. Transistoreinheit nach einem der Ansprüche 1 bis 8, wobei das piezoelektrische Gate in direktem Kontakt mit dem Heterostrukturkörper steht..
  11. Transistoreinheit nach einem der Ansprüche 1 bis 8, wobei das piezoelektrische Gate in einer Vertiefung in dem Heterostrukturkörper angeordnet ist
  12. Halbleitereinheit, umfassend: – einen Heterostrukturkörper; – einen ersten dotierten Bereich im Heterostrukturkörper; – einen zweiten dotierten Bereich, der vom ersten dotierten Bereich im Heterostrukturkörper räumlich getrennt ist; – einen ein zweidimensionales Ladungsträgergas enthaltenden Kanal im Heterostrukturkörper zwischen dem ersten und zweiten dotierten Bereich; und – eine Gate-Struktur für das Steuern des Kanals, wobei die Gate-Struktur ein piezoelektrisches Material und eine elektrische Leiterbahn umfasst, die in Kontakt mit dem piezoelektrischen Material steht.
  13. Halbleitereinheit nach Anspruch 12, die außerdem eine Passivierungsschicht umfasst, die zwischen dem Heterostrukturkörper und dem piezoelektrischen Material eingefügt ist.
  14. Halbleitereinheit nach Anspruch 12 oder 13, wobei das piezoelektrische Gate Zinkoxid oder eine piezoelektrische ternäre Verbindung umfasst.
  15. Halbleitereinheit nach Anspruch 12 oder 14, wobei das piezoelektrische Gate in direktem Kontakt mit dem Heterostrukturkörper steht.
  16. Halbleitereinheit nach Anspruch 12 oder 14, wobei das piezoelektrische Gate in einer Vertiefung in dem Heterostrukturkörper angeordnet ist.
  17. Halbleitereinheit nach einem der Ansprüche 12 bis 16, wobei der Heterostrukturkörper eine integrierte mechanische Spannung aufweist, die von einem Kristallgitterversatz zwischen verschiedenen Schichten des Heterostrukturkörpers hervorgerufen wird, und wobei das piezoelektrische Gate dazu dient, als Reaktion auf eine am piezoelektrischen Gate anliegende elektrische Spannung der in den Heterostrukturkörper integrierten mechanischen Spannung entgegenzuwirken oder sie zu verstärken.
  18. Verfahren für das Herstellen einer Halbleitereinheit, umfassend: – Bereitstellen eines Heterostrukturkörpers mit einem ersten dotierten Bereich, einem mit Abstand zum ersten dotierten Bereich angeordneten zweiten dotierten Bereich und einem ein zweidimensionales Ladungsträgergas enthaltenden Kanal zwischen dem ersten und zweiten dotierten Bereich; und – Bilden einer Gate-Struktur auf dem Heterostrukturkörper für das Steuern des Kanals, wobei die Gate-Struktur ein piezoelektrisches Material und eine elektrische Leiterbahn umfasst, die in Kontakt mit dem piezoelektrischen Material steht.
  19. Verfahren nach Anspruch 18, das außerdem das Bilden einer Passivierungsschicht auf dem Heterostrukturkörper umfasst, bevor die Gate-Struktur gebildet wird, sodass die Passivierungsschicht zwischen dem Heterostrukturkörper und dem piezoelektrischen Material eingefügt wird, nachdem die Gate-Struktur gebildet wurde.
  20. Verfahren nach Anspruch 18, wobei das Bilden der Gate-Struktur auf dem Heterostrukturkörper Folgendes umfasst: – Abscheiden von Zinkoxid oder einer piezoelektrischen ternären Verbindung auf dem Heterostrukturkörper; und – Abscheiden eines elektrisch leitfähigen Materials auf dem Zinkoxid oder der piezoelektrischen ternären Verbindung.
  21. Verfahren nach Anspruch 18, wobei das Bilden der Gate-Struktur auf dem Heterostrukturkörper Folgendes umfasst: – Bilden einer Vertiefung im Heterostrukturkörper; – Abscheiden des piezoelektrischen Materials in der Vertiefung; und – Abscheiden eines elektrisch leitfähigen Materials auf dem piezoelektrischen Material.
  22. Verfahren nach Anspruch 18, wobei der Heterostrukturkörper eine integrierte mechanische Spannung aufweist, die von einem Kristallgitterversatz zwischen verschiedenen Schichten des Heterostrukturkörpers hervorgerufen wird, und wobei das piezoelektrische Material auf dem Heterostrukturkörper mit einer Ausrichtung gebildet wird, die der in den Heterostrukturkörper integrierten mechanischen Spannung entgegenwirkt, sodass der Kanal unterhalb des piezoelektrischen Gates unterbrochen wird, wenn am piezoelektrischen Gate keine elektrische Spannung anliegt.
  23. Verfahren nach Anspruch 18, wobei der Heterostrukturkörper eine integrierte mechanische Spannung aufweist, die von einem Kristallgitterversatz zwischen verschiedenen Schichten des Heterostrukturkörpers hervorgerufen wird, und wobei das piezoelektrische Material auf dem Heterostrukturkörper mit einer Ausrichtung gebildet wird, die als Reaktion auf eine am piezoelektrischen Gate anliegende elektrische Spannung der in den Heterostrukturkörper integrierten mechanischen Spannung entgegenwirkt oder sie verstärkt.
DE102013106622.4A 2012-07-03 2013-06-25 Durch mechanische Spannung gesteuerter HEMT Withdrawn DE102013106622A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/540,711 US9147740B2 (en) 2012-07-03 2012-07-03 Stress-controlled HEMT
US13/540,711 2012-07-03

Publications (1)

Publication Number Publication Date
DE102013106622A1 true DE102013106622A1 (de) 2014-01-09

Family

ID=49780783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106622.4A Withdrawn DE102013106622A1 (de) 2012-07-03 2013-06-25 Durch mechanische Spannung gesteuerter HEMT

Country Status (3)

Country Link
US (2) US9147740B2 (de)
CN (1) CN103531624B (de)
DE (1) DE102013106622A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104831B (zh) * 2014-03-14 2019-04-05 国立研究开发法人科学技术振兴机构 对于沟道采用了压电电阻体的晶体管以及电子电路
CN103954658B (zh) * 2014-04-03 2017-02-15 西安电子科技大学 一种动态实时测量细胞膜电位的装置
CN105070823A (zh) * 2015-08-03 2015-11-18 复旦大学 一种压力传感器件及其制造方法
US9570438B1 (en) 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
CN105118785A (zh) * 2015-09-02 2015-12-02 深圳大学 一种氮化镓异质结场效应晶体管及其形成方法
FR3047841B1 (fr) * 2016-02-17 2018-05-25 Centre National De La Recherche Scientifique Transducteur electromecanique a base de nitrure de gallium dope.
CN109690945A (zh) * 2016-07-11 2019-04-26 艾皮乔尼克控股有限公司 用于血流动力学穿戴式装置的表面声波rfid感测器
ES2839550T3 (es) * 2016-08-22 2021-07-05 Epitronic Holdings Pte Ltd Sensor de RFID de onda acústica de superficie para la detección de materiales y estructuras
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
CN108417627A (zh) * 2018-02-11 2018-08-17 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种用于制备GaN基高频微波器件的方法
CN111668127B (zh) * 2019-03-07 2023-04-25 西安电子科技大学 基于hemt器件的热电子效应测试结构及其表征方法
CN111755510B (zh) * 2019-03-26 2024-04-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors
CN112614834B (zh) * 2020-12-22 2022-08-16 厦门市三安集成电路有限公司 一种增强型与耗尽型hemt器件的集成芯片及制备方法
CN114026699B (zh) * 2021-09-07 2023-04-14 英诺赛科(苏州)科技有限公司 半导体装置和其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007095390A2 (en) * 2006-02-14 2007-08-23 University Of Florida Research Foundation, Inc. Method and apparatus for imaging utilizing an ultrasonic imaging sensor array
US7504679B2 (en) * 2006-07-20 2009-03-17 International Rectifier Corporation Enhancement mode GaN FET with piezoelectric gate
JP5397825B2 (ja) * 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
US9373688B2 (en) 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管

Also Published As

Publication number Publication date
US9431499B2 (en) 2016-08-30
US20150255573A1 (en) 2015-09-10
US9147740B2 (en) 2015-09-29
CN103531624B (zh) 2017-03-01
CN103531624A (zh) 2014-01-22
US20140008658A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
DE102013106622A1 (de) Durch mechanische Spannung gesteuerter HEMT
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE102012224047B4 (de) Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013102156B4 (de) Verbundschichtstapelung für Enhancement Mode-Transistor
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102009028555B4 (de) Transistor
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102017111974A1 (de) Iii-nitrid-halbleiterbauelement mit dotierten epi-strukturen
DE102018133325B4 (de) Halbleitervorrichtung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE112010001589T5 (de) Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung
KR20050058259A (ko) 평형 변형의 질화물 이질접합 트랜지스터 및 평형 변형의질화물 이질접합 트랜지스터의 제조 방법
DE102012107523A1 (de) HEMT mit integrierter Diode mit niedriger Durchlassvorspannung
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112010001556T5 (de) Rückdiffusionsunterdrückende Strukturen
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
KR20190058668A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
DE112015005817T5 (de) Halbleitervorrichtung
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R120 Application withdrawn or ip right abandoned