CN109888008A - GaN基的p-GaN增强型HEMT器件及其制作方法 - Google Patents
GaN基的p-GaN增强型HEMT器件及其制作方法 Download PDFInfo
- Publication number
- CN109888008A CN109888008A CN201711278188.6A CN201711278188A CN109888008A CN 109888008 A CN109888008 A CN 109888008A CN 201711278188 A CN201711278188 A CN 201711278188A CN 109888008 A CN109888008 A CN 109888008A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- hetero
- junctions
- tunnel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种GaN基的p‑GaN增强型HEMT器件及其制作方法。所述器件包括:隧道结构,其包括异质结,所述异质结包括沟道层和势垒层,且所述异质结内形成有二维电子气;帽层,其至少对隧道结构的局部区域形成三维包覆,并至少用以将所述异质结内分布于栅下区域的二维电子气耗尽;源极、漏极,其分别设置在所述隧道结构两端;栅极,其对所述帽层的形成三维包覆。本发明的HEMT器件具有阈值电压高,p‑GaN帽层掺杂浓度及厚度要求低等优点。
Description
技术领域
本发明涉及一种HEMT器件,具体涉及一种GaN基的p-GaN增强型HEMT器件及其制作方法,属于半导体器件技术领域。
背景技术
GaN材料作为第三代半导体材料,具有更宽的禁带宽度,更高的迁移率,更大的击穿电场的特点,在功率器件、微波器件、射频器件等应用领域都有着显著的优势。由于材料本身的自发极化效应与材料间晶格差别的压电极化效应,在AlGaN/GaN异质结的界面处自然地形成高浓度、高迁移率的二维电子气。二维电子气的存在极大的提高了载流子迁移率,可降低导通电阻,降低器件的响应时间,提高器件性能。
GaN基HEMT器件由于自身存在的高浓度、高迁移率的二维电子气,使器件在栅压零偏压时,器件本身处于导通状态,称之为耗尽型器件。需要器件关断时,要在栅电极上施加负偏压才能实现。而在实际电路运用过程中,需要一个负压电源设计,这样就进一步增加了能耗,并且存在一定的不安全性,所以在实际使用过程中对于增强型HEMT器件(常关)需求必不可少。
目前现有的增强型HEMT的实现主要集中在四种方法分别是:凹栅、栅下F离子注入、cascode级联以及p-GaN帽层,但是这几种常规方法也都存在各自的缺点。例如:凹栅技术实现增强型,需要将栅下的势垒层部分去除掉,使栅下沟道内二维电子气的浓度降低,达到增强型效果,缺点在于对于刻蚀的精度要求过高,并且刻蚀容易导致界面的改变,引入界面态,影响器件的性能。栅下F离子注入是利用F离子来耗尽栅下的二维电子气,缺点在于F离子注入的不稳定性,导致器件的阈值不稳定。cascode级联是将耗尽型器件与Si器件进行级联来实现增强型的方法,缺点在于增加能耗以及受限于Si器件的性能要求。p-GaN帽层的方法是通过极化方式调控沟道内二维电子气,但是受限于较低的激活率,实现高掺杂浓度的p-GaN较为困难,因此要实现增强型需要的p-GaN帽层较厚,这样就导致栅驱动能力下降。
发明内容
针对现有技术的不足,本发明的目的是提供一种GaN基的p-GaN增强型HEMT器件及其制作方法。
为实现以上发明目的,本发明采用了如下所述的技术方案:
本发明实施例提供了一种GaN基的p-GaN增强型HEMT器件,其包括:
隧道结构,其包括异质结,所述异质结包括沟道层和势垒层,且所述异质结内形成有二维电子气;
帽层,其至少对隧道结构的局部区域形成三维包覆,并至少用以将所述异质结内分布于栅下区域的二维电子气耗尽;
源极、漏极,其分别设置在所述隧道结构两端;以及
栅极,其对所述帽层的形成三维包覆。
进一步地,所述HEMT器件还包括缓冲层,所述缓冲层的局部区域为相对凸起部,所述沟道层形成在所述相对凸起部上,且所述隧道结构包括所述相对凸起部。
进一步地,所述帽层选用p-GaN帽层。
进一步地,所述帽层连续覆盖所述隧道结构的两个侧壁的局部区域及顶面的局部区域。
进一步地,所述隧道结构上还包覆有绝缘介质层,所述绝缘介质层上形成有用以使帽层与势垒层接触的窗口。
进一步地,所述缓冲层设置在衬底上。
本发明实施例还提供了一种制作所述的GaN基的p-GaN增强型HEMT器件的方法,其包括:至少在衬底上生长形成包含沟道层和势垒层的异质结;
对所述异质结进行加工,形成隧道结构;
在所述隧道结构上生长形成帽层;
在所述隧道结构的两端分别制作源极、漏极;以及
在所述帽层上制作栅极。
进一步地,所述的制作方法还可包括:
依次在衬底上生长缓冲层、异质结;
对所述缓冲层及异质结进行加工,形成所述隧道结构。
进一步地,所述的制作方法还可包括:
至少以ALD、PECVD、LPCVD、MOCVD、MBE和ICPCVD中的任一种方式在所述隧道结构上形成绝缘介质层;
以及,至少以湿法腐蚀或干法刻蚀方式在所述绝缘介质层上加工出对应于帽层、源极和漏极的窗口。
较之现有技术,本发明的优点包括:
1)本发明提供的GaN基的p-GaN增强型HEMT器件具有阈值电压高,帽层掺杂浓度及厚度要求低等优点;
2)本发明采用沟道层与势垒层所形成的二维电子气,通过刻蚀势垒层、沟道层以及部分缓冲层形成隧道结构,形成单独的结构通道,无需台面隔离,可减小漏电,降低损伤;
3)本发明在隧道结构包裹生长高介电常数绝缘介质层,可有效保护非栅区域沟道的二维电子气,由于没有二次去除帽层的损伤,能够进一步极大的减小漏电;
4)本发明采用三维的帽层技术,通过二次外延技术在栅区域外延生长p-GaN帽层等,可实现对于隧道结构沟道的三维包裹效果,可有效提高对隧道结构沟道二维电子气的耗尽作用,且由于p-GaN帽层的三维的耗尽效果,使得耗尽二维电子气所需要的帽层厚度以及掺杂浓度的要求降低,能够提高器件栅极的控制能力,实现较大阈值电压的增强型HEMT器件。
附图说明
图1A是本发明一典型实施例中一种GaN基的p-GaN增强型HEMT器件的结构示意图。
图1B是图1A所示HEMT器件中源、漏、栅极的工作关系示意图。
图2是根据本发明一典型实施例中一种GaN基的p-GaN增强型HEMT器件的主要步骤示意图。
附图标记说明:1-衬底,2-缓冲层,3-GaN沟道层,4-势垒层,5-绝缘介质层,6-p-GaN帽层。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案,其主要是:在传统的GaN基HEMT器件的基础上增加了p-GaN耗尽效果,主要解决现有p-GaN增强型HEMT中对于高掺杂浓度P型的需求,以及厚P型GaN帽层的需求等问题。
具体而言,本发明采用GaN沟道层与势垒层所形成的二维电子气,通过刻蚀势垒层、GaN沟道层以及部分缓冲层形成隧道结构,之后在整个区域生长绝缘介质层,通过刻蚀及处理去除器件栅区域的绝缘介质,二次外延生长p-GaN帽层,实现对于隧道结构沟道的三维包裹,制备栅极、源极和漏极来实现增强型HEMT器件。
如下将对该技术方案、其实施过程及原理等作进一步的解释说明。但是,应当理解,在本发明范围内,本发明的各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合,从而构成新的或优选的技术方案。限于篇幅,在此不再一一累述。
本发明实施例的一个方面提供的一种GaN基的p-GaN增强型HEMT器件包括:
隧道结构,其包括异质结,所述异质结包括沟道层和势垒层,且所述异质结内形成有二维电子气;
帽层,其至少对隧道结构的局部区域形成三维包覆,并至少用以将所述异质结内分布于栅下区域的二维电子气耗尽;
源极、漏极,其分别设置在所述隧道结构两端;以及
栅极,其对所述帽层的形成三维包覆。
进一步地,所述帽层连续覆盖所述隧道结构的两个侧壁的局部区域及顶面的局部区域,即达成前述的三维包覆。
进一步地,所述栅极连续覆盖所述帽层的两个侧壁的局部区域及顶面的局部区域,即达成前述的三维包覆。
进一步地,所述HEMT器件还包括缓冲层,所述缓冲层的局部区域为相对凸起部,所述沟道层形成在所述相对凸起部上,且所述隧道结构包括所述相对凸起部。
进一步地,所述隧道结构上还包覆有绝缘介质层,所述绝缘介质层上形成有用以使帽层与势垒层接触的窗口。
进一步地,所述帽层选用p-GaN帽层。
在一具体实施方案中,所述HEMT器件可以包括缓冲层、GaN沟道层、势垒层、p-GaN帽层以及栅极、源极和漏极;所述GaN沟道层形成于所述缓冲层上,所述势垒层形成于所述GaN沟道层上,其中,所述GaN沟道层和势垒层之间形成有二维电子气,且所述势垒层、GaN沟道层和部分的缓冲层形成三维的隧道结构,所述p-GaN帽层包裹在部分所述隧道结构上,且所述p-GaN帽层形成于所述势垒层上,并能够将所述GaN沟道层和势垒层之间的二维电子气耗尽;
所述栅极形成于所述p-GaN帽层上,所述源极和漏极分别形成于所述隧道结构的两端,且所述源极和漏极能够通过所述二维电子气电连接。
在一较为具体的实施案例中,所述GaN基的p-GaN增强型HEMT器件还包括绝缘介质层,所述绝缘介质层形成于所述隧道结构上。
在一较为具体的实施案例中,所述p-GaN帽层的掺杂浓度为1015~1021/cm3。
优选的,所述p-GaN帽层的厚度为5nm~1μm。
其中,所述p-GaN帽层为三维结构。
其中,所述栅极为三维结构。
在前述的HEMT器件中,由于p-GaN帽层处于三维栅极结构的下方,对栅下沟道内异质结的极化效应产生的二维电子气形成耗尽的效果,实现增强型器件,由于p-GaN帽层的三维的耗尽效果,使得耗尽二维电子气所需要的p-GaN帽层厚度以及掺杂浓度的要求降低。
在一些实施方案中,所述绝缘介质层的材质包括AlN、Si3N4、SiO2、HfO2或Al2O3等高介电常数绝缘介质,但不限于此。
进一步的,所述绝缘介质层的厚度为3nm~1μm。
本发明采用生长绝缘介质层可以有效保护非栅区域处沟道,由于没有二次去除p-GaN帽层的损伤,能够极大的减小漏电。
在一些实施方案中,所述势垒层的材质包括InGaN、AlInGaN、AlGaN或AlN等,但不限于此。
进一步的,所述势垒层的厚度为3nm~100nm,优选为10~50nm。
在一些实施方案中,所述缓冲层的材质包括AlN、AlGaN、AlInGaN、InGaN或GaN等,但不限于此。
进一步的,所述缓冲层的厚度为300nm~3μm。
优选的,所述缓冲层包括低温AlN层及GaN层,其中低温AlN层厚度为2nm-1μm,GaN层厚度为1-3μm。
优选的,所述缓冲层包括AlGaN层,其厚度为1~3μm。
在一些实施方案中,所述GaN沟道层的材质包括GaN,进一步的,所述GaN沟道层的厚度为1nm~1μm。
在前述的HEMT器件中,由于势垒层及GaN沟道层之间的极化作用,沟道内存在高浓度、高迁移率的二维电子气,导致器件在栅电压零偏压时处于常开状态。采用p-GaN作为帽层,可以耗尽栅下区域自生二维电子气。由于栅下p-GaN帽层对沟道内的二维电子气的三维耗尽效果,使得所需的p-GaN帽层的掺杂浓度及厚度要求降低。
在一些实施方案中,所述缓冲层设置于衬底表面。
进一步的,所述衬底的材质包括Si、SiC或蓝宝石等,但不限于此。
优选的,所述源极、漏极与所述异质结之间形成欧姆接触。
优选的,所述栅极与所述帽层之间形成肖特基接触。
在一些实施方案中,当在所述栅极上施加的电压大于一阈值电压时,所述源极和漏极通过异质结内形成的二维电子气电连接;而当在所述栅极上施加的电压小于所述阈值电压时,所述异质结内位于栅下区域的二维电子气被耗尽,使得源极和漏极之间不能电连接。
本发明采用三维帽层技术,有效的提高对隧道结构沟道二维电子气的耗尽作用,对于p-GaN的掺杂浓度及帽层厚度的要求降低,能够提高器件栅的控制能力,实现较大阈值电压的增强型HEMT器件。
本发明实施例的另一方面提供的制作前述GaN基的p-GaN增强型HEMT器件的方法包括:至少在衬底上生长形成包含沟道层和势垒层的异质结;
对所述异质结进行加工,形成隧道结构;
在所述隧道结构上生长形成帽层;
在所述隧道结构的两端分别制作源极、漏极;以及
在所述帽层上制作栅极。
进一步地,所述的制作方法还可包括:
依次在衬底上生长缓冲层、异质结;
对所述缓冲层及异质结进行加工,形成所述隧道结构。
进一步地,所述的制作方法还可包括:在所述隧道结构上形成绝缘介质层。
在一些实施方案中,所述的制作方法包括:
在衬底上依次生长形成缓冲层、GaN沟道层和势垒层,其中,所述GaN沟道层和势垒层之间形成有二维电子气;
刻蚀所述GaN沟道层、势垒层和部分缓冲层,形成三维的隧道结构;
在所述势垒层上生长形成p-GaN帽层,所述p-GaN帽层能够将所述GaN沟道层和势垒层之间的二维电子气耗尽;
制作源极和漏极,使源极、漏极分别形成于所述隧道结构的两端,且分别与势垒层连接,并使源极和漏极能够通过所述二维电子气电连接;以及
在所述p-GaN帽层上制作栅极。
在一较为具体的实施案例中,所述的制作方法包括:至少以MOCVD、MBE、HVPE等方法中的任一种方式生长形成缓冲层、GaN沟道层或势垒层。
在一较为具体的实施案例中,至少以耐Cl基刻蚀的Si3N4、SiO2或Al2O3作为掩模层,采用Cl基气氛刻蚀所述势垒层、GaN沟道层和部分缓冲层,形成三维的隧道结构。通过刻蚀形成隧道结构,形成单独的结构通道,无需台面隔离,可减小漏电,降低损伤。
在另一些实施案例中,亦可以采用光刻胶等作为前述掩模层。
在一些实施方案中,所述的制作方法还包括:至少以ALD、PECVD、LPCVD、MOCVD、MBE和ICPCVD等中的任一种方式在所述隧道结构上包裹生长高介电常数绝缘介质层,并去除该p-GaN增强型HEMT器件中栅区域的绝缘介质层,保护非栅区域沟道的二维电子气,进一步减小漏电。
优选的,所述去除的方式包括干法去除、湿法去除等,但不限于此。
在一些实施方案中,所述的制作方法包括:至少以MOCVD、MBE和HVPE等中的任一种方式在所述势垒层上二次外延生长p-GaN帽层。通过二次外延技术,在栅区域外延生长p-GaN帽层,实现对于隧道结构沟道的三维包裹效果,实现增强型器件。
优选的,所述的制作方法包括:至少以电子束蒸发或溅射的方式在所述隧道结构的两端分别形成源极、漏极。
优选的,至少以电子束蒸发或溅射的方式在所述p-GaN帽层上形成栅极。
进一步的,在一较为典型的实施案例中,该制作方法可以包括如下步骤:
外延常规耗尽型HEMT器件结构,包括缓冲层、GaN沟道层、势垒层在内的器件结构,包括由势垒层以及GaN沟道层自生的高浓度、高迁移率的二维电子气;
刻蚀形成隧道结构,包括使用耐Cl基刻蚀的Si3N4、SiO2、Al2O3,作为掩模层,采用Cl基气氛刻蚀势垒层、GaN沟道层以及部分缓冲层;
生长高介电常数绝缘介质层,包括AlN、Si3N4、SiO2、HfO2、Al2O3等,并去除器件栅区域的绝缘介质层;
外延生长p-GaN帽层;
制备栅极、源极、漏极,使得源极和漏极在栅偏压处于大于阈值电压下,通过二维电子气进行联通,在栅偏压低于阈值电压时,由于器件栅下区域的二维电子气被耗尽,源极和漏极之间不能联通。
更进一步的,在一更为典型的实施案例中,该制作方法可以包括如下步骤:
(1)在衬底表面,利用MOCVD(或MBE、HVPE等)生长缓冲层包括低温AlN以及GaN层,低温AlN层厚度为2nm~1μm,GaN层厚度为1~3μm;
(2)在缓冲层表层生长GaN沟道层厚度为1nm~1μm;
(3)在GaN沟道层上生长势垒层,材料为AlGaN、AlInGaN、InGaN、AlN,厚度为10nm-50nm;
(4)使用Cl基气氛刻蚀势垒层、沟道层、部分缓冲层,形成隧道结构;
(5)通过MOCVD、ALD、MBE、PECVD、LPCVD、ICPCVD生长高k绝缘介质层,材料包括:Si3N4,AlN、Al2O3、SiO2等,刻蚀去除栅区域的绝缘介质,保护非栅区域的沟道,并减小漏电;
(6)通过MOCVD、MBE、HVPE方式二次外延生长p-GaN帽层,实现p-GaN对于隧道结构沟道的三维包裹;
(7)在源漏区域光刻,刻蚀去除该区域的绝缘介质层,利用电子束蒸发沉积源漏金属,而后形成欧姆接触,形成源极和漏极;
(8)在栅区域光刻,电子束蒸发形成栅电极。
本发明采用三维的p-GaN帽层技术,通过二次外延技术在栅区域外延生长p-GaN帽层,可实现对于隧道结构沟道的三维包裹效果,可有效的提高对隧道结构沟道二维电子气的耗尽作用。由于p-GaN帽层的三维的耗尽效果,使得耗尽二维电子气所需要的p-GaN帽层厚度以及掺杂浓度的要求降低,能够提高器件栅极的控制能力,实现较大阈值电压的增强型HEMT器件。同时,本发明提供的GaN基的p-GaN增强型HEMT器件具有阈值电压高,p-GaN帽层掺杂浓度及厚度要求低等优点。
以下结合附图及更为具体的实施例对本发明的技术方案作进一步清楚、完整的解释说明。
请参阅图1A示出了本发明一典型实施方案中一种GaN基的p-GaN增强型HEMT器件,其包括:衬底1、缓冲层2、GaN沟道层3、势垒层4、绝缘介质层5、p-GaN帽层6及栅极G、源极S和漏极D。请参阅图1B示出了其中栅极、源极和漏极的连接关系示意图。
其中所述衬底1可以是Si或SiC或蓝宝石。
其中所述的缓冲层2位于衬底1之上,材料分别是低温AlN及GaN或AlGaN,厚度分别为2nm~1μm、1~3μm。
其中所述的GaN沟道层3位于缓冲层2之上,材料为GaN,厚度为1nm~1μm。
其中所述的势垒层4位于GaN沟道层3之上,材料为AlGaN、AlInGaN、InGaN、AlN,厚度为10nm~50nm。
其中所述的隧道结构是通过光刻胶或Si3N4或SiO2或Al2O3等耐Cl基刻蚀的材料做掩模层,刻蚀势垒层4、GaN沟道层3和部分缓冲层2形成的隧道结构。
其中所述的绝缘介质层5是通过MOCVD、PECVD、ALD、LPCVD、MBE、ICPCVD等方式生长高k介质,包括:Si3N4、AlN、Al2O3、SiO2、HfO2等。
其中所述的隧道结构包裹在绝缘介质层之内。
其中非栅区域的绝缘介质层的去除方式包括通过干法、湿法去除等。
其中所述的p-GaN帽层6是通过MOCVD、HVPE、MBE等方式在势垒层之上二次外延所得,所述隧道结构包裹在p-GaN帽层6之内。
其中所述的源极和漏极是通过电子束蒸发或者溅射的手段实现的,设置在隧道结构的两端。其中所述的栅极是通过电子束蒸发或溅射的手段在p-GaN帽层之上形成的,栅极对于隧道结构沟道形成一种三维的包裹效果。
如图2所示,本发明一典型实施例中一种GaN基的p-GaN增强型HEMT器件的制备工艺流程具体步骤如下:
实施例一:制作Si衬底上p-GaN/AlGaN/GaN增强型HEMT器件。
步骤一:生长缓冲层。
利用MOCVD在Si衬底上生长低温AlN缓冲层以及GaN缓冲层,其中AlN低温生长的温度为700℃,厚度分别是20nm,GaN缓冲层的厚度为2μm。
步骤二:生长GaN沟道层、势垒层。
利用MOCVD在缓冲层上外延生长GaN沟道层及AlGaN势垒层,厚度分别是5nm和20nm,形成如图2中(a)所示的器件结构。
步骤三:生长耐Cl基刻蚀的掩模层。
利用LPCVD生长50nm厚的Si3N4,Si3N4耐Cl基刻蚀可以作为刻蚀形成隧道结构的掩模层。
步骤四:光刻图形。
利用接触式光刻机,利用光刻胶形成所要的图形。
步骤五:刻蚀掩模层。
利用F基刻蚀上述的图形,形成如图2中(b)所示的器件结构,下一步刻蚀需要的掩模图形,去除光刻胶,保留未刻蚀的Si3N4。
步骤六:刻蚀形成隧道结构。
利用上一步形成的如图2中(b)所示的掩模层,利用Cl基气氛刻蚀势垒层、GaN沟道层及部分缓冲层,刻蚀形成隧道结构,如图2中(c)所示。利用湿法腐蚀方式去除掩模层,形成所需的隧道结构,如图2中(d)所示。
步骤七:生长绝缘介质层(Si3N4)。
在图2中(d)所示的隧道结构上,利用LPCVD生长Si3N4,作为绝缘介质层,绝缘介质层的厚度为10nm,利用较慢的生长速率及较小的损伤修复步骤六中刻蚀对于器件表面的损伤,利用光刻胶作掩模,去除器件栅区域的绝缘介质层,保留非栅区域的绝缘介质层,避免二次外延对器件非栅区域的影响。如图2中(e)所示。
步骤八:二次外延生长p-GaN帽层。
在图2中(e)所示的隧道结构的绝缘介质层上,利用MOCVD外延生长p-GaN帽层。如图2中(f)所示,p-GaN帽层对于隧道结构沟道有很好的三维包裹效果,实现增强型HEMT器件。步骤九:制作电极。
在隧道结构的两端,利用光刻胶制作出源漏电极的窗口,利用F基气氛刻蚀绝缘介质层,利用电子束蒸发沉积源漏金属,形成欧姆接触,制备源极和漏极。
在栅区域利用光刻胶制作栅电极的窗口,利用电子束蒸发沉积栅金属,制备形成肖特基接触的栅极。
通过上述实施例可以发现,本发明采用三维的p-GaN帽层技术,通过二次外延技术在栅区域外延生长p-GaN帽层,可实现对于隧道结构沟道的三维包裹效果,可有效的提高对隧道结构沟道二维电子气的耗尽作用。由于p-GaN帽层的三维的耗尽效果,使得耗尽二维电子气所需要的p-GaN帽层厚度以及掺杂浓度的要求降低,能够提高器件栅极的控制能力,实现较大阈值电压的增强型HEMT器件。同时,本发明提供的GaN基的p-GaN增强型HEMT器件具有阈值电压高,p-GaN帽层掺杂浓度及厚度要求低等优点。
需要说明的是,在本说明书中术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解,以上较佳实施例仅用于说明本发明的内容,除此之外,本发明还有其他实施方式,但凡本领域技术人员因本发明所涉及之技术启示,而采用等同替换或等效变形方式形成的技术方案均落在本发明的保护范围内。
Claims (12)
1.一种GaN基的p-GaN增强型HEMT器件,其特征在于包括:
隧道结构,其包括异质结,所述异质结包括沟道层和势垒层,且所述异质结内形成有二维电子气;
帽层,其至少对隧道结构的局部区域形成三维包覆,并至少用以将所述异质结内分布于栅下区域的二维电子气耗尽;
源极、漏极,其分别设置在所述隧道结构两端;以及
栅极,其对所述帽层的形成三维包覆。
2.根据权利要求1所述的GaN基的p-GaN增强型HEMT器件,其特征在于还包括缓冲层,所述缓冲层的局部区域为相对凸起部,所述沟道层形成在所述相对凸起部上,且所述隧道结构包括所述相对凸起部。
3.根据权利要求1所述的GaN基的p-GaN增强型HEMT器件,其特征在于:所述帽层选用p-GaN帽层;优选的,所述p-GaN帽层的掺杂浓度为1015~1021/cm3;和/或,所述帽层的厚度为5nm~1μm;和/或,所述帽层连续覆盖所述隧道结构的两个侧壁的局部区域及顶面的局部区域。
4.根据权利要求1所述的GaN基的p-GaN增强型HEMT器件,其特征在于:所述隧道结构上还包覆有绝缘介质层,所述绝缘介质层上形成有用以使帽层与势垒层接触的窗口;优选的,所述绝缘介质层的材质包括AlN、Si3N4、SiO2、HfO2或Al2O3;优选的,所述绝缘介质层的厚度为3nm~1μm。
5.根据权利要求1所述的GaN基的p-GaN增强型HEMT器件,其特征在于:所述势垒层的材质包括InGaN、AlInGaN、AlGaN或AlN;和/或,所述势垒层的厚度为3nm~100nm,优选为10~50nm;和/或,所述沟道层的材质包括GaN;和/或,所述GaN沟道层的厚度为1nm~1μm;和/或,所述缓冲层的材质包括AlN、AlGaN、AlInGaN、InGaN或GaN;和/或,所述缓冲层的厚度为300nm~3μm;优选的,所述缓冲层包括低温AlN层及GaN层或AlGaN层;尤其优选的,所述低温AlN层的厚度为2nm~1μm,所述GaN层的厚度为1~3μm;尤其优选的,所述AlGaN层的厚度为1~3μm。
6.根据权利要求2所述的GaN基的p-GaN增强型HEMT器件,其特征在于:所述缓冲层设置在衬底上;优选的,所述衬底的材质包括Si、SiC或蓝宝石。
7.根据权利要求1所述的GaN基的p-GaN增强型HEMT器件,其特征在于:所述源极、漏极与异质结之间形成欧姆接触;和/或,所述栅极与帽层之间形成肖特基接触。
8.根据权利要求1-7中任一项所述的GaN基的p-GaN增强型HEMT器件,其特征在于:当在所述栅极上施加的电压大于一阈值电压时,所述源极和漏极通过二维电子气电连接,使所述HEMT器件开启;而当在所述栅极上施加的电压小于所述阈值电压时,所述异质结内位于栅下区域的二维电子气被耗尽,使所述HEMT器件关闭。
9.根据权利要求1-8中任一项所述的GaN基的p-GaN增强型HEMT器件的制作方法,其特征在于包括:
至少在衬底上生长形成包含沟道层和势垒层的异质结;
对所述异质结进行加工,形成隧道结构;
在所述隧道结构上生长形成帽层;
在所述隧道结构的两端分别制作源极、漏极;以及
在所述帽层上制作栅极。
10.根据权利要求9所述的制作方法,其特征在于还包括:
依次在衬底上生长缓冲层、异质结;
对所述缓冲层及异质结进行加工,形成所述隧道结构。
11.根据权利要求9或10所述的制作方法,其特征在于包括:
至少以MOCVD、HVPE、MBE中的任一种方式生长形成所述异质结;
和/或,至少以MOCVD、HVPE、MBE中的任一种方式在所述异质结上二次外延生长形成帽层;
和/或,至少以湿法腐蚀或干法刻蚀方式对所述异质结进行加工,形成所述隧道结构;
和/或,至少以电子束蒸发、溅射中的任一种方式制作形成源极、漏极、栅极。
12.根据权利要求9或10所述的制作方法,其特征在于还包括:
至少以ALD、PECVD、LPCVD、MOCVD、MBE和ICPCVD中的任一种方式在所述隧道结构上形成绝缘介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711278188.6A CN109888008A (zh) | 2017-12-06 | 2017-12-06 | GaN基的p-GaN增强型HEMT器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711278188.6A CN109888008A (zh) | 2017-12-06 | 2017-12-06 | GaN基的p-GaN增强型HEMT器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109888008A true CN109888008A (zh) | 2019-06-14 |
Family
ID=66924045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711278188.6A Pending CN109888008A (zh) | 2017-12-06 | 2017-12-06 | GaN基的p-GaN增强型HEMT器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109888008A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
CN104821331A (zh) * | 2014-01-30 | 2015-08-05 | 英飞凌科技奥地利有限公司 | Iii族氮化物基增强模式晶体管 |
CN105810728A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
CN106298903A (zh) * | 2015-05-18 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt |
-
2017
- 2017-12-06 CN CN201711278188.6A patent/CN109888008A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
CN104821331A (zh) * | 2014-01-30 | 2015-08-05 | 英飞凌科技奥地利有限公司 | Iii族氮化物基增强模式晶体管 |
CN106298903A (zh) * | 2015-05-18 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt |
CN105810728A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
CN100557815C (zh) | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 | |
CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
CN108155099A (zh) | 一种包含介质层的p型栅HEMT器件及其制作方法 | |
CN102386223A (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
CN106033724A (zh) | Iii族氮化物增强型hemt及其制备方法 | |
CN105280696A (zh) | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 | |
CN107706241A (zh) | 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法 | |
CN106298903A (zh) | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt | |
CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
CN109659355A (zh) | 常关型氧化镓场效应晶体管结构及制备方法 | |
CN105448962A (zh) | 多沟道侧栅结构的AlGaN/GaN高电子迁移率晶体管 | |
CN105405878B (zh) | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
CN106206309A (zh) | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt | |
CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
CN103377926A (zh) | 一种常闭型氮化镓场效应晶体管的制造方法 | |
CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
CN105609551B (zh) | 立体多槽栅增强型hemt器件及其制备方法 | |
CN104037217B (zh) | 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法 | |
CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
CN104037222B (zh) | 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190614 |