CN116666438B - 一种栅极漏电可调控的GaN功率器件及其制备方法 - Google Patents

一种栅极漏电可调控的GaN功率器件及其制备方法 Download PDF

Info

Publication number
CN116666438B
CN116666438B CN202310944028.XA CN202310944028A CN116666438B CN 116666438 B CN116666438 B CN 116666438B CN 202310944028 A CN202310944028 A CN 202310944028A CN 116666438 B CN116666438 B CN 116666438B
Authority
CN
China
Prior art keywords
gan
gan layer
layer
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310944028.XA
Other languages
English (en)
Other versions
CN116666438A (zh
Inventor
武乐可
李亦衡
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202310944028.XA priority Critical patent/CN116666438B/zh
Publication of CN116666438A publication Critical patent/CN116666438A/zh
Application granted granted Critical
Publication of CN116666438B publication Critical patent/CN116666438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供了一种栅极漏电可调控的GaN功率器件及其制备方法，涉及半导体器件技术领域。本发明在衬底上依次层叠生长缓冲层、势垒层和P‑GaN层；对所述P‑GaN层进行刻蚀，只保留栅极区域的P‑GaN层，将栅极区域的P‑GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片；将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片；在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P‑GaN层的平面区域和凹陷区域均接触。本发明通过调整平面区域和凹陷区域的面积比例，可以调节栅极的漏电大小，也可调整栅极的动态恢复性能。

Description

一种栅极漏电可调控的GaN功率器件及其制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种栅极漏电可调控的GaN功率器件及其制备方法。
背景技术
由于GaN材料相对于Si材料的优势，GaN功率器件可以实现更小的导通电阻和栅极电荷（意味着更优秀的电流能力和开关性能）；同时，GaN功率器件由于具有小的电容，在开关速度上具有明显优势，因此GaN功率器件更适合于高频应用场合，对提升变换器的效率和功率密度非常有利。目前GaN功率器件主要应用于电源适配器、快充、数据中心等领域，也逐渐成为5G基站电源的最佳解决方案。
GaN增强型功率器件是目前的研究热点，其中P-GaN增强型器件已经初步实现产业化。这种P-GaN增强型器件是在AlGaN势垒层顶部生长一层P型GaN层（P-GaN层），P-GaN层中的正电荷具有内置电压，因此会耗尽二维电子气中的电子，形成增强型器件。在器件制作过程中，通常会在P-GaN层上方设置栅极金属，以形成肖特基接触，从而减小栅极的漏电。由于肖特基结构的特点，界面的势垒不会很高，在器件工作时，由于栅极电压的存在，二维电子气中的电子很容易越过AlGaN势垒层，被吸引至栅极金属和P-GaN层的界面。因为界面势垒很低，电子会继续隧穿越过界面势垒到达栅极金属，从而形成栅极漏电。栅极漏电流过大会导致驱动电压不能完全加载到栅极金属上，同时还会造成电路中严重的噪声，因此降低栅极的漏电具有重要意义。但是栅极漏电流也不能太小，太小会导致器件的动态恢复受到影响，即栅极在充放电过程中，电子从栅极回到AlGaN势垒层的时间会变慢，影响器件的性能。
发明内容
本发明的目的在于提供一种栅极漏电可调控的GaN功率器件及其制备方法，采用本发明的方法制备GaN功率器件可以调控栅极漏电流的大小。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种栅极漏电可调控的GaN功率器件的制备方法，包括以下步骤：在衬底上依次层叠生长缓冲层、势垒层和P-GaN层；
对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层，将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片；
将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片；
在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P-GaN层的平面区域和凹陷区域均接触。
优选的，所述凹槽的深度为栅极区域P-GaN层厚度的15~50%。
优选的，所述凹槽的深度为15~50nm。
优选的，所述四甲基氢氧化铵溶液的质量浓度为5~25%；所述浸渍的时间为1~20min。
优选的，所述退火在氮气保护下进行，所述退火的温度为300~600℃，保温时间为1~20min。
优选的，所述凹槽的刻蚀方法为ICP刻蚀，所述ICP刻蚀只施加源功率，不施加偏置功率。
优选的，所述P-GaN层为Mg掺杂GaN；所述P-GaN层表面Mg的掺杂浓度为1019cm-3，所述P-GaN层与势垒层接触的一面，Mg掺杂浓度为1018cm-3。
优选的，所述衬底包括Si衬底；所述势垒层包括AlGaN层。
优选的，所述源极电极为Ti/Al双层结构，所述栅极电极为TiN/Al双层结构。
本发明提供了上述方案所述制备方法制备得到的栅极漏电可调控的GaN功率器件，包括依次层叠的衬底、缓冲层、势垒层和P-GaN层，以及源极电极、栅极电极和漏极电极；所述P-GaN层位于栅下区域；所述P-GaN层由若干凹槽分成平面区域和凹陷区域；所述平面区域和凹陷区域均与栅极电极接触。
本发明提供了一种栅极漏电可调控的GaN功率器件的制备方法，包括以下步骤：在衬底上依次层叠生长缓冲层、势垒层和P-GaN层；对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层，将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片；将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片；在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P-GaN层的平面区域和凹陷区域均接触。
P-GaN层是在GaN外延生长过程中，掺入Mg，Mg在GaN中起到受主作用，从而使P-GaN层中有空穴存在，形成P型半导体。生长完成后，由于Mg本身的扩散作用，在P-GaN层中，Mg的掺杂在靠近P-GaN表面区域会比较多，在靠近AlGaN的区域会变少。由于靠近P-GaN表面的部分Mg掺杂通常比较高，靠近势垒层的部分，Mg掺杂通常会降低，因此在P-GaN表面区域由于受主浓度很高，导致缺陷很多，在后续栅极金属与其接触的肖特基界面上，缺陷态密度很大，电子很容易通过缺陷辅助隧穿的方式，从P-GaN隧穿到栅极电极，形成栅极漏电流。本发明将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，由于平面区域的受主浓度高，栅极金属与P-GaN层平面接触的区域，漏电较大；凹陷区域的受主浓度较低，栅极金属与凹槽接触的区域，漏电较小。本发明通过调整平面区域和凹陷区域的面积比例，可以调节栅极的漏电大小，也可调整栅极的动态恢复性能。
本发明的制备方法工艺简单，易于产业化生产，具有良好的应用前景。
附图说明
图1为生长缓冲层、势垒层和P-GaN层后晶片的结构示意图；
图2为对P-GaN层进行刻蚀后只保留栅极区域的P-GaN层的结构示意图；
图3为第一晶片的结构示意图；
图4为本发明的GaN功率器件的结构示意图。
具体实施方式
本发明提供了一种栅极漏电可调控的GaN功率器件的制备方法，包括以下步骤：在衬底上依次层叠生长缓冲层、势垒层和P-GaN层；
对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层，将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片；
将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片；
在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P-GaN层的平面区域和凹陷区域均接触。
如图1所示，本发明在衬底上依次层叠生长缓冲层（Buffer层）、势垒层和P-GaN层。
本发明对所述衬底、缓冲层和势垒层的组成没有特殊要求，本领域熟知的衬底、缓冲层和势垒层均可。例如，所述衬底可以为Si衬底；所述缓冲层可以为GaN、AlN单层或多层结构，所述势垒层可以为AlGaN层。本发明对各层的厚度没有特殊要求，采用本领域熟知的厚度即可。在本发明中，所述P-GaN层优选为Mg掺杂GaN；具体的，P-GaN层是在GaN外延生长过程中，掺入Mg，Mg在GaN中起到受主作用，从而使P-GaN层中有空穴存在，形成P型半导体。生长完成后，由于Mg本身的扩散作用，在P-GaN层中，Mg的掺杂在靠近P-GaN表面区域会比较多，在靠近势垒层的区域会变少。在本发明中，所述P-GaN层表面Mg的掺杂浓度优选为1019cm-3，所述P-GaN层与势垒层接触的一面，Mg的掺杂浓度优选为1018cm-3。由于靠近P-GaN表面的部分Mg掺杂通常比较高，靠近AlGaN的部分，Mg掺杂通常会降低，因此在P-GaN表面区域由于受主浓度很高，导致缺陷很多，在后续栅极金属与其接触的肖特基界面上，缺陷态密度很大，电子很容易通过缺陷辅助隧穿的方式，从P-GaN隧穿到栅极电极，形成栅极漏电流。在本发明中，所述缓冲层、势垒层和P-GaN层的生长优选在MOCVD设备中进行。
形成P-GaN层后，本发明对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层（如图2所示），然后将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片（如图3所示）。
本发明对所述P-GaN层进行刻蚀的过程没有特殊要求，采用本领域熟知的刻蚀过程，只保留栅极区域的P-GaN层即可。在本发明中，所述凹槽的刻蚀方法优选为ICP刻蚀，所述ICP刻蚀优选只施加源功率，不施加偏置功率。本发明在ICP刻蚀过程中只施加源功率，不施加偏置功率，可以降低刻蚀损伤。
在本发明中，所述凹槽的深度优选为栅极区域P-GaN层厚度的15~50%，更优选为20~45%，进一步优选为25~40%。在本发明中，所述凹槽的深度优选为15~50nm，更优选为20~45nm，进一步优选为25~40nm。本发明对所述凹槽的数量以及单个凹槽的面积不做特殊限定。在本发明中，由于平面区域的受主浓度高，栅极金属与P-GaN层平面接触的区域，漏电较大；凹陷区域的受主浓度较低，栅极金属与凹槽接触的区域，漏电较小，因此，本发明通过调整平面区域和凹陷区域的面积比例，可以调节栅极的漏电大小，也可调整栅极的动态恢复性能。
得到第一晶片后，本发明将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片。
在本发明中，所述四甲基氢氧化铵溶液的质量浓度优选为5~25%，更优选为10~20%；所述浸渍的时间优选为1~20min，更优选为5~15min。本发明将第一晶片浸渍到四甲基氢氧化铵溶液中，使刻蚀后的P-GaN表面平整。
在本发明中，所述退火优选在氮气保护下进行；所述退火的温度优选为300~600℃，更优选为400~550℃，进一步优选为450~500℃；所述退火的保温时间优选为1~20min，更优选为5~15min。本发明利用退火修复刻蚀损伤。
得到第二晶片后，本发明在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P-GaN层的平面区域和凹陷区域均接触。
本发明对所述源极电极、栅极电极和漏极电极的制作过程没有特殊要求，采用本领域熟知的制作过程即可。在本发明中，所述源极电极优选为Ti/Al双层结构，所述栅极电极优选为TiN/Al双层结构。
本发明提供了上述方案所述制备方法制备得到的栅极漏电可调控的GaN功率器件，包括依次层叠的衬底、缓冲层、势垒层和P-GaN层，以及源极电极、栅极电极和漏极电极；所述P-GaN层位于栅下区域；所述P-GaN层由若干凹槽分成平面区域和凹陷区域；所述平面区域和凹陷区域均与栅极电极接触。
由于平面区域的受主浓度高，栅极金属与P-GaN层平面接触的区域，漏电较大；凹陷区域的受主浓度较低，栅极金属与凹槽接触的区域，漏电较小，因此，本发明通过调整平面区域和凹陷区域的面积比例，可以调节栅极的漏电大小，也可调整栅极的动态恢复性能。
下面结合实施例对本发明提供的栅极漏电可调控的GaN功率器件及其制备方法进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1
将Si衬底放入MOCVD设备中，依次外延生长GaN缓冲层、AlGaN层和P-GaN层，缓冲层厚度为4μm，AlGaN层厚度为15nm，P-GaN层厚度为100nm。P-GaN层是在GaN外延生长过程中，掺入Mg，生长完成后，由于Mg本身的扩散作用，在P-GaN层中，Mg的掺杂在靠近表面区域较多，在靠近AlGaN的区域会变少，具体的，P-GaN层表面Mg的掺杂浓度为1019cm-3，P-GaN层与势垒层接触的一面，Mg的掺杂浓度为1018cm-3。
对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层，将栅极区域的P-GaN层刻蚀出若干凹槽，采用ICP刻蚀凹槽，所述ICP刻蚀过程中只施加源功率，不施加偏置功率，凹槽的深度为20nm，形成平面区域和凹陷区域，平面区域和凹陷区域的面积比为2:1，得到第一晶片；
将所述第一晶片在质量浓度为10%的四甲基氢氧化铵溶液中浸渍5min，以使刻蚀后的P-GaN表面平整，取出后在氮气保护下于500℃退火10min，以修复刻蚀损伤，得到第二晶片；
在所述第二晶片上制作Ti/Al双层结构作为源极电极，制作TiN/Al双层结构作为栅极电极，所述栅极电极与P-GaN层的平面区域和凹陷区域均接触，在漏极区域制作漏极电极，得到栅极漏电可调控的GaN功率器件。经上述方法制备的GaN功率器件既可以降低栅极漏电，又可以保证动态恢复特性良好。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种栅极漏电可调控的GaN功率器件的制备方法，其特征在于，由以下步骤组成：在衬底上依次层叠生长缓冲层、势垒层和P-GaN层；
对所述P-GaN层进行刻蚀，只保留栅极区域的P-GaN层，将栅极区域的P-GaN层刻蚀出若干凹槽，形成平面区域和凹陷区域，得到第一晶片；所述凹槽的深度为栅极区域P-GaN层厚度的15～50％；所述平面区域和凹陷区域的面积比为2：1；
将所述第一晶片浸渍到四甲基氢氧化铵溶液中，取出后退火，得到第二晶片；
在所述第二晶片上分别制作源极电极、栅极电极和漏极电极，得到栅极漏电可调控的GaN功率器件；所述栅极电极与P-GaN层的平面区域和凹陷区域均接触；所述栅极电极为TiN/Al双层结构。
2.根据权利要求1所述的制备方法，其特征在于，所述凹槽的深度为15～50nm。
3.根据权利要求1所述的制备方法，其特征在于，所述四甲基氢氧化铵溶液的质量浓度为5～25％；所述浸渍的时间为1～20min。
4.根据权利要求1或3所述的制备方法，其特征在于，所述退火在氮气保护下进行，所述退火的温度为300～600℃，保温时间为1～20min。
5.根据权利要求1所述的制备方法，其特征在于，所述凹槽的刻蚀方法为ICP刻蚀，所述ICP刻蚀只施加源功率，不施加偏置功率。
6.根据权利要求1所述的制备方法，其特征在于，所述P-GaN层为Mg掺杂GaN；所述P-GaN层表面Mg的掺杂浓度为1019cm-3，所述P-GaN层与势垒层接触的一面，Mg掺杂浓度为1018cm-3。
7.根据权利要求1所述的制备方法，其特征在于，所述衬底包括Si衬底；所述势垒层包括AlGaN层。
8.根据权利要求1所述的制备方法，其特征在于，所述源极电极为Ti/Al双层结构，所述栅极电极为TiN/Al双层结构。
9.权利要求1～8任一项所述制备方法制备得到的栅极漏电可调控的GaN功率器件，包括依次层叠的衬底、缓冲层、势垒层和P-GaN层，以及源极电极、栅极电极和漏极电极；所述P-GaN层位于栅下区域；所述P-GaN层由若干凹槽分成平面区域和凹陷区域；所述平面区域和凹陷区域均与栅极电极接触。
CN202310944028.XA 2023-07-31 2023-07-31 一种栅极漏电可调控的GaN功率器件及其制备方法 Active CN116666438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310944028.XA CN116666438B (zh) 2023-07-31 2023-07-31 一种栅极漏电可调控的GaN功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310944028.XA CN116666438B (zh) 2023-07-31 2023-07-31 一种栅极漏电可调控的GaN功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116666438A CN116666438A (zh) 2023-08-29
CN116666438B true CN116666438B (zh) 2023-12-22

Family

ID=87721004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310944028.XA Active CN116666438B (zh) 2023-07-31 2023-07-31 一种栅极漏电可调控的GaN功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116666438B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN106298907A (zh) * 2015-06-26 2017-01-04 丰田自动车株式会社 氮化物半导体装置
CN111081763A (zh) * 2019-12-25 2020-04-28 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113555427A (zh) * 2020-04-24 2021-10-26 三星电子株式会社 高电子迁移率晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN106298907A (zh) * 2015-06-26 2017-01-04 丰田自动车株式会社 氮化物半导体装置
CN111081763A (zh) * 2019-12-25 2020-04-28 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113555427A (zh) * 2020-04-24 2021-10-26 三星电子株式会社 高电子迁移率晶体管及其制造方法

Also Published As

Publication number Publication date
CN116666438A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN111384171A (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN116666438B (zh) 一种栅极漏电可调控的GaN功率器件及其制备方法
CN108550668A (zh) 一种发光二极管外延片及其制作方法
CN117219676A (zh) 一种异质pn结栅极的增强型HEMT器件
CN115863446A (zh) 一种GaN基异质结二极管及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN109244131A (zh) 一种高速晶体管及其制造方法
CN115172440A (zh) 一种氮化物半导体高电子迁移率晶体管外延结构
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111490453B (zh) 含有分步掺杂下波导层的GaN基激光器及其制备方法
CN107731980A (zh) 一种紫外发光二极管结构及其制作方法
CN114141918A (zh) 适用于大电流条件工作的发光二极管外延结构及制备方法
CN113823673A (zh) 基于超晶格结构的增强型GaN HEMT器件及其制备方法
CN105552108A (zh) GaN HEMT器件非合金欧姆接触的制作方法
CN105428242A (zh) 一种调制ⅲ族氮化物半导体增强型器件阈值电压的方法
CN111029410A (zh) 一种结势垒肖特基结构的二极管及其制造方法
CN211629119U (zh) 一种结势垒肖特基结构的二极管
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN113363320B (zh) 降低栅极漏电的p-GaN栅增强型GaN-HEMT器件及其制作方法
CN210516745U (zh) 一种碳化硅衬底氮化镓基功率器件
CN117352537B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt
WO2021023228A1 (zh) 半导体器件及其制备方法
US20230343835A1 (en) High electron mobility transistor and manufacturing method thereof, chip, and electronic device
CN116072701A (zh) 高阈值电压稳定性和低栅漏电的GaN HEMT器件结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant