CN106298907B - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN106298907B
CN106298907B CN201610472248.7A CN201610472248A CN106298907B CN 106298907 B CN106298907 B CN 106298907B CN 201610472248 A CN201610472248 A CN 201610472248A CN 106298907 B CN106298907 B CN 106298907B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
type
nitride semiconductor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610472248.7A
Other languages
English (en)
Other versions
CN106298907A (zh
Inventor
大川峰司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106298907A publication Critical patent/CN106298907A/zh
Application granted granted Critical
Publication of CN106298907B publication Critical patent/CN106298907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种能够抑制栅极漏电流并且断开时的响应速度较快的常闭型的氮化物半导体装置。该氮化物半导体装置具有：第一氮化物半导体层；第二氮化物半导体层，其被配置在所述第一氮化物半导体层之上，并且与所述第一氮化物半导体层相比带隙较大；p型半导体层，其被配置在所述第二氮化物半导体层之上；栅电极，其被配置在所述p型半导体层之上。在所述栅电极与所述p型半导体层之间并列配置有第一界面和第二界面，所述第一界面对于在从所述p型半导体层朝向所述栅电极的方向上流动的空穴而具有第一壁垒，所述第二界面对于在从所述p型半导体层朝向所述栅电极的方向上流动的空穴而具有大于第一壁垒的第二壁垒。

Description

氮化物半导体装置
技术领域
本说明书所公开的技术涉及一种氮化物半导体装置。
背景技术
在专利文献1中，作为氮化物半导体装置而公开了HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)。该HEMT为，栅极阈值高于0V的常闭型的HEMT。该HEMT具有第一氮化物半导体层、和被配置在第一氮化物半导体层之上的第二氮化物半导体层。第二氮化物半导体层的带隙与第一氮化物半导体层的带隙相比而较大。在第一氮化物半导体层与第二氮化物半导体层的界面上形成有异质结。在第二氮化物半导体层上配置有源电极和漏电极。此外，在源电极与漏电极之间的第二氮化物半导体层上层压有p型半导体层、n型半导体层以及栅电极。在该HEMT中，沿着第一氮化物半导体层与第二氮化物半导体层的界面的异质结而形成有二维电子气(以下，称为2DEG)。但是，在栅极电压小于栅极阈值的状态下，耗尽层将从p型半导体层延伸至第二氮化物半导体层内。在下文中，存在将该耗尽层称为第一耗尽层的情况。在栅极电压小于栅极阈值的状态下，第一耗尽层将到达异质结。因此，在p型半导体层的正下方的异质结处未形成有2DEG，并通过第一耗尽层而使2DEG被分离成源电极侧和漏电极侧。因此，在栅极电压小于栅极阈值的状态下，即使向源电极与漏电极之间施加电压，电流也不会在HEMT中流动。当使栅极电压上升时，p型半导体层的电位随着栅极电压的上升而上升，从而第一耗尽层向p型半导体层侧缩小。由此，当第一耗尽层从异质结脱离时，在p型半导体层的正下方的异质结处形成有2DEG。因此，成为在异质结的整个区域内形成了2DEG的状态，从而电流在源电极与漏电极之间流动。即，HEMT导通。此外，当以上述方式而使栅极电压上升时，耗尽层将从p型半导体层和n型半导体层的界面的pn结起向其周围扩展。在下文中，存在将该耗尽层称为第二耗尽层的情况。以此方式，在专利文献1的半导体装置中，由于在使栅极电压上升时第二耗尽层向p型半导体层和n型半导体层扩展，因此能够抑制栅极漏电流。
在先技术文献
专利文献1：日本特开2013-80894号公报
发明内容
发明所要解决的问题
如上所述，在专利文献1的HEMT中，在栅极电压较高时，第二耗尽层向p型半导体层和n型半导体层的界面的pn结的周围扩展。在该状态下，p型半导体层通过第二耗尽层而与栅电极电隔离，并且p型半导体层的电位为浮置电位。在使HEMT断开时，栅极电压从该状态起降低至小于栅极阈值的状态。于是，首先pn结的周围的第二耗尽层将会缩小。在第二耗尽层存在的期间内，p型半导体层的电位几乎不降低。当栅极电压降低时，第二耗尽层缩小至可无视其存在的程度。在下文中，将耗尽层缩小至可无视其存在的程度称为耗尽层消失。当第二耗尽层消失时，由于p型半导体层与栅电极电连接，因此p型半导体层的电位在该阶段开始降低。随着p型半导体层的电位的降低，第一耗尽层从p型半导体层伸展至第二氮化物半导体层内。由于第一耗尽层到达异质结而使p型半导体层的正下方的2DEG消失，因此HEMT断开。如以上所说明的那样，在使专利文献1的HEMT断开时，至第二耗尽层消失为止p型半导体层的电位几乎不下降，从而p型半导体层的正下方的2DEG消失的时刻变晚。因此，专利文献1的HEMT存在断开时的响应速度较慢的问题。因此，在本说明书中，提供一种能够抑制栅极漏电流并且断开时的响应速度较快的常闭型的氮化物半导体装置。
用于解决问题的方法
本说明书所公开的氮化物半导体装置具有第一氮化物半导体层、第二氮化物半导体层、p型半导体层、栅电极。所述第二氮化物半导体层被配置在所述第一氮化物半导体层之上，并且与所述第一氮化物半导体层相比带隙较大。所述p型半导体层被配置在所述第二氮化物半导体层之上。栅电极被配置在所述p型半导体层上。在所述栅电极与所述p型半导体层之间并列配置有第一界面和第二界面，所述第一界面在从所述p型半导体层朝向所述栅电极的方向上对于空穴而具有第一壁垒，所述第二界面在从所述p型半导体层朝向所述栅电极的方向上对于空穴而具有大于第一壁垒的第二壁垒。
另外，并列配置有第一界面与第二界面是指，在空穴从p型半导体层朝向栅电极流动时，以仅穿过第一界面和第二界面中的任意一方的方式而配置有这些界面的含义。此外，第一壁垒以及第二的壁垒是指，栅极电压为预定的固定电压(例如，0V)之时的壁垒。
在该氮化物半导体装置中，在栅极电压小于栅极阈值的情况下，第一耗尽层从p型半导体层向第二氮化物半导体层扩展。由于耗尽层到达异质结(第一氮化物半导体层第二氮化物半导体层的界面)，因此氮化物半导体装置断开。通过从p型半导体层延伸至第二氮化物半导体层的第一耗尽层，从而实现了常闭型的氮化物半导体装置。在使该氮化物半导体装置接通的情况下，使栅极电压上升至栅极阈值以上。当使栅极电压上升至栅极阈值以上时，由于p型半导体层的电位将上升，因此第一耗尽层从异质结退避开。因此，氮化物半导体装置导通。此外，当使栅极电压上升时，在壁垒较大的第二界面上，在扩大壁垒的方向上被施加有电压。于是，耗尽层将从第二界面向其周围的p型半导体层扩展。在下文中，存在将该耗尽层称为第三耗尽层的情况。另一方面，耗尽层不从壁垒较小的第一界面扩展。但是，从第二界面扩展的第三耗尽层向第一界面附近的p型半导体层推进。以此方式，由于第三耗尽层不仅向第二界面的周围而且向第一界面的附近扩展，因此能够抑制栅极漏电流(即，从栅电极向p型半导体层流动的电流)。在使氮化物半导体装置断开的情况下，使栅极电压降低至小于栅极阈值。于是，p型半导体层内的第三耗尽层向第二界面侧缩小。由于第三耗尽层向第二界面侧缩小，因此第三耗尽层从第一界面的附近退避开。其结果为，p型半导体层经由第一界面而与栅电极连接，从而p型半导体层的电位降低。即，在与从p型半导体层起至第三耗尽层消失相比较早的阶段，p型半导体层的电位开始降低。当p型半导体层的电位降低时，第一耗尽层从p型半导体层延伸至第二氮化物半导体层。当第一耗尽层到达异质结时，氮化物半导体装置断开。以此方式，根据该结构，在使氮化物半导体装置断开时，p型半导体层的电位将在较早的阶段开始降低。因此，该氮化物半导体装置的断开时的响应速度较快。如以上所说明的那样，根据该结构，能够实现一种可抑制栅极漏电流并且断开时的响应速度较快的常闭型的氮化物半导体装置。
附图说明
图1为实施例1的HEMT10的纵剖视图。
图2为实施例1的HEMT10的俯视图(但是为省略栅电极36的图示并表示界面37a、38a的配置的图)。
图3为实施例1的HEMT10的栅极附近的放大剖视图。
图4为实施例1的HEMT10的栅极附近的放大剖视图。
图5为实施例1的HEMT10的栅极附近的放大剖视图。
图6为第一改变例的HEMT的栅极附近的放大剖视图。
图7为第二改变例的HEMT10的俯视图(但是为省略栅电极36的图示并表示界面37a、38a的配置的图)。
图8为第三改变例的HEMT10的俯视图(但是为省略栅电极36的图示并表示界面37a、38a的配置的图)。
图9为实施例2的HEMT的栅极附近的放大剖视图。
图10为实施例2的HEMT的栅极附近的放大剖视图。
图11为实施例2的HEMT的栅极附近的放大剖视图。
图12为实施例3的HEMT的栅极附近的放大剖视图。
图13为实施例4的HEMT的栅极附近的放大剖视图。
图14为实施例5的HEMT的纵剖视图。
图15为实施例6的HEMT的栅极附近的放大剖视图。
图16为实施例6的HEMT的栅极附近的放大剖视图。
图17为实施例6的HEMT的栅极附近的放大剖视图。
具体实施方式
实施例1
图1所示的实施例的HEMT10具有层压基板11。层压基板11具有层压了基底基板12、缓冲层14、电子渡越层16以及电子供给层18的结构。另外，在下文中，将层压基板11的厚度方向称为z方向，将与z方向正交的一个方向(图1中的左右方向)称为x方向，将与x方向以及z方向正交的方向称为y方向。
基底基板12由硅而构成。但是，基底基板12也可以由能够在表面上使氮化物半导体层结晶生长的其他的材料(例如，蓝宝石、SiC、GaN等)而构成。
缓冲层14被配置在基底基板12上。缓冲层14由GaN而构成。但是，缓冲层14也可以由AlGaN、AlN等其他材料而构成。
电子渡越层16被配置在缓冲层14之上。电子移动层16由i型(即，非掺杂型)的GaN而构成。
电子供给层18被配置在电子渡越层16之上。电子供给层18由i型的InAlGaN而构成。更详细而言，电子供给层18由Inx1Aly1Ga1-x1-y1N(0≤x1≤1，0＜y1≤1，0≤1-x1-y1≤1)而构成。电子供给层18的带隙与电子移动层16的带隙相比而较大。在电子供给层18(即，GaN)和电子渡越层16(即，InAlGaN)的界面上形成有异质结18a。在异质结18a附近的电子渡越层16上形成有2DEG(二维电子气)。
在层压基板11上形成有源电极30、漏电极32、p型栅极层34以及栅电极36。
源电极30被配置在电子供给层18之上。源电极30为使Ti与Al层压的电极。Ti与电子供给层18相接，Al被层压在Ti之上。源电极30与电子供给层18欧姆接触。如图2所示，源电极30在y方向上较长地延伸。
如图1所示，漏电极32被配置在电子供给层18上。漏电极32被配置在从源电极30起于x方向上偏离的位置处。漏电极32为使Ti与Al层压的电极。Ti与电子供给层18相接，Al被层压在Ti上。漏电极32与电子供给层18欧姆接触。如图2所示，漏电极32在y方向上延伸得较长。
如图1所示，p型栅极层34被配置在电子供给层18上。p型栅极层34与电子供给层18相接。p型栅极层34被配置在源电极30与漏电极32之间。更详细而言，如图2所示，在对层压基板11的表面11a(即，电子供给层18的表面)进行俯视观察时，p型栅极层34被配置在源电极30与漏电极32之间的范围内。p型栅极层34在y方向上延伸得较长。p型栅极层34由p型的GaN而构成。但是，p型栅极层34也可以由p型的AlGaN等其他的p型半导体而构成。
栅电极36被配置在p型栅极层34上。栅电极36具有肖特基电极部37和欧姆电极部38。
欧姆电极部38由Pt和Pb中的任意一种或包含这些元素的合金等而构成。欧姆电极部38在p型栅极层34的宽度方向(即，x方向)的大致中央部处与p型栅极层34的表面接触。欧姆电极部38与p型栅极层34欧姆接触。在下文中，将欧姆电极部38与p型栅极层34的界面称为欧姆界面38a。通过图2的斜线而被施加影线的区域表示欧姆界面38a。如图2所示，欧姆界面38a在y方向上延伸得较长。
肖特基电极部37由Ni、W、Ti以及Al中的任意一种或包含这些元素的合金等而构成。肖特基电极部37以对p型栅极层34和欧姆电极部38进行覆盖的方式而形成。肖特基电极部37与欧姆电极部38相接。此外，肖特基电极部37在未形成有欧姆电极部38的范围内与p型栅极层34的表面肖特基接触。在下文中，将肖特基电极部37与p型栅极层34的界面称为肖特基界面37a。通过图2的点而被施加影线的区域表示肖特基界面37a。如图2所示，肖特基界面37a被形成在欧姆界面38a的x方向上的两侧。各肖特基界面37a与欧姆界面38a邻接。各肖特基界面37a在y方向上延伸得较长。
接下来，对欧姆界面38a和肖特基界面37a的特性进行说明。在栅极电压为0V的状态下，肖特基界面37a在从p型栅极层34朝向栅电极36的方向上对于空穴而具有壁垒。当栅电极36的电位与p型栅极层34的电位相比而较低时，肖特基界面37a的壁垒变小。当栅电极36的电位与p型栅极层34的电位相比而低出预定值以上时，壁垒变得足够小，从而空穴将经由肖特基界面37a而从p型栅极层34朝向栅电极36流动。另一方面，在欧姆界面38a中，这种壁垒极小(几乎为零)。因此，当栅电极36的电位与p型栅极层34的电位相比而较低时，空穴将经由欧姆界面38a而从p型栅极层34朝向栅电极36流动。也就是说，在栅极电压为0V的状态下，在从p型栅极层34朝向栅电极36的方向上的对于空穴的壁垒在肖特基界面37a上与欧姆界面38a上相比而较高。
当栅电极36的电位与p型栅极层34的电位相比而较高时，如图4、5所示，耗尽层42将从上述的壁垒较高的肖特基界面37a向p型栅极层34内扩展。另一方面，即使栅电极36的电位与p型栅极层34的电位相比而较高，耗尽层也不会从上述的壁垒较低的欧姆界面38a向p型栅极层34扩展。
如上文所述，在栅电极36的电位与p型栅极层34的电位相比而较高时，耗尽层42从肖特基界面37a向p型栅极层34内扩展。此时，耗尽层42所扩展的距离L(m)(即，距肖特基界面37a的距离L)在与p型栅极层34的电容效εS(Fm-1)、肖特基界面37a的内建电势Vbi(V)、栅极电压Vg(V)、元电荷q(C)以及p型栅极层34内的p型杂质浓度Na(m-3)之间满足下述的(数学式1)。
数学式1
另外，栅极电压Vg为栅电极36相对于源电极30的电位。当向上述的(数学式1)代入栅极阈值Vgth以作为栅极电压Vg时，将获得施加栅极阈值Vgth时耗尽层所延伸的距离L2。即，距离L2满足
数学式2
此外，图3所示的宽度W1表示欧姆界面38a的x方向上的宽度。在实施例1中，宽度W1的一半的值W1/2小于上述的距离L2。也就是说，欧姆界面38a的整体位于距肖特基界面37a距离L2的范围内。因此，当施加了栅极阈值Vgth以上的栅极电压时，如图4所示，耗尽层42向与欧姆电极部38相接的范围内的p型栅极层34的整体扩展。
接下来，对HEMT10的动作进行说明。在HEMT10的使用时，向源电极30和漏电极32之间施加漏电极32为正的电压。HEMT10的栅极阈值Vgth高于0V。图3表示作为栅极电压而施加了与栅极阈值Vgth相比而较低的栅极断开电压Vg0(例如，0V)的状态。在施加了栅极断开电压Vg0的状态下，耗尽层40从p型栅极层34向所述p型栅极层34下侧的电子供给层18扩展。耗尽层40的下端到达异质结18a。因此，在该状态下，在p型栅极层34的正下方的异质结18a上不会形成2DEG。通过耗尽层40而将2DEG100分离为源电极30侧和漏电极32侧。在该状态下，即使向源电极30与漏电极32之间施加电压，电流也不会流动。即，HEMT10断开。如此，HEMT10为常闭型。另外，在施加了栅极断开电压Vg0的状态下，耗尽层不会向p型栅极层34内扩展(即，耗尽层被缩小为可无视存在的程度)。
接下来，对使HEMT10接通时的动作进行说明。在使HEMT10接通时，使栅极电压从栅极断开电压Vg0上升至栅极导通电压Vg1(即，与栅极阈值Vgth相比而较高的电压)。于是，如图4所示，耗尽层40向p型栅极层34侧退避开，在p型栅极层34的正下方的异质结18a上形成2DEG100。即，成为在异质结18a的整体上形成2DEG100的状态。因此，电子穿过2DEG100而从源电极30流向漏电极32。即，HEMT导通。
此外，当使栅极电压上升为栅极导通电压Vg1时，向肖特基界面37a施加逆电压(即，空穴不会流动的方向的电压)。因此，如图4所示，耗尽层42从肖特基界面37a向p型栅极层34内扩展。此时，耗尽层42从肖特基界面37a起所延伸的距离L与上述的距离L2相比而较长。即，耗尽层42所延伸的距离L与上述的距离W1/2相比而较长。因此，如图4所示，通过从肖特基界面37a延伸的耗尽层42，从而使构成欧姆界面38a的一部分的p型栅极层34的整体耗尽化。因此，栅电极36通过耗尽层42而与未耗尽化的p型栅极层34(即，耗尽层42的下侧的p型栅极层34)电隔离。因此，在未施加栅极导通电压Vg1时，抑制了电流经由p型栅极层34而流向栅电极36与其他电极(例如，源电极30或漏电极32)之间的情况。即，抑制了栅极漏电流。
接下来，对使HEMT10断开时的动作进行说明。在使HEMT10断开时，使栅极电压从栅极导通电压Vg1降低至栅极断开电压Vg0。如上文所述，在HEMT10导通的状态下，栅电极36通过耗尽层42而与p型栅极层34电隔离。因此，耗尽层42的下侧的p型栅极层34的电位为浮置电位。因此，即使使栅极电压降低至栅极断开电压Vg0，p型栅极层34的电位也并不会立刻降低。另一方面，当使栅极电压降低至栅极断开电压Vg0时，由于向肖特基界面37a的施加电压(逆电压)不会变小，因此耗尽层42朝向肖特基界面37a缩小。当耗尽层42缩小为某种程度时，如图5所示，耗尽层42在欧姆电极部38的下侧向两侧分离，并且栅电极36经由欧姆界面38a而与p型栅极层34连接。于是，p型栅极层34的电位开始降低。即，在耗尽层42消失之前，栅电极36就与p型栅极层34连接，从而p型栅极层34的电位开始降低。此后，随着p型栅极层34的电位的降低，耗尽层40从p型栅极层34向其下侧的电子供给层18延伸。当p型栅极层34的电位降低至预定的电位时，如图3所示，耗尽层40到达异质结18a，从而HEMT10断开。此外，当p型栅极层34的电位降低至预定的电位时，如图3所示，耗尽层42消失。
如以上所说明的那样，在实施例1的HEMT10处于导通时，栅电极36通过耗尽层42而与其下部的p型栅极层34电隔离。由此，抑制了栅极漏电流。此外，在将实施例1的HEMT10断开时，由于耗尽层42朝向肖特基界面37a缩小，因此在与耗尽层42消失相比而较早的阶段，耗尽层42就从欧姆电极部38的下部退避开。因此，如图5所示，在p型栅极层34内残存有较厚的耗尽层42的阶段中，栅电极36就与p型栅极层34电连接，从而p型栅极层34的电位开始降低。即，在该HEMT10中，p型栅极层34的电位开始降低的时刻与现有的抑制栅极漏电流的HEMT(例如，专利文献1的HEMT)相比而较早。因此，实施例1的HEMT10在断开时的响应速度较快。以此方式，根据实施例1的结构，能够提供一种可抑制栅极漏电流并且断开时的响应速度较快的常闭型的HEMT。
另外，在上述的实施例1中，在距肖特基界面37a距离L2的范围内形成有欧姆界面38a。因此，在栅极电压超过栅极阈值Vgth的状态下，通过耗尽层42而使栅电极36与p型栅极层34电隔离，从而能够可靠地抑制栅极漏电流。但是，也可以在距肖特基界面37a远于距离L2的位置处形成欧姆界面38a。例如，也可以在距肖特基界面37a满足下述的数学式的距离L1(与距离L2相比而较长的距离)的范围内形成欧姆界面38a。
数学式3
另外，电压Vgm(V)为HEMT的额定栅极电压。额定栅极电压为，作为HEMT的栅极电压所能够使用的值的最大值，并且为由HEMT的供应商(制造商、贩卖商等)来决定的值。根据该结构，在施加了额定栅极电压Vgm时，栅电极36通过耗尽层42而与p型栅极层34电隔离。因此，能够在施加了额定栅极电压时有效地抑制栅极漏电流。此外，也可以在距肖特基界面37a与距离L1相比而更远的位置处形成欧姆界面38a。在该情况下，如图6所示，即使施加栅极电压，在欧姆电极部38的下侧的区域的一部分上也不会形成耗尽层42，并且栅电极36在未形成有该耗尽层42的部分处与p型栅极层34连接。但是，即使在这种方式中，由于将欧姆电极部38与p型栅极层34连接的部分的宽度因耗尽层42而被缩窄，因此能够在某种程度上抑制栅极漏电流。
另外，在实施例1的HEMT10中，如图2所示，欧姆界面38a与肖特基界面37a在y方向上延伸为长条状。但是，在p型栅极层34的表面上，欧姆界面38a与肖特基界面37a也可以采用任意方式进行配置。例如，如图7所示，欧姆界面38a与肖特基界面37a也可以在x方向上延伸为长条状。此外，例如，如图8所示，在p型栅极层34的表面上，多个欧姆界面38a也可以分散地配置。
实施例2
在图9所示的实施例2的HEMT中，p型栅极层34具有高浓度区域34a和低浓度区域34b。实施例2的HEMT的其他结构与实施例1的HEMT10的结构相同。低浓度区域34b的p型杂质浓度较低，高浓度区域34a的p型杂质浓度与低浓度区域34b的p型杂质浓度相比而较高。高浓度区域34a以露出于p型栅极层34的表面的中央处的方式而形成，并且与欧姆电极部38和肖特基电极部37相接。低浓度区域34b在高浓度区域34a的两侧与肖特基电极部37相接。此外，低浓度区域34b被形成在电子供给层18侧的p型栅极层34的整个区域中。低浓度区域34b与电子供给层18相接。高浓度区域34a不与电子供给层18相接。
在实施例2的HEMT中，在作为栅极电压而被施加了栅极断开电压Vg0的状态下，如图9所示，耗尽层40延伸至异质结18a。因此，HEMT断开。当作为栅极电压而施加栅极导通电压Vg1时，如图10所示，耗尽层40从异质结18a退避开，且HEMT导通。此外，当被施加栅极导通电压Vg1时，耗尽层42从肖特基界面37a延伸至低浓度区域34b。由于高浓度区域34a的p型杂质浓度较高，因此耗尽层42几乎不向高浓度区域34a扩展。当被施加栅极导通电压Vg1时，如图10所示，通过从肖特基界面37a延伸至低浓度区域34b内的耗尽层42，而对高浓度区域34a的周围整体进行覆盖(即，高浓度区域34a被形成在距低浓度区域34b与p型栅极层34之间的肖特基界面37a上述距离L1的范围内)。因此，栅电极36通过耗尽层42而与耗尽层42的下侧的p型栅极层34电隔离。因此，在实施例2的HEMT中，也抑制了栅极漏电流。
此后，当使栅极电压下降至栅极断开电压Vg0时，如图11所示，耗尽层42向肖特基界面37a侧缩小。于是，耗尽层42在高浓度区域34a的下部向两侧分离。因此，栅电极36经由高浓度区域34a而与低浓度区域34b电连接。由于栅电极36与高浓度区域34a相接，因此栅电极36与p型栅极层34之间的接触电阻较小。因此，当栅电极36与低浓度区域34b电连接时，低浓度区域34b的电位急剧地降低至栅极断开电压Vg0。于是，耗尽层40从低浓度区域34b朝向异质结18a延伸，且HEMT断开。以此方式，在实施例2的HEMT中，由于通过高浓度区域34a而使栅电极36与p型栅极层34之间的接触电阻降低，因此进一步加快了HEMT的断开时的响应速度。
实施例3
图12所示的实施例3的HEMT与实施例2的HEMT同样，p型栅极层34具有高浓度区域34a和低浓度区域34b。在实施例3的HEMT中，不同于实施例2的HEMT，栅电极36由单一的金属(例如，Pb、Ni以及W中的任意一种或包括这些元素的合金等)构成。栅电极36与高浓度区域34a和低浓度区域34b的双方相接。实施例3的HEMT其他的结构与实施例1的HEMT10的结构相同。
在实施例3的HEMT中，在栅电极36与高浓度区域34a的界面上形成有欧姆界面38a，在栅电极36与低浓度区域34b的界面上形成有肖特基界面37a。以此方式，通过在与栅电极36相接的范围的p型栅极层34内形成高浓度区域34a和低浓度区域34b，从而相对于由单一金属构成的栅电极36而能够形成欧姆界面38a和肖特基界面37a。在实施例3的结构中，也能够提供可抑制栅极漏电流并且断开时的响应速度较快的常闭型的HEMT。
实施例4
在图13所示的实施例4的HEMT中，在p型栅极层34的表面的中央处形成有凹部34c，并且在该凹部34c内埋入有肖特基电极部37。肖特基电极部37在凹部34c的内表面上与p型栅极层34肖特基接触。此外，在p型栅极层34的表面和肖特基电极部37的表面上形成有欧姆电极部38。欧姆电极部38与p型栅极层34欧姆接触。此外，欧姆电极部38与肖特基电极部37接触。
在实施例4的HEMT中，当作为栅极电压而施加栅极导通电压Vg1时，耗尽层40也从异质结18a退避开，且HEMT导通。此外，当施加栅极导通电压Vg1时，耗尽层42从肖特基界面37a(即，凹部34c的内表面)延伸至p型栅极层34内。在实施例4的HEMT中，由于肖特基电极部37被埋入p型栅极层34中，因此肖特基界面37a的面积较广。因此，耗尽层42向p型栅极层34的更广的范围延伸。通过耗尽层42而使栅电极36与耗尽层42的下部的p型栅极层34电隔离。因此，抑制了栅极漏电流。此后，当使栅极电压降低至栅极断开电压Vg0时，耗尽层42朝向肖特基界面37a缩小。由此，当耗尽层42从欧姆界面38a的下部起退避开时，p型栅极层34的电位降低，且HEMT导通。在实施例4的结构中，也能够提供可抑制栅极漏电流并且断开时的响应速度较快的常闭型的HEMT。
实施例5
图14所示的实施例5的HEMT为纵型的HEMT。实施例5的HEMT的电子供给层18、p型栅极层34以及栅电极36以与实施例1相同的方式而构成。
在实施例5的HEMT中，在电子供给层18的表面(电子渡越层16的相反侧的表面)上配置有两个源电极30。此外，电子渡越层16扩展至层压基板11的背面。漏电极32被配置在层压基板11的背面(即，电子渡越层16的背面)，并且与电子渡越层16相接。此外，在电子渡越层16的内部形成有p型分离层50。p型分离层50被配置在电子渡越层16的中间深度处，并且不与电子供给层18以及漏电极32接触。通过p型分离层50而将电子移动层16分隔为上下部分。在p型分离层50上形成有未形成p型分离层50的间隔部，并且在该间隔部内形成有作为电子渡越层16的一部分的连接部52。连接部52对p型分离层50的上侧的部分的电子渡越层16与p型分离层50的下侧的部分的电子渡越层16进行连接。p型栅极层34被配置在连接部52的上部。各源电极30被配置在p型分离层50的上部。
在实施例5的HEMT中，在被施加了栅极断开电压Vg0的状态下，通过从p型栅极层34延伸至下侧的耗尽层，从而使连接部52的上部的异质结18a耗尽化。因此，HEMT断开。当使栅极电压从栅极断开电压Vg0上升至栅极导通电压Vg1时，耗尽层从连接部52的上部的异质结18a退避，并在异质结18a整体上形成2DEG。于是，如图14的箭头标记所示，电子从源电极30流向漏电极32。即，HEMT导通。实施例5的HEMT也具有与实施例1相同的栅极结构(即，栅电极36和p型栅极层34的结构)。因此，在实施例5的结构中，也能够提供可抑制栅极漏电流并且断开时的响应速度较快的常闭型的HEMT。
另外，在实施例5的纵型的HEMT中，也可以采用实施例2至实施例4的栅极结构。
此外，在实施例2至实施例5的HEMT中，优选为，欧姆界面38a被形成在距肖特基界面37a距离L1的范围内，并且更优选为，被形成在距肖特基界面37a距离L2的范围内。
此外，在实施例2至5的HEMT中，能够自由地对欧姆界面38a和肖特基界面37a进行配置，并且也可以采用例如图2、图7、图8等的配置。
实施例6
在图15所示的实施例6的HEMT中，在p型栅极层34的表层部的一部分上形成有n型栅极层35。在p型栅极层34的x方向上的中央处，p型栅极层34与栅电极36接触。在p型栅极层34与栅电极36接触的范围内的两侧(x方向的两侧)，形成有n型栅极层35。在p型栅极层34和n型栅极层35的界面上形成有pn结35a。此外，p型栅极层34和n型栅极层35与栅电极36欧姆接触。
在实施例6的HEMT中，在作为栅极电压而被施加了栅极断开电压Vg0的状态下，如图15所示，耗尽层40延伸至异质结18a。因此，HEMT断开。当作为栅极电压而施加栅极导通电压Vg1时，如图16所示，耗尽层40从异质结18a退避开，且HEMT导通。此外，当被施加栅极导通电压Vg1时，耗尽层42从pn结35a延伸至p型栅极层34。如图16所示，从pn结35a起延伸的耗尽层42以对p型栅极层34和栅电极36之间的欧姆界面38a进行覆盖的方式而延伸。因此，栅电极36通过耗尽层42而与耗尽层42的下侧的p型栅极层34电隔离。因此，在实施例6的HEMT中，也抑制了栅极漏电流。
此后，当使栅极电压下降至栅极断开电压Vg0时，如图17所示，耗尽层42向pn结35a侧缩小。于是，耗尽层42在欧姆界面38a的下部向两侧分离。因此，栅电极36与p型栅极层34连接。因此，p型栅极层34的电位急剧地降低至栅极断开电压Vg0。于是，耗尽层40从p型栅极层34延伸至异质结18a，且HEMT断开。以此方式，在实施例6的结构中，也能够提供可抑制栅极漏电流并且断开时的响应速度较快的常闭型的HEMT。
另外，也可以将实施例6的栅极结构应用于纵型的HEMT中。此外，在实施例6中，能够自由地对pn结35a和欧姆界面38a进行配置，例如也可以采用以图2、图7、图8等为基准的配置。
对上述的实施例的结构要素与权利要求的结构成要素的关系进行说明。实施例1至6的电子渡越层16为权利要求的第一氮化物半导体层的一个示例。实施例1至6的电子供给层18为权利要求的第二氮化物半导体层的一个示例。实施例1至6的p型栅极层34为权利要求的p型半导体层的一个示例。实施例1至6的欧姆界面38a为权利要求的第一界面的一个示例。实施例1至5的肖特基界面37a为权利要求的第二界面的一个示例。实施例6的pn结35a为权利要求的第二界面的一个示例。
本说明书所公开的技术要素在下文中进行列举记载。另外，以下的各技术要素为各自独立且有用的要素。
在本说明书所公开的一个示例的氮化物半导体装置中，也可以采用如下方式，即，在第一界面中，栅电极与p型半导体层欧姆接触，在第二界面中，栅电极与p型半导体层肖特基接触。
根据该结构，在栅极电压较高时，耗尽层从第二界面(肖特基界面)向p型半导体层扩展，从而抑制了栅极漏电流。此外，在使栅极电压降低时，由于栅电极经由第一界面(欧姆界面)而与p型半导体层电连接，因此p型半导体层的电位迅速降低。因此，该氮化物半导体装置断开时的响应速度较快。
在本说明书所公开的一个示例的氮化物半导体装置中，也可以采用如下方式，即，第一界面与第二界面邻接。
根据该结构，从第二界面延伸的耗尽层易于延伸至第一界面的里侧。因此，能够更有效地抑制栅极漏电流。
在本说明书所公开的一个示例的氮化物半导体装置中，第一界面也可以被形成在距第二界面距离L1(m)的范围内。距离L1也可以在与p型半导体层的电容效εS(Fm-1)、第二界面的内建电势Vbi(V)、额定栅极电压Vgm(V)、元电荷q(C)以及p型半导体层内的p型杂质浓度Na(m-3)之间满足如下数学式的关系，即，
数学式4
另外，额定栅极电压为，作为氮化物半导体装置的栅极电压而能够使用的值的最大值，并且为由氮化物半导体装置的供应商(制造商、贩卖商等)决定的值。氮化物半导体装置的通常情况下的额定栅极电压为5～25V。
根据该结构，在施加了额定栅极电压时，通过从第二界面扩展的耗尽层而使第一界面的里侧的整个区域耗尽化。因此，能够更有效地抑制栅极漏电流。
在本说明书所公开的一个示例的氮化物半导体装置中，第一界面也可以被形成在距第二界面距离L2(m)的范围内。距离L2也可以在与电容效εS、内建电势Vbi、元电荷q、p型杂质浓度Na以及栅极阈值Vgth(V)之间满足如下关系的数学式，即
数学式5
另外，栅极阈值为用于使氮化物半导体装置导通所需的最小的栅极电压。氮化物半导体装置的通常情况下的栅极阈值为2～4V。
根据该结构，在被施加了栅极阈值以上的栅极电压时，通过从第二界面扩展的耗尽层而使第一界面的里侧的整个区域耗尽化。因此，能够更有效地抑制栅极漏电流。
在本说明书所公开的一个示例的氮化物半导体装置中，栅电极也可以具有被埋设在p型半导体层中的埋设部。也可以在埋设部和p型半导体层的界面上形成第二界面。
根据该结构，能够进一步扩大第二界面的面积。因此，能够使耗尽层向p型半导体层的更广的范围内伸展。
在本说明书所公开的一个示例的氮化物半导体装置中，p型半导体层也可以具有低浓度区域、和与低浓度区域相比而p型杂质浓度较高的高浓度区域。栅电极也可以与低浓度区域和高浓度区域接触。也可以在高浓度区域和栅电极的界面上形成第一界面。也可以在低浓度区域和栅电极的界面上形成第二界面。
根据该结构，能够进一步减小第一界面中的栅电极与p型半导体层之间的接触电阻。因此，能够进一步提高断开时的氮化物半导体装置的响应速度。
在具有高浓度区域和低浓度区域的情况下，栅电极的经由第一界面而与p型半导体层接触的部分、和栅电极的经由第二界面而与p型半导体层接触的部分也可以由共同的金属而构成。
以此方式，当在p型半导体层的p型杂质浓度中设置差值时，能够针对于共同的金属而形成肖特基界面和欧姆界面。
在本说明书所公开的一个示例的氮化物半导体装置中，也可以具有与所述p型半导体层相接并且通过所述p型半导体层而与所述第二氮化物半导体层分离的n型半导体层。所述栅电极也可以与所述p型半导体层和所述n型半导体层接触。也可以在所述栅电极和所述p型半导体层的界面上形成所述第一界面。也可以在所述n型半导体层和所述p型半导体层的界面上形成所述第二界面。
根据该结构，在栅极电压较高时，耗尽层从第二界面(pn结)向p型半导体层扩展，从而抑制了栅极漏电流。此外，在使栅极电压降低时，由于栅电极经由第一界面而与p型半导体层电连接，因此p型半导体层的电位迅速降低。因此，该氮化物半导体装置在断开时的响应速度较快。
本说明书所公开的一个示例的氮化物半导体装置还可以具有被配置在第二氮化物半导体层上的源电极、和被配置在第二氮化物半导体层上的漏电极。p型半导体层也可以被配置在源电极和漏电极之间。
根据该结构，能够实现横型的氮化物半导体装置。
本说明书所公开的一个示例的氮化物半导体装置还可以具有被配置在第二氮化物半导体层的表面上的源电极、被配置在第一氮化物半导体层的背面上的漏电极、被配置在第一氮化物半导体层的内部的p型分离层。第一氮化物半导体层也可以具有p型分离层的表面侧的第一部分、p型分离层的背面侧的第二部分、对第一部分和第二部分进行连接的连接部。源电极也可以被配置在p型分离层的表面侧的位置处。p型半导体层也可以被配置在连接部的表面侧的位置处。
根据该结构，能够实现纵型的氮化物半导体装置。
虽然以上对实施方式进行了详细的说明，但是这些仅为例示，并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体例进行了各种改变、变更的技术。
在本说明书或者附图中所说明的技术要素通过单独或者各种的组合而发挥技术上的有用性，但并不限定于申请时权利要求所记载的组合。此外，本说明书或者附图所例示的技术为同时达成多个目的的技术，并且达成其中一个目的本身也具有技术上的有用性。
符号说明
11：层压基板；
12：基底基板；
14：缓冲层；
16：电子渡越层；
18：电子供给层；
18a：异质结；
30：源电极；
32：漏电极；
34：p型栅极层；
36：栅电极；
37：肖特基电极部；
37a：肖特基界面；
38：欧姆电极部；
38a：欧姆界面；
40：耗尽层；
42：耗尽层。

Claims (11)

1.一种氮化物半导体装置，具有：
第一氮化物半导体层；
第二氮化物半导体层，其被配置在所述第一氮化物半导体层之上，并且与所述第一氮化物半导体层相比带隙较大；
p型半导体层，其被配置在所述第二氮化物半导体层之上；
栅电极，其被配置在所述p型半导体层之上，
在所述栅电极与所述p型半导体层之间并列配置有第一界面和第二界面，在所述第一界面上，所述栅电极与所述p型半导体层欧姆接触，在所述第二界面上，所述栅电极与所述p型半导体层肖特基接触。
2.如权利要求1所述的氮化物半导体装置，其中，
所述第一界面与所述第二界面邻接。
3.如权利要求2所述的氮化物半导体装置，其中，
所述第一界面被形成在距所述第二界面距离L1(m)的范围内，
所述距离L1在与所述p型半导体层的电容效εS(Fm-1)、所述第二界面的内建电势Vbi(V)、额定栅极电压Vgm(V)、元电荷q(C)、以及所述p型半导体层内的p型杂质浓度Na(m-3)之间满足如下关系，即，
数学式1
所述额定栅极电压Vgm为5～25V。
4.如权利要求3所述的氮化物半导体装置，其中，
所述第一界面被形成在距所述第二界面距离L2(m)的范围内，
所述距离L2在与所述电容效εS、所述内建电势Vbi、所述元电荷q、所述p型杂质浓度Na以及栅极阈值Vgth(V)之间满足如下关系，即，
数学式2
所述栅极阈值Vgth高于0V。
5.如权利要求1至4中的任意一项所述的氮化物半导体装置，其中，
所述栅电极具有被埋设在所述p型半导体层中的埋设部，
在所述埋设部与所述p型半导体层的界面上形成有所述第二界面。
6.如权利要求1至4中的任意一项所述的氮化物半导体装置，其中，
所述p型半导体层具有低浓度区域和与所述低浓度区域相比p型杂质浓度较高的高浓度区域，
所述栅电极与所述低浓度区域及所述高浓度区域接触，
在所述高浓度区域与所述栅电极的界面的至少一部分上形成有所述第一界面，
在所述低浓度区域与所述栅电极的界面上形成有所述第二界面。
7.如权利要求6的氮化物半导体装置，其中，
所述栅电极的经由所述第一界面而与所述p型半导体层相接的部分、和所述栅电极的经由所述第二界面而与所述p型半导体层相接的部分由共同的金属而构成。
8.一种氮化物半导体装置，具有：
第一氮化物半导体层；
第二氮化物半导体层，其被配置在所述第一氮化物半导体层之上，并且与所述第一氮化物半导体层相比带隙较大；
p型半导体层，其被配置在所述第二氮化物半导体层之上；
n型半导体层，其与所述p型半导体层相接，并且通过所述p型半导体层而与所述第二氮化物半导体层分离；
栅电极，其被配置在所述p型半导体层之上，并且与所述p型半导体层及所述n型半导体层接触，
在所述栅电极与所述p型半导体层之间并列配置有第一界面和第二界面，在所述第一界面上，所述栅电极与所述p型半导体层欧姆接触，在所述第二界面上，所述n型半导体层与所述p型半导体层接触。
9.如权利要求1至4、7至8中的任意一项所述的氮化物半导体装置，其中，
还具有：
源电极，其被配置在所述第二氮化物半导体层之上；
漏电极，其被配置在所述第二氮化物半导体层之上，
所述p型半导体层被配置在所述源电极与所述漏电极之间。
10.如权利要求1至4、7至8中的任意一项所述的氮化物半导体装置，其中，
还具有：
源电极，其被配置在所述第二氮化物半导体层的表面上；
漏电极，其被配置在所述第一氮化物半导体层的背面上；
p型分离层，其被配置在所述第一氮化物半导体层的内部，
所述第一氮化物半导体层具有：所述p型分离层的表面侧的第一部分、所述p型分离层的背面侧的第二部分、对所述第一部分与所述第二部分进行连接的连接部，
所述源电极被配置在所述p型分离层的表面侧的位置处，
所述p型半导体层被配置在所述连接部的表面侧的位置处。
11.如权利要求1至4、7至8中的任意一项所述的氮化物半导体装置，其中，
所述第一界面在从所述p型半导体层朝向所述栅电极的方向上对于空穴而具有第一壁垒，
所述第二界面在从所述p型半导体层朝向所述栅电极的方向上对于空穴而具有大于第一壁垒的第二壁垒。
CN201610472248.7A 2015-06-26 2016-06-24 氮化物半导体装置 Active CN106298907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015129137A JP6222174B2 (ja) 2015-06-26 2015-06-26 窒化物半導体装置
JP2015-129137 2015-06-26

Publications (2)

Publication Number Publication Date
CN106298907A CN106298907A (zh) 2017-01-04
CN106298907B true CN106298907B (zh) 2019-07-09

Family

ID=57537499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610472248.7A Active CN106298907B (zh) 2015-06-26 2016-06-24 氮化物半导体装置

Country Status (6)

Country Link
US (1) US10186591B2 (zh)
JP (1) JP6222174B2 (zh)
KR (1) KR101850604B1 (zh)
CN (1) CN106298907B (zh)
DE (1) DE102016111400B4 (zh)
TW (1) TWI591821B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP6848746B2 (ja) * 2017-07-24 2021-03-24 株式会社豊田中央研究所 半導体装置
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
CN114072925A (zh) * 2019-04-26 2022-02-18 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN110299407A (zh) * 2019-06-29 2019-10-01 厦门市三安集成电路有限公司 功率器件及其制备方法
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
EP3926689B1 (en) * 2020-04-20 2023-03-01 Huawei Technologies Co., Ltd. Gallium nitride device and drive circuit thereof
JPWO2021215336A1 (zh) * 2020-04-23 2021-10-28
KR20210131793A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN114078957A (zh) * 2020-08-10 2022-02-22 华为技术有限公司 一种混合栅场效应管及制备方法、开关电路
CN114335166B (zh) * 2020-09-30 2023-05-05 华为技术有限公司 高电子迁移率晶体管hemt器件、晶圆、封装器件和电子设备
CN112331720B (zh) * 2020-11-07 2022-12-09 东南大学 一种具有高阈值稳定性型氮化镓功率半导体器件
WO2022194368A1 (en) * 2021-03-17 2022-09-22 Huawei Technologies Co., Ltd. A field effect transistor device
EP4298672A1 (en) * 2021-03-17 2024-01-03 Huawei Technologies Co., Ltd. A field effect transistor device
CN115274845B (zh) * 2022-07-11 2023-03-21 成都功成半导体有限公司 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN116666438B (zh) * 2023-07-31 2023-12-22 江苏能华微电子科技发展有限公司 一种栅极漏电可调控的GaN功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252776A (ja) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology バリアハイト制御をしたダイヤモンド電子デバイス
JP2010171287A (ja) * 2009-01-26 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置
CN103872120A (zh) * 2012-12-07 2014-06-18 索尼公司 半导体装置和制造半导体装置的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5147197B2 (ja) 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
WO2011056883A1 (en) 2009-11-03 2011-05-12 Alnylam Pharmaceuticals, Inc. Lipid formulated compositions and methods for inhibiting expression of transthyretin (ttr)
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR101882997B1 (ko) 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
TW201513341A (zh) 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252776A (ja) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology バリアハイト制御をしたダイヤモンド電子デバイス
JP2010171287A (ja) * 2009-01-26 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置
CN103872120A (zh) * 2012-12-07 2014-06-18 索尼公司 半导体装置和制造半导体装置的方法

Also Published As

Publication number Publication date
US20160380091A1 (en) 2016-12-29
CN106298907A (zh) 2017-01-04
JP2017017071A (ja) 2017-01-19
DE102016111400B4 (de) 2019-10-02
KR20170001612A (ko) 2017-01-04
KR101850604B1 (ko) 2018-04-19
TW201703253A (zh) 2017-01-16
TWI591821B (zh) 2017-07-11
DE102016111400A1 (de) 2016-12-29
JP6222174B2 (ja) 2017-11-01
US10186591B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
CN106298907B (zh) 氮化物半导体装置
CN207664048U (zh) 半导体器件
CN106449727B (zh) 防雪崩的准垂直hemt
JP4417677B2 (ja) 電力用半導体装置
CN103367356B (zh) 具有氮化物层的半导体元件
CN104620366B (zh) 半导体装置
CN103000682B (zh) 氮化物半导体器件
US8421123B2 (en) Semiconductor device having transistor and rectifier
CN103456733B (zh) 单片集成hemt和电流保护器件
CN106653825A (zh) 半导体器件
US9570435B2 (en) Surge protection element and semiconductor device
CN110785836B (zh) 半导体装置
CN105895680B (zh) 半导体器件
CN204216038U (zh) 半导体器件
CN104347698A (zh) 半导体装置
JP2014078710A (ja) 高電子移動度トランジスタ及びその駆動方法
JP5722931B2 (ja) 増大した降伏電圧を有するトランジスタ
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
CN104347579A (zh) 半导体装置
CN107680999A (zh) 高功率半导体元件
CN104916682A (zh) 半导体装置
CN108028204A (zh) 半导体装置
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
KR20140020043A (ko) 고전자이동도 트랜지스터
JP6134119B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right