TW201703253A - 氮化物半導體裝置 - Google Patents

氮化物半導體裝置 Download PDF

Info

Publication number
TW201703253A
TW201703253A TW105118990A TW105118990A TW201703253A TW 201703253 A TW201703253 A TW 201703253A TW 105118990 A TW105118990 A TW 105118990A TW 105118990 A TW105118990 A TW 105118990A TW 201703253 A TW201703253 A TW 201703253A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
interface
layer
gate
type
Prior art date
Application number
TW105118990A
Other languages
English (en)
Other versions
TWI591821B (zh
Inventor
大川峰司
Original Assignee
豐田自動車股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豐田自動車股份有限公司 filed Critical 豐田自動車股份有限公司
Publication of TW201703253A publication Critical patent/TW201703253A/zh
Application granted granted Critical
Publication of TWI591821B publication Critical patent/TWI591821B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種能夠抑制閘極漏電流並且關閉時的反應速度較快的常閉型的氮化物半導體裝置。該氮化物半導體裝置，具有：第一氮化物半導體層；配置在前述第一氮化物半導體層上，並且能隙比前述第一氮化物半導體層還大的第二氮化物半導體層；配置在前述第二氮化物半導體層上的p型半導體層；配置在前述p型半導體層上的閘極電極；在前述閘極電極與前述p型半導體層之間，並列配置有在從前述p型半導體層朝向前述閘極電極的方向上對電洞具有第一壁障的第一界面、及在從前述p型半導體層朝向前述閘極電極的方向上對電洞具有比第一壁障還大的第二壁障之第二界面。

Description

氮化物半導體裝置
本說明書所公開的技術係有關一種氮化物半導體裝置。
在專利文獻1中，作為氮化物半導體裝置，公開了HEMT(High Electron Mobility Transistor：高電子遷移率電晶體)。該HEMT為閘極閾值高於0V的常閉型的HEMT。該HEMT具有第一氮化物半導體層、和被配置在第一氮化物半導體層之上的第二氮化物半導體層。第二氮化物半導體層的能隙比第一氮化物半導體層的能隙還大。在第一氮化物半導體層與第二氮化物半導體層的界面上形成有異質接面。在第二氮化物半導體層上配置有源極電極和汲極電極。此外，在源極電極與汲極電極之間的第二氮化物半導體層上，積層有p型半導體層、n型半導體層以及閘極電極。在該HEMT中，沿著第一氮化物半導體層與第二氮化物半導體層的界面的異質接面，形成有二維電子氣(以下，稱為2DEG)。但是，當閘極電壓未滿閘極閾 值的狀態時，空乏層將從p型半導體層延伸至第二氮化物半導體層內。以下，有將該空乏層稱為第一空乏層的情況。當閘極電壓未滿閘極閾值的狀態時，第一空乏層將到達異質接面。因此，在p型半導體層的正下方的異質接面不會形成2DEG，並藉由第一空乏層使2DEG被分離成源極電極側和汲極電極側。因此，當閘極電壓未滿閘極閾值的狀態時，即使向源極電極與汲極電極之間施加電壓，電流也不會流至HEMT。當使閘極電壓上升時，隨著閘極電壓的上升p型半導體層的電位也上升，第一空乏層則向p型半導體層側縮小。藉此，當第一空乏層從異質接面脫離時，在p型半導體層的正下方的異質接面處形成2DEG。因此，成為在異質接面的整個區域內形成2DEG的狀態，電流會流經源極電極與汲極電極之間。換句話說，HEMT導通。此外，當以上述方式使閘極電壓上升時，空乏層將從p型半導體層和n型半導體層的界面的pn接面向其周圍擴散。以下，有將該空乏層稱為第二空乏層的情況。以此方式，在專利文獻1的半導體裝置中，由於在使閘極電壓上升時第二空乏層向p型半導體層和n型半導體層擴散，因此能夠抑制閘極漏電流。
先前技術文獻
專利文獻1：日本特開2013-80894號公報
如上所述，在專利文獻1的HEMT中，當閘極電壓較高時，第二空乏層向p型半導體層和n型半導體層的界面的pn接面的周圍擴散。在該狀態下，p型半導體層藉由第二空乏層與閘極電極電分離，並且p型半導體層的電位為浮動電位。當使HEMT關閉時，閘極電壓從該狀態降至未滿閘極閾值的狀態。於是，首先pn接面的周圍的第二空乏層會縮小。在第二空乏層存在的期間內，p型半導體層的電位幾乎不降低。當閘極電壓降低時，第二空乏層縮小至可無視其存在的程度。以下，將空乏層縮小至可無視其存在的程度稱為空乏層消失。若第二空乏層消失的話，由於p型半導體層與閘極電極電連接，因此在此階段p型半導體層的電位開始降低。隨著p型半導體層的電位降低，第一空乏層從p型半導體層伸展至第二氮化物半導體層內。由於第一空乏層到達異質接面，而使p型半導體層的正下方的2DEG消失，因此HEMT關閉。如以上所說明的，當使專利文獻1的HEMT關閉時，直到第二空乏層消失為止p型半導體層的電位幾乎不下降，使得p型半導體層的正下方的2DEG消失的時機變晚。因此，專利文獻1的HEMT存在有關閉時的反應速度較慢的問題。因此，在本說明書中，提供一種能夠抑制閘極漏電流並且在關閉時的反應速度快的常閉型的氮化物半導體裝置。
本說明書所公開的氮化物半導體裝置具有第一氮化物半導體層、第二氮化物半導體層、p型半導體層、閘極電極。前述第二氮化物半導體層配置在前述第一氮化物半導體層之上，並且與前述第一氮化物半導體層相比能隙較大。前述p型半導體層配置在前述第二氮化物半導體層之上。閘極電極配置在前述p型半導體層上。在前述閘極電極與前述p型半導體層之間，並列配置有在從前述p型半導體層朝向前述閘極電極的方向上，相對電洞具有第一壁障的第一界面、及在從前述p型半導體層朝向前述閘極電極的方向上，相對電洞具有比第一壁障還大的第二壁障之第二界面
另外，並列配置有第一界面與第二界面是指：當電洞從p型半導體層向閘極電極流動時，以僅穿過第一界面和第二界面中的任意一方的方式配置有這些界面。此外，第一壁障以及第二的壁障是指：閘極電壓為預定的固定電壓(例如，0V)時的壁障。
在該氮化物半導體裝置中，當閘極電壓小於閘極閾值的情況下，第一空乏層從p型半導體層向第二氮化物半導體層擴散。由於空乏層到達異質接面(第一氮化物半導體層與第二氮化物半導體層的界面)，因此氮化物半導體裝置關閉。藉由從p型半導體層延伸至第二氮化物半導體層的第一空乏層，實現了常閉型的氮化物半導體裝置。當使該氮化物半導體裝置通導的情況下，使閘極電壓上升至閘極閾值以上。若使閘極電壓上升至閘極閾值以上時，由於 p型半導體層的電位上升，因此第一空乏層從異質接面退避。因此，氮化物半導體裝置導通。此外，當使閘極電壓上升時，在壁障較大的第二界面，在擴大壁障的方向上施加電壓。於是，空乏層將從第二界面向其周圍的p型半導體層擴散。以下，有將該空乏層稱為第三空乏層的情況。另一方面，空乏層不從壁障較小的第一界面擴散。但是，從第二界面擴散的第三空乏層向第一界面附近的p型半導體層推進。以此方式，第三空乏層不僅是向第二界面的周圍而且也向第一界面的附近擴散，因此能夠抑制閘極漏電流(亦即，從閘極電極向p型半導體層流動的電流)。在使氮化物半導體裝置關閉的情況下，使閘極電壓降低至未滿閘極閾值。於是，p型半導體層內的第三空乏層向第二界面側縮小。由於第三空乏層向第二界面側縮小，因此第三空乏層從第一界面的附近退避。其結果為，p型半導體層經由第一界面而與閘極電極連接，p型半導體層的電位降低。也就是說，在與第三空乏層從p型半導體層起至消失相比更早的階段，p型半導體層的電位開始降低。當p型半導體層的電位降低時，第一空乏層從p型半導體層延伸至第二氮化物半導體層。當第一空乏層到達異質接面時，氮化物半導體裝置關閉。以此方式，根據該構造，當使氮化物半導體裝置關閉時，p型半導體層的電位將在較早的階段就開始降低。因此，該氮化物半導體裝置的關閉時的反應速度較快。如以上所說明的，根據該構造，能夠實現一種可抑制閘極漏電流並且關閉時的反應速度快的常 閉型的氮化物半導體裝置。
11‧‧‧積層基板
12‧‧‧基底基板
14‧‧‧緩衝層
16‧‧‧電子移動層
18‧‧‧電子供給層
18a‧‧‧異質接面
30‧‧‧源極電極
32‧‧‧汲極電極
34‧‧‧p型閘極層
36‧‧‧閘極電極
37‧‧‧蕭特基電極部
37a‧‧‧蕭特基界面
38‧‧‧歐姆電極部
38a‧‧‧歐姆界面
40‧‧‧空乏層
42‧‧‧空乏層
圖1為實施例1的HEMT10的縱剖視圖。
圖2為實施例1的HEMT10的平面圖(但是為省略閘極電極36的圖示並表示界面37a、38a的配置的圖)。
圖3為實施例1的HEMT10的閘極附近的放大剖視圖。
圖4為實施例1的HEMT10的閘極附近的放大剖視圖。
圖5為實施例1的HEMT10的閘極附近的放大剖視圖。
圖6為第一變形例的HEMT的閘極附近的放大剖視圖。
圖7為第二變形例的HEMT10的俯視圖(但是為省略閘極電極36的圖示並表示界面37a、38a的配置的圖)。
圖8為第三變形例的HEMT10的俯視圖(但是為省略閘極電極36的圖示並表示界面37a、38a的配置的圖)。
圖9為實施例2的HEMT的閘極附近的放大剖視圖。
圖10為實施例2的HEMT的閘極附近的放大剖視圖。
圖11為實施例2的HEMT的閘極附近的放大剖視圖。
圖12為實施例3的HEMT的閘極附近的放大剖視 圖。
圖13為實施例4的HEMT的閘極附近的放大剖視圖。
圖14為實施例5的HEMT的縱剖視圖。
圖15為實施例6的HEMT的閘極附近的放大剖視圖。
圖16為實施例6的HEMT的閘極附近的放大剖視圖。
圖17為實施例6的HEMT的閘極附近的放大剖視圖。
實施例1
圖1所示的實施例的HEMT10具有積層基板11。積層基板11具有積層了：基底基板12、緩衝層14、電子移動層16、及電子供給層18的構造。另外，以下，將積層基板11的厚度方向稱為z方向，將與z方向正交的一個方向(圖1中的左右方向)稱為x方向，將與x方向以及z方向正交的方向稱為y方向。
基底基板12由矽所構成。但是，基底基板12也可以由能夠在表面上使氮化物半導體層結晶生長的其他的材料(例如，藍寶石、SiC、GaN等)所構成。
緩衝層14被配置在基底基板12上。緩衝層14由GaN所構成。但是，緩衝層14也可以由AlGaN、AlN等 其他材料所構成。
電子移動層16被配置在緩衝層14之上。電子移動層16由i型(即，非摻雜型)的GaN所構成。
電子供給層18配置在電子移動層16之上。電子供給層18由i型的InAlGaN所構成。更詳細而言，電子供給層18由Inx1Aly1Ga1-x1-y1N(0x11，0<y11，01-x1-y11)所構成。電子供給層18的能隙比電子移動層16的能隙還大。在電子供給層18(亦即，GaN)和電子移動層16(亦即，InAlGaN)的界面上形成有異質接面18a。在異質接面18a附近的電子移動層16形成有2DEG(二維電子氣)。
在積層基板11上形成有源極電極30、汲極電極32、p型閘極層34以及閘極電極36。
源極電極30配置在電子供給層18之上。源極電極30為使Ti與Al積層的電極。Ti與電子供給層18相接，Al積層在Ti之上。源極電極30與電子供給層18歐姆接觸。如圖2所示，源極電極30在y方向上延伸。
如圖1所示，汲極電極32配置在電子供給層18上。汲極電極32配置在從源極電極30起於x方向上偏離的位置。汲極電極32為使Ti與Al積層的電極。Ti與電子供給層18相接，Al被積層在Ti上。汲極電極32與電子供給層18歐姆接觸。如圖2所示，汲極電極32在y方向上延伸。
如圖1所示，p型閘極層34被配置在電子供給層18 上。p型閘極層34與電子供給層18相接。p型閘極層34配置在源極電極30與汲極電極32之間。更詳細而言，如圖2所示，在對積層基板11的表面11a(亦即，電子供給層18的表面)進行平面視觀察時，p型閘極層34配置在源極電極30與汲極電極32之間的範圍內。p型閘極層34在y方向上延伸。p型閘極層34由p型的GaN所構成。但是，p型閘極層34也可以由p型的AlGaN等其他的p型半導體所構成。
閘極電極36配置在p型閘極層34上。閘極電極36具有蕭特基電極部37和歐姆電極部38。
歐姆電極部38由Pt和Pb中的任意一種或包含這些元素的合金等所構成。歐姆電極部38在p型閘極層34的寬度方向(亦即，x方向)的略中央部與p型閘極層34的表面接觸。歐姆電極部38歐姆接觸於p型閘極層34。以下，將歐姆電極部38與p型閘極層34的界面稱為歐姆界面38a。通過圖2的斜線來加陰影線的區域表示歐姆界面38a。如圖2所示，歐姆界面38a在y方向上延伸。
蕭特基電極部37由Ni、W、Ti以及Al中的任意一種或包含這些元素的合金等所構成。蕭特基電極部37以覆蓋p型閘極層34和歐姆電極部38的方式形成。蕭特基電極部37與歐姆電極部38相接。此外，蕭特基電極部37在未形成有歐姆電極部38的範圍內，與p型閘極層34的表面蕭特基接觸。以下，將蕭特基電極部37與p型閘極層34的界面稱為蕭特基界面37a。通過圖2的點來加 陰影的區域表示蕭特基界面37a。如圖2所示，蕭特基界面37a形成在歐姆界面38a的x方向的兩側。各蕭特基界面37a與歐姆界面38a鄰接。各蕭特基界面37a在y方向上延伸。
接下來，說明歐姆界面38a和蕭特基界面37a的特性。在閘極電壓為0V的狀態下，蕭特基界面37a在從p型閘極層34朝向閘極電極36的方向上，對於電洞具有壁障。當閘極電極36的電位較p型閘極層34的電位低時，蕭特基界面37a的壁障變小。當閘極電極36的電位較p型閘極層34的電位低於預定值時，壁障變得足夠小，從而使電洞經由蕭特基界面37a而從p型閘極層34朝向閘極電極36流動。另一方面，在歐姆界面38a中，這種壁障極小(幾乎為零)。因此，當閘極電極36的電位較p型閘極層34的電位低時，電洞將經由歐姆界面38a從p型閘極層34朝向閘極電極36流動。也就是說，在閘極電壓為0V的狀態下，在從p型閘極層34朝向閘極電極36的方向上的對於電洞的壁障，在蕭特基界面37a上較在歐姆界面38a上高。
當閘極電極36的電位較p型閘極層34的電位高時，如圖4、5所示，空乏層42將從上述的壁障較高的蕭特基界面37a向p型閘極層34內擴散。另一方面，即使閘極電極36的電位較p型閘極層34的電位還高，空乏層也不會從上述的壁障較低的歐姆界面38a向p型閘極層34擴散。
如上文前述，當閘極電極36的電位比p型閘極層34的電位還高時，空乏層42從蕭特基界面37a向p型閘極層34內擴散。此時，空乏層42所擴散的距離L(m)(即，距蕭特基界面37a的距離L)在與p型閘極層34的電容率εS(Fm-1)、蕭特基界面37a的內建電位Vbi(V)、閘極電壓Vg(V)、基本q(C)以及p型閘極層34內的p型雜質濃度Na(m-3)之間滿足下述的(數學式1)。
另外，閘極電壓Vg為閘極電極36相對於源極電極30的電位。當對上述的(數學式1)代入作為閘極電壓Vg的閘極閾值Vgth時，將獲得施加閘極閾值Vgth時空乏層所延伸的距離L2。即，距離L2滿足
此外，圖3所示的寬度W1表示於歐姆界面38a的x方向的寬度。在實施例1中，寬度W1的一半的值W1/2小於上述的距離L2。也就是說，歐姆界面38a的整體位於距蕭特基界面37a距離L2的範圍內。因此，當施加了閘極閾值Vgth以上的閘極電壓時，如圖4所示，空乏層42向與歐姆電極部38相接的範圍內的p型閘極層34的 整體擴散。
接下來，說明HEMT10的動作。在使用HEMT10時，向源極電極30和汲極電極32之間施加汲極電極32為正的電壓。HEMT10的閘極閾值Vgth高於0V。圖3表示了作為閘極電壓而施加比閘極閾值Vgth還低的閘極關閉電壓Vg0(例如，0V)的狀態。在施加了閘極關閉電壓Vg0的狀態時，空乏層40從p型閘極層34向該p型閘極層34下側的電子供給層18擴散。空乏層40的下端到達異質接面18a。因此，在該狀態下，在p型閘極層34的正下方的異質接面18a上不會形成2DEG。藉由空乏層40將2DEG100分離為源極電極30側和汲極電極32側。在該狀態下，即使向源極電極30與汲極電極32之間施加電壓，電流也不會流動。也就是說，HEMT10關閉。如此，HEMT10為常閉型。另外，在施加了閘極關閉電壓Vg0的狀態下，空乏層不會向p型閘極層34內擴散(即，空乏層縮小至可無視存在的程度)。
接下來，說明HEMT10通導時的動作。在使HEMT10通導時，使閘極電壓從閘極關閉電壓Vg0上升至閘極導通電壓Vg1(亦即，比閘極閾值Vgth高的電壓)。於是，如圖4所示，空乏層40向p型閘極層34側退避，在p型閘極層34的正下方的異質接面18a形成2DEG100。亦即，成為在異質接面18a的全體形成2DEG100的狀態。因此，電子穿過2DEG100而從源極電極30流向汲極電極32。亦即，HEMT導通。
此外，當使閘極電壓上升至閘極導通電壓Vg1時，向蕭特基界面37a施加逆電壓(亦即，使電洞不會流動的方向的電壓)。因此，如圖4所示，空乏層42從蕭特基界面37a向p型閘極層34內擴散。此時，空乏層42從蕭特基界面37a起所延伸的距離L比上述的距離L2還長。亦即，空乏層42所延伸的距離L比上述的距離W1/2長。因此，如圖4所示，藉由從蕭特基界面37a延伸的空乏層42，從而使構成歐姆界面38a的一部分的p型閘極層34的整體空乏化。因此，閘極電極36藉由空乏層42而與未空乏化的p型閘極層34(亦即，空乏層42的下側的p型閘極層34)電隔離。因此，在未施加閘極導通電壓Vg1時，抑制了電流經由p型閘極層34而流向閘極電極36與其他電極(例如，源極電極30或汲極電極32)之間的情況。亦即，抑制了閘極漏電流。
接下來，說明HEMT10關閉時的動作。在使HEMT10關閉時，使閘極電壓從閘極導通電壓Vg1降低至閘極關閉電壓Vg0。如同上述，在HEMT10導通的狀態下，閘極電極36藉由空乏層42而與p型閘極層34電隔離。因此，空乏層42的下側的p型閘極層34的電位為浮動電位。因此，即使將閘極電壓降低至閘極關閉電壓Vg0，p型閘極層34的電位也並不會立刻降低。另一方面，當使閘極電壓降低至閘極關閉電壓Vg0時，由於向蕭特基界面37a的施加電壓(逆電壓)不會變小，因此空乏層42向蕭特基界面37a縮小。當空乏層42縮小至某種程度時，如圖5 所示，在歐姆電極部38的下側空乏層42向兩側分離，並且閘極電極36經由歐姆界面38a而與p型閘極層34連接。於是，p型閘極層34的電位開始降低。亦即，在空乏層42消失以前，閘極電極36與p型閘極層34連接，p型閘極層34的電位因而開始降低。此後，隨著p型閘極層34的電位的降低，空乏層40從p型閘極層34向其下側的電子供給層18延伸。當p型閘極層34的電位降低至預定的電位時，如圖3所示，空乏層40到達異質接面18a，從而HEMT10關閉。此外，當p型閘極層34的電位降低至預定的電位時，如圖3所示，空乏層42消失。
如以上說明，當實施例1的HEMT10處於導通時，閘極電極36藉由空乏層42與其下部的p型閘極層34電隔離。藉此，抑制了閘極漏電流。此外，在將實施例1的HEMT10關閉時，由於空乏層42朝向蕭特基界面37a縮小，因此在比空乏層42消失還早的階段，空乏層42就從歐姆電極部38的下部退避開。因此，如圖5所示，在p型閘極層34內殘存有較厚的空乏層42的階段，閘極電極36與p型閘極層34電連接，從而p型閘極層34的電位開始降低。亦即，在該HEMT10中，p型閘極層34的電位開始降低的時機比現有的抑制閘極漏電流的HEMT(例如，專利文獻1的HEMT)還早。因此，實施例1的HEMT10在關閉時的反應速度較快。以此方式，根據實施例1的構造，能夠提供一種可抑制閘極漏電流並且關閉時的反應速度較快的常閉型的HEMT。
另外，在上述的實施例1中，在距蕭特基界面37a距離L2的範圍內形成有歐姆界面38a。因此，在閘極電壓超過閘極閾值Vgth的狀態，藉由空乏層42而使閘極電極36從p型閘極層34電隔離，從而能夠確實地抑制閘極漏電流。但是，也可以在距蕭特基界面37a長於距離L2的位置處形成歐姆界面38a。例如，也可以在距蕭特基界面37a滿足下述的數學式的距離L1(與距離L2相比而較長的距離)的範圍內形成歐姆界面38a。
另外，電壓Vgm(V)為HEMT的額定閘極電壓。額定閘極電壓為：作為HEMT的閘極電壓所能夠使用之值的最大值，並且為由HEMT的供應源(製造源、販賣源等)所決定的值。根據該構造，在施加了額定閘極電壓Vgm時，閘極電極36藉由空乏層42而與p型閘極層34電隔離。因此，能夠在施加了額定閘極電壓時，有效地抑制閘極漏電流。此外，也可以在距蕭特基界面37a比距離L1更遠的位置處形成歐姆界面38a。在該情況下，如圖6所示，即使施加閘極電壓，在歐姆電極部38的下側的區域的一部分，也不會形成空乏層42，並且閘極電極36在未形成有該空乏層42的部分處與p型閘極層34連接。但是，即使在這種態樣中，由於將歐姆電極部38與p型閘極層34連接的部分的寬度因空乏層42而被縮窄，因此能 夠在某種程度上抑制閘極漏電流。
另外，在實施例1的HEMT10中，如圖2所示，歐姆界面38a與蕭特基界面37a在y方向上延伸為長條狀。但是，在p型閘極層34的表面上，歐姆界面38a與蕭特基界面37a也可以採用任意的方式進行配置。例如，如圖7所示，歐姆界面38a與蕭特基界面37a也可以在x方向上延伸為長條狀。此外，例如，如圖8所示，在p型閘極層34的表面上，多個歐姆界面38a也可以採分散地配置。
實施例2
在圖9所示的實施例2的HEMT中，p型閘極層34具有高濃度區域34a和低濃度區域34b。實施例2的HEMT的其他構造與實施例1的HEMT10的構造相等。低濃度區域34b的p型雜質濃度較低，高濃度區域34a的p型雜質濃度比低濃度區域34b的p型雜質濃度高。高濃度區域34a以露出於p型閘極層34的表面的中央處的方式形成，並且與歐姆電極部38和蕭特基電極部37相接。低濃度區域34b在高濃度區域34a的兩側與蕭特基電極部37相接。此外，低濃度區域34b形成在電子供給層18側的p型閘極層34的整個區域。低濃度區域34b與電子供給層18相接。高濃度區域34a不與電子供給層18相接。
在實施例2的HEMT中，在作為閘極電壓而施加了閘極關閉電壓Vg0的狀態下，如圖9所示，空乏層40延伸至異質接面18a。因此，HEMT關閉。當作為閘極電壓而 施加閘極導通電壓Vg1時，如圖10所示，空乏層40從異質接面18a退避，且HEMT導通。此外，當施加閘極導通電壓Vg1時，空乏層42從蕭特基界面37a延伸至低濃度區域34b。由於高濃度區域34a的p型雜質濃度較高，因此於高濃度區域34a空乏層42幾乎不擴散。當被施加閘極導通電壓Vg1時，如圖10所示，藉由從蕭特基界面37a延伸至低濃度區域34b內的空乏層42，覆蓋高濃度區域34a的周圍(亦即，高濃度區域34a形成在從低濃度區域34b與p型閘極層34之間的蕭特基界面37a距上述距離L1的範圍內)。因此，藉由空乏層42使閘極電極36與空乏層42的下側的p型閘極層34電隔離。因此，在實施例2的HEMT中，也抑制了閘極漏電流。
之後，當使閘極電壓下降至閘極關閉電壓Vg0時，如圖11所示，空乏層42向蕭特基界面37a側縮小。於是，空乏層42在高濃度區域34a的下部向兩側分離。因此，閘極電極36經由高濃度區域34a與低濃度區域34b電連接。由於閘極電極36與高濃度區域34a相接，因此閘極電極36與p型閘極層34之間的接觸電阻較小。因此，當閘極電極36與低濃度區域34b電連接時，低濃度區域34b的電位急劇地降低至閘極關閉電壓Vg0。於是，空乏層40從低濃度區域34b朝向異質接面18a延伸，HEMT關閉。以此方式，在實施例2的HEMT中，由於藉由高濃度區域34a而使閘極電極36與p型閘極層34之間的接觸電阻降低，進一步加快了HEMT的關閉時的反應速度。
實施例3
圖12所示的實施例3的HEMT與實施例2的HEMT一樣，p型閘極層34具有高濃度區域34a和低濃度區域34b。在實施例3的HEMT中，與實施例2的HEMT不同，閘極電極36由單一的金屬(例如，Pb、Ni以及W中的任意一種或包括這些元素的合金等)構成。閘極電極36與高濃度區域34a和低濃度區域34b的兩者相接。實施例3的HEMT其他的構造與實施例1的HEMT10的構造相等。
在實施例3的HEMT中，在閘極電極36與高濃度區域34a的界面上形成有歐姆界面38a，在閘極電極36與低濃度區域34b的界面上形成有蕭特基界面37a。以此方式，藉由在與閘極電極36相接的範圍的p型閘極層34內形成高濃度區域34a和低濃度區域34b，對於由單一金屬構成的閘極電極36，能夠形成歐姆界面38a和蕭特基界面37a。在實施例3的構造中，也能夠提供可抑制閘極漏電流並且關閉時的反應速度較快的常閉型的HEMT。
實施例4
在圖13所示的實施例4的HEMT中，在p型閘極層34的表面的中央處形成有凹部34c，並且在該凹部34c內埋入有蕭特基電極部37。蕭特基電極部37在凹部34c的內表面，對p型閘極層34蕭特基接觸。此外，在p型閘 極層34的表面和蕭特基電極部37的表面上形成有歐姆電極部38。歐姆電極部38對p型閘極層34歐姆接觸。此外，歐姆電極部38與蕭特基電極部37接觸。
在實施例4的HEMT中，當作為閘極電壓而施加閘極導通電壓Vg1時，空乏層40也從異質接面18a退避，HEMT導通。此外，當施加閘極導通電壓Vg1時，空乏層42從蕭特基界面37a(亦即，凹部34c的內表面)延伸至p型閘極層34內。在實施例4的HEMT中，由於蕭特基電極部37埋入p型閘極層34中，因此蕭特基界面37a的面積較廣。因此，空乏層42延伸至比p型閘極層34更廣的範圍。藉由空乏層42使閘極電極36從空乏層42的下部的p型閘極層34電隔離。因此，抑制了閘極漏電流。此後，當使閘極電壓降低至閘極關閉電壓Vg0時，空乏層42朝向蕭特基界面37a縮小。由此，當空乏層42從歐姆界面38a的下部退避時，p型閘極層34的電位降低，HEMT導通。在實施例4的構造中，也能夠提供可抑制閘極漏電流並且關閉時的反應速度較快的常閉型的HEMT。
實施例5
圖14所示的實施例5的HEMT為縱型HEMT。實施例5的HEMT的電子供給層18、p型閘極層34以及閘極電極36與實施例1以相同的方式構成。
在實施例5的HEMT中，在電子供給層18的表面(電子移動層16的相反側的表面)上配置有兩個源極電 極30。此外，電子移動層16擴散至積層基板11的背面。汲極電極32配置在積層基板11的背面(亦即，電子移動層16的背面)，並且與電子移動層16相接。此外，在電子移動層16的內部，形成有p型分離層50。p型分離層50配置在電子移動層16的中間深度處，並且不與電子供給層18和汲極電極32接觸。藉由p型分離層50將電子移動層16分隔為上下部分。在p型分離層50上形成有未形成p型分離層50的間隔部，並且在該間隔部內形成有作為電子移動層16的一部分的連接部52。連接部52連接p型分離層50的上側的部分的電子移動層16與p型分離層50的下側的部分的電子移動層16。p型閘極層34配置在連接部52的上部。各源極電極30被配置在p型分離層50的上部。
在實施例5的HEMT中，在施加了閘極關閉電壓Vg0的狀態下，藉由從p型閘極層34延伸至下側的空乏層，使連接部52的上部的異質接面18a空乏化。因此，HEMT關閉。當使閘極電壓從閘極關閉電壓Vg0上升至閘極導通電壓Vg1時，空乏層從連接部52的上部的異質接面18a退避，並在異質接面18a全體上形成2DEG。於是，如圖14的箭頭標記所示，電子從源極電極30流向汲極電極32。亦即，HEMT導通。實施例5的HEMT也具有與實施例1相同的閘極構造(亦即，閘極電極36和p型閘極層34的構造)。因此，在實施例5的構造中，也能夠提供可抑制閘極漏電流並且關閉時的反應速度較快的常閉型的 HEMT。
另外，在實施例5的縱型的HEMT中，也可以採用實施例2至實施例4的閘極構造。
此外，在實施例2至實施例5的HEMT中，歐姆界面38a形成在距蕭特基界面37a距離L1的範圍內較佳，形成在距蕭特基界面37a距離L2的範圍內更佳。
此外，在實施例2至5的HEMT中，能夠自由地對歐姆界面38a和蕭特基界面37a進行配置，並且也可以採用例如圖2、圖7、圖8等的配置。
實施例6
在圖15所示的實施例6的HEMT中，在p型閘極層34的表層部的一部分上形成有n型閘極層35。在p型閘極層34的x方向上的中央處，p型閘極層34與閘極電極36接觸。在p型閘極層34與閘極電極36接觸的範圍內的兩側(x方向的兩側)，形成有n型閘極層35。在p型閘極層34和n型閘極層35的界面上形成有pn接面35a。此外，p型閘極層34和n型閘極層35對閘極電極36作歐姆接觸。
在實施例6的HEMT中，在作為閘極電壓而施加了閘極關閉電壓Vg0的狀態下，如圖15所示，空乏層40延伸至異質接面18a。因此，HEMT關閉。當作為閘極電壓而施加閘極導通電壓Vg1時，如圖16所示，空乏層40從異質接面18a退避，HEMT導通。此外，當施加閘極導通電 壓Vg1時，空乏層42從pn接面35a延伸至p型閘極層34。如圖16所示，從pn接面35a延伸的空乏層42以覆蓋p型閘極層34和閘極電極36之間的歐姆界面38a的方式延伸。因此，閘極電極36藉由空乏層42從空乏層42的下側的p型閘極層34電隔離。因此，在實施例6的HEMT中，也抑制了閘極漏電流。
此後，當使閘極電壓下降至閘極關閉電壓Vg0時，如圖17所示，空乏層42向pn接面35a側縮小。於是，空乏層42在歐姆界面38a的下部向兩側分離。因此，閘極電極36與p型閘極層34連接。因此，p型閘極層34的電位急劇地降低至閘極關閉電壓Vg0。於是，空乏層40從p型閘極層34延伸至異質接面18a，HEMT關閉。以此方式，在實施例6的構造中，也能夠提供可抑制閘極漏電流並且關閉時的反應速度較快的常閉型的HEMT。
另外，實施例6的閘極構造也適用於縱型的HEMT中。此外，在實施例6中，能夠自由地配置pn接面35a和歐姆界面38a，例如也可以採用以圖2、圖7、圖8等為基準的配置。
說明有關上述的實施例的構造要素與請求項的構造成要素的關係。實施例1至6的電子移動層16為請求項的第一氮化物半導體層的一例。實施例1至6的電子供給層18為請求項的第二氮化物半導體層的一例。實施例1至6的p型閘極層34為請求項的p型半導體層的一例。實施例1至6的歐姆界面38a為請求項的第一界面的一例。實 施例1至5的蕭特基界面37a為請求項的第二界面的一例。實施例6的pn接面35a為請求項的第二界面的一例。
本說明書所公開的技術要素在下文中進行列記。另外，以下的各技術要素為各自獨立且有用的要素。
在本說明書所公開的一例的氮化物半導體裝置中，在第一界面中，閘極電極與p型半導體層歐姆接觸，在第二界面中，閘極電極與p型半導體層蕭特基接觸也可以。
根據該構造，在閘極電壓較高時，空乏層從第二界面(蕭特基界面)向p型半導體層擴散，從而抑制了閘極漏電流。此外，在使閘極電壓降低時，由於閘極電極經由第一界面(歐姆界面)與p型半導體層電連接，因此p型半導體層的電位迅速降低。因此，該氮化物半導體裝置關閉時的反應速度較快。
在本說明書所公開的一例的氮化物半導體裝置中，第一界面與第二界面鄰接也可以。
根據該構造，從第二界面延伸的空乏層容易延伸至第一界面的裏側。因此，能夠更有效地抑制閘極漏電流。
在本說明書所公開的一例的氮化物半導體裝置中，第一界面也可以形成在距第二界面距離L1(m)的範圍內。距離L1也可以在與p型半導體層的電容率εS(Fm-1)、第二界面的內建電位Vbi(V)、額定閘極電壓Vgm(V)、基本q(C)以及p型半導體層內的p型雜質濃度Na(m-3)之間滿足如下數學式的關係：
另外，額定閘極電壓為，作為氮化物半導體裝置的閘極電壓能夠使用的值的最大值，並且為由氮化物半導體裝置的供應源(製造源、販賣源等)決定的值。氮化物半導體裝置的通常情況下的額定閘極電壓為5~25V。
根據該構造，在施加了額定閘極電壓時，藉由從第二界面擴散的空乏層而使第一界面的裏側的全域空乏化。因此，能夠更有效地抑制閘極漏電流。
在本說明書所公開的一例的氮化物半導體裝置中，第一界面也可以形成在距第二界面距離L2(m)的範圍內。距離L2也可以在與電容率εS、內建電位Vbi、基本q、p型雜質濃度Na以及閘極閾值Vgth(V)之間滿足如下關係的數學式：
另外，閘極閾值為用於使氮化物半導體裝置導通所需的最小的閘極電壓。氮化物半導體裝置一般的閘極閾值為2~4V。
根據該構造，在施加了閘極閾值以上的閘極電壓時，藉由從第二界面擴散的空乏層而使第一界面的裏側的整個區域空乏化。因此，能夠更有效地抑制閘極漏電流。
在本說明書所公開的一例的氮化物半導體裝置中，閘極電極也可以具有被埋設在p型半導體層中的埋設部。也可以在埋設部和p型半導體層的界面上形成第二界面。
根據該構造，能夠進一步擴大第二界面的面積。因此，能夠使空乏層向p型半導體層的更廣的範圍內伸展。
在本說明書所公開的一例的氮化物半導體裝置中，p型半導體層也可以具有低濃度區域、和與低濃度區域相比而p型雜質濃度較高的高濃度區域。閘極電極也可以與低濃度區域和高濃度區域接觸。也可以在高濃度區域和閘極電極的界面上形成第一界面。也可以在低濃度區域和閘極電極的界面上形成第二界面。
根據該構造，能夠進一步減小第一界面中的閘極電極與p型半導體層之間的接觸電阻。因此，能夠進一步提高關閉時的氮化物半導體裝置的反應速度。
在具有高濃度區域和低濃度區域的情況下，經由閘極電極的第一界面與p型半導體層接觸的部分、和經由閘極電極的第二界面與p型半導體層接觸的部分也可以由共通的金屬所構成。
以此方式，當在p型半導體層的p型雜質濃度中設置差值時，能夠針對共通的金屬而形成蕭特基界面和歐姆界面。
在本說明書所公開的一例的氮化物半導體裝置中，也可以具有與前述p型半導體層相接並且藉由前述p型半導體層而從前述第二氮化物半導體層分離的n型半導體層。 前述閘極電極也可以與前述p型半導體層和前述n型半導體層接觸。也可以在前述閘極電極和前述p型半導體層的界面上形成前述第一界面。也可以在前述n型半導體層和前述p型半導體層的界面上形成前述第二界面。
根據該構造，在閘極電壓較高時，空乏層從第二界面(pn接面)向p型半導體層擴散，從而抑制了閘極漏電流。此外，在使閘極電壓降低時，由於閘極電極經由第一界面與p型半導體層電連接，因此p型半導體層的電位迅速降低。因此，該氮化物半導體裝置在關閉時的反應速度較快。
本說明書所公開的一例的氮化物半導體裝置還可以具有配置在第二氮化物半導體層上的源極電極、和配置在第二氮化物半導體層上的汲極電極。p型半導體層也可以配置在源極電極和汲極電極之間。
根據該構造，能夠實現橫型的氮化物半導體裝置。
本說明書所公開的一例的氮化物半導體裝置還可以具有配置在第二氮化物半導體層的表面上的源極電極、配置在第一氮化物半導體層的背面的汲極電極、被配置在第一氮化物半導體層的內部的p型分離層。第一氮化物半導體層也可以具有p型分離層的表面側的第一部分、p型分離層的背面側的第二部分、對第一部分和第二部分進行連接的連接部。源極電極也可以被配置在p型分離層的表面側的位置處。p型半導體層也可以被配置在連接部的表面側的位置處。
根據該構造，能夠實現縱型的氮化物半導體裝置。
雖然以上對實施方式進行了詳細的說明，不過這些僅為例示，並不對申請專利範圍進行限定。在申請專利範圍所記載的技術中，包括對以上所例示的具體例進行了各種改變、變更的技術。
在本說明書或者圖式中所說明的技術要素藉由單獨或者各種的組合而發揮技術上的有用性，但並不限定於申請時請求項所記載的組合。此外，本說明書或者圖式所例示的技術為同時達成多個目的的技術，並且達成其中一個目的本身也具有技術上的有用性。
11‧‧‧積層基板
11a‧‧‧表面
12‧‧‧基底基板
14‧‧‧緩衝層
16‧‧‧電子移動層
18‧‧‧電子供給層
18a‧‧‧異質接面
30‧‧‧源極電極
32‧‧‧汲極電極
34‧‧‧p型閘極層
36‧‧‧閘極電極
37‧‧‧蕭特基電極部
37a‧‧‧蕭特基界面
38‧‧‧歐姆電極部
38a‧‧‧歐姆界面

Claims (11)

  1. 一種氮化物半導體裝置，具有：第一氮化物半導體層；配置在前述第一氮化物半導體層上，並且能隙比前述第一氮化物半導體層還大的第二氮化物半導體層；配置在前述第二氮化物半導體層上的p型半導體層；配置在前述p型半導體層上的閘極電極；其中，在前述閘極電極與前述p型半導體層之間，並列配置有在從前述p型半導體層朝向前述閘極電極的方向上，對電洞具有第一壁障的第一界面、及在從前述p型半導體層朝向前述閘極電極的方向上，對電洞具有比第一壁障還大的第二壁障之第二界面。
  2. 如請求項1的氮化物半導體裝置，其中，在前述第一界面，前述閘極電極歐姆接觸至前述p型半導體層；在前述第二界面，前述閘極電極蕭特基接觸至前述p型半導體層。
  3. 如請求項1或2項的氮化物半導體裝置，其中，前述第一界面與前述第二界面鄰接。
  4. 如請求項3的氮化物半導體裝置，其中，前述第一界面形成在自前述第二界面距離L1(m)的範圍內；前述距離L1與前述p型半導體層的電容率εS(Fm-1)、前述第二界面的內建電位Vbi(V)、額定閘極電壓 Vgm(V)、基本電荷q(C)、以及前述p型半導體層內的p型雜質濃度Na(m-3)之間滿足以下關係：
  5. 如請求項4的氮化物半導體裝置，其中，前述第一界面形成在自前述第二界面距離L2(m)的範圍內；前述距離L2與前述電容率εS、前述內建電位Vbi、前述基本電荷q、前述p型雜質濃度Na、以及閘極閾值Vgth(V)之間滿足以下關係：
  6. 如請求項2至5中任意一項的氮化物半導體裝置，其中，前述閘極電極具有埋設在前述p型半導體層中的埋設部；在前述埋設部與前述p型半導體層的界面，形成有前述第二界面。
  7. 如請求項2至6中任意一項的氮化物半導體裝置，其中，前述p型半導體層具有低濃度區域、和與前述低濃度區域相比p型雜質濃度較高的高濃度區域； 前述閘極電極與前述低濃度區域和前述高濃度區域接觸；在前述高濃度區域與前述閘極電極的界面形成有前述第一界面；在前述低濃度區域與前述閘極電極的界面形成有前述第二界面。
  8. 如請求項7的氮化物半導體裝置，其中，前述閘極電極的經由前述第一界面與前述p型半導體層連接的部分、和前述閘極電極的經由前述第二界面與前述p型半導體層連接的部分，由共通的金屬所構成。
  9. 如請求項1的氮化物半導體裝置，其中，更具有：與前述p型半導體層連接，並且藉由前述p型半導體層從前述第二氮化物半導體層分離的n型半導體層；前述閘極電極與前述p型半導體層和前述n型半導體層接觸，在前述閘極電極與前述p型半導體層的界面，形成有前述第一界面，在前述n型半導體層與前述p型半導體層的界面，形成有前述第二界面。
  10. 如請求項1至9中任意一項的氮化物半導體裝置，其中，更具有：配置在前述第二氮化物半導體層上的源極電極； 配置在前述第二氮化物半導體層上的汲極電極，前述p型半導體層配置在前述源極電極與前述汲極電極之間。
  11. 如請求項1至9中任意一項的氮化物半導體裝置，其中，更具有：配置在前述第二氮化物半導體層的表面的源極電極；配置在前述第一氮化物半導體層的背面的汲極電極；配置在前述第一氮化物半導體層的內部的p型分離層，前述第一氮化物半導體層具有：前述p型分離層的表面側的第一部分；前述p型分離層的背面側的第二部分；連接前述第一部分與前述第二部分的連接部；前述源極電極配置在前述p型分離層的表面側的位置；前述p型半導體層配置在前述連接部的表面側的位置。
TW105118990A 2015-06-26 2016-06-16 氮化物半導體裝置 TWI591821B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015129137A JP6222174B2 (ja) 2015-06-26 2015-06-26 窒化物半導体装置

Publications (2)

Publication Number Publication Date
TW201703253A true TW201703253A (zh) 2017-01-16
TWI591821B TWI591821B (zh) 2017-07-11

Family

ID=57537499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118990A TWI591821B (zh) 2015-06-26 2016-06-16 氮化物半導體裝置

Country Status (6)

Country Link
US (1) US10186591B2 (zh)
JP (1) JP6222174B2 (zh)
KR (1) KR101850604B1 (zh)
CN (1) CN106298907B (zh)
DE (1) DE102016111400B4 (zh)
TW (1) TWI591821B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP6848746B2 (ja) * 2017-07-24 2021-03-24 株式会社豊田中央研究所 半導体装置
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
CN114072925A (zh) * 2019-04-26 2022-02-18 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN110299407A (zh) * 2019-06-29 2019-10-01 厦门市三安集成电路有限公司 功率器件及其制备方法
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
EP3926689B1 (en) * 2020-04-20 2023-03-01 Huawei Technologies Co., Ltd. Gallium nitride device and drive circuit thereof
JPWO2021215336A1 (zh) * 2020-04-23 2021-10-28
KR20210131793A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN114078957A (zh) * 2020-08-10 2022-02-22 华为技术有限公司 一种混合栅场效应管及制备方法、开关电路
CN114335166B (zh) * 2020-09-30 2023-05-05 华为技术有限公司 高电子迁移率晶体管hemt器件、晶圆、封装器件和电子设备
CN112331720B (zh) * 2020-11-07 2022-12-09 东南大学 一种具有高阈值稳定性型氮化镓功率半导体器件
WO2022194368A1 (en) * 2021-03-17 2022-09-22 Huawei Technologies Co., Ltd. A field effect transistor device
EP4298672A1 (en) * 2021-03-17 2024-01-03 Huawei Technologies Co., Ltd. A field effect transistor device
CN115274845B (zh) * 2022-07-11 2023-03-21 成都功成半导体有限公司 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN116666438B (zh) * 2023-07-31 2023-12-22 江苏能华微电子科技发展有限公司 一种栅极漏电可调控的GaN功率器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5147197B2 (ja) 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP5414019B2 (ja) * 2008-04-01 2014-02-12 独立行政法人産業技術総合研究所 バリアハイト制御をしたダイヤモンド電子デバイス
JP2010171287A (ja) * 2009-01-26 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
WO2011056883A1 (en) 2009-11-03 2011-05-12 Alnylam Pharmaceuticals, Inc. Lipid formulated compositions and methods for inhibiting expression of transthyretin (ttr)
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR101882997B1 (ko) 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP6056435B2 (ja) 2012-12-07 2017-01-11 ソニー株式会社 半導体装置
TW201513341A (zh) 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極

Also Published As

Publication number Publication date
CN106298907B (zh) 2019-07-09
US20160380091A1 (en) 2016-12-29
CN106298907A (zh) 2017-01-04
JP2017017071A (ja) 2017-01-19
DE102016111400B4 (de) 2019-10-02
KR20170001612A (ko) 2017-01-04
KR101850604B1 (ko) 2018-04-19
TWI591821B (zh) 2017-07-11
DE102016111400A1 (de) 2016-12-29
JP6222174B2 (ja) 2017-11-01
US10186591B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
TWI591821B (zh) 氮化物半導體裝置
CN102354705B (zh) 半导体装置
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US9275998B2 (en) Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel
CN103098221B (zh) 具有二维电子气和二维空穴气的半导体器件
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
EP2922096A2 (en) Semiconductor device and manufacturing method for the same
TWI785236B (zh) 具有改良終端結構之氮化鎵電晶體
US8890212B2 (en) Normally-off high electron mobility transistor
US11056584B2 (en) Semiconductor device
CN103066121A (zh) 晶体管及其制造方法
TW202213770A (zh) 半導體裝置
JP2007329350A (ja) 半導体装置
US10002863B2 (en) Semiconductor device and manufacturing method for the same
US9391142B2 (en) Semiconductor device
CN105448966A (zh) 场效应功率晶体管的金属化结构
CN103022118A (zh) 氮化物半导体装置
CN104241350A (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP2006086354A (ja) 窒化物系半導体装置
CN107680999A (zh) 高功率半导体元件
JP2011066464A (ja) 電界効果トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
US9985108B2 (en) Semiconductor device and method for manufacturing semiconductor device including Al electrode formed on AlxGa(1-x)N layer
JP5364760B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees